JPS60221839A - デジタル制御装置 - Google Patents
デジタル制御装置Info
- Publication number
- JPS60221839A JPS60221839A JP59076531A JP7653184A JPS60221839A JP S60221839 A JPS60221839 A JP S60221839A JP 59076531 A JP59076531 A JP 59076531A JP 7653184 A JP7653184 A JP 7653184A JP S60221839 A JPS60221839 A JP S60221839A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- control device
- input
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、デジタル制御装置の健全性チェック処理に
関するものである。
関するものである。
従来、この種のデジタル制御装置として第１図に示すも
のがあった。図において１は入力装置、２ａ、２ｂは演
算装置であり、２ａがマスター演算装置、２ｂがチェッ
ク用演算装置を示す。以下３ ａ〜５ ａ 、 ３ ｂ
〜５ ｂの添字ａ、ｂは各々マスター、チェック用演算
装置の内部処理、データを示す。３ａ、３ｂは入力装置
１より入力された入力データであり、４ａ、４ｂは演算
処理、５ａ＋５ｂは演算による処理データ、６は夫々５
ａ、５ｂの処理データのうち必要データを出力する為の
出力装置、７は両演算装置のデータの比較器を示す。
のがあった。図において１は入力装置、２ａ、２ｂは演
算装置であり、２ａがマスター演算装置、２ｂがチェッ
ク用演算装置を示す。以下３ ａ〜５ ａ 、 ３ ｂ
〜５ ｂの添字ａ、ｂは各々マスター、チェック用演算
装置の内部処理、データを示す。３ａ、３ｂは入力装置
１より入力された入力データであり、４ａ、４ｂは演算
処理、５ａ＋５ｂは演算による処理データ、６は夫々５
ａ、５ｂの処理データのうち必要データを出力する為の
出力装置、７は両演算装置のデータの比較器を示す。
次に動作について説明する。マスター演算装置２ａは入
力装置１より読み込んだ入力データ３ａをもとに演算処
理４ａを行ない、処理データ５ａの一部を出力装置６か
ら出力する。これに対しチェック用演算装置２ｂはマス
ター演算装置２ａと同様に入力装置１よりデータを読み
込んだ入カデ−タ３ｂを、演算処理４ａと同一内容の演
算処理４ｂを行なってその演算結果である処理データ５
ｂを得る。比較器７は両演算装置１ａ 、 ２ｂの処理
データ５ａ、５ｂを比較し、一致しなければ工２−出力
を行なう。
力装置１より読み込んだ入力データ３ａをもとに演算処
理４ａを行ない、処理データ５ａの一部を出力装置６か
ら出力する。これに対しチェック用演算装置２ｂはマス
ター演算装置２ａと同様に入力装置１よりデータを読み
込んだ入カデ−タ３ｂを、演算処理４ａと同一内容の演
算処理４ｂを行なってその演算結果である処理データ５
ｂを得る。比較器７は両演算装置１ａ 、 ２ｂの処理
データ５ａ、５ｂを比較し、一致しなければ工２−出力
を行なう。
従来のデジタル制御装置は以上のように構成されている
ので、比較器７により比較できるデータの数には限度が
あり、演算装置の健全性チェック機能が十分でないだけ
でなく、比較器の回路数も多くなるなどの欠点があった
。
ので、比較器７により比較できるデータの数には限度が
あり、演算装置の健全性チェック機能が十分でないだけ
でなく、比較器の回路数も多くなるなどの欠点があった
。
この発明は上記のような従来ものの欠点を除去するため
になされたもので、比較器７に演算装置内の複数データ
を圧縮し、その結果を比較器にて比較する事により演算
機能全体を、単一の比較回路にてチェックする事ができ
る装置を提供する事を目的としている。
になされたもので、比較器７に演算装置内の複数データ
を圧縮し、その結果を比較器にて比較する事により演算
機能全体を、単一の比較回路にてチェックする事ができ
る装置を提供する事を目的としている。
以下、この発明の一実施例を図について説明する。第２
図において１．２ａ 、２ｂ〜５ａ 、５ｂ６．７は第
１図の同一符号と同一、又は相当部分を示す。又２ａ〜
５ａ及び２ｂ〜５ｂの添字ａ。
図において１．２ａ 、２ｂ〜５ａ 、５ｂ６．７は第
１図の同一符号と同一、又は相当部分を示す。又２ａ〜
５ａ及び２ｂ〜５ｂの添字ａ。
ｂｌｃついても第１図と同様に各々マスター演算装置、
チェック用演算装置を示す。８は演算装置内の入力デー
タ３及び処理データ５の中から必要なものを選択し、圧
縮演算を行なうデータ圧縮処理を示し、９はこのデータ
圧縮処理８により得られた圧縮データである。
チェック用演算装置を示す。８は演算装置内の入力デー
タ３及び処理データ５の中から必要なものを選択し、圧
縮演算を行なうデータ圧縮処理を示し、９はこのデータ
圧縮処理８により得られた圧縮データである。
マスター演算装置２ａ及びチェック用演算装置２ｂは従
来装置と同様圧入力装置１よりデータを入力し、入力デ
ータ３ａ、３ｂをもとに夫々演算処理４ａ、４ｂを行な
い、更にマスター演算装置２ａでは処理データ５ａのう
ち必要なものを出力装置６によって出力する。次に健全
性のチェック妊おいて、本発明では、両演算装置２ｍ、
２ｂにて、入力データ３ａ、３ｂ及び処理データ５ａ。
来装置と同様圧入力装置１よりデータを入力し、入力デ
ータ３ａ、３ｂをもとに夫々演算処理４ａ、４ｂを行な
い、更にマスター演算装置２ａでは処理データ５ａのう
ち必要なものを出力装置６によって出力する。次に健全
性のチェック妊おいて、本発明では、両演算装置２ｍ、
２ｂにて、入力データ３ａ、３ｂ及び処理データ５ａ。
５ｂから複数の必要データを選択し、各々のデータに必
要な演算処理を施す事により１つあるいは一定個数の圧
縮データを生成するデータ圧縮処理８ａ・８ｂを行なう
。その結果として両演算装置２ａ、２ｂ内に各々の内部
データに同一の圧縮処理を施した圧縮データ９ａ、９ｂ
を生成する。比較器Ｔは上記のようにして得られた圧縮
データ９ａ、９ｂを比較し、両者の間に有意の差が検出
された時に両演算装置２ａ 、２ｂの異常を示すエラー
出力を行なう。上記データ圧縮処理８ａ、８ｂでは複数
の選択データを加算し、比較器Ｔのレンジに正規化する
等の処理を行なうが、各データの重みづけを行なう処理
、コード化による圧縮処理等も任意に選択して用いる事
が可能である。
要な演算処理を施す事により１つあるいは一定個数の圧
縮データを生成するデータ圧縮処理８ａ・８ｂを行なう
。その結果として両演算装置２ａ、２ｂ内に各々の内部
データに同一の圧縮処理を施した圧縮データ９ａ、９ｂ
を生成する。比較器Ｔは上記のようにして得られた圧縮
データ９ａ、９ｂを比較し、両者の間に有意の差が検出
された時に両演算装置２ａ 、２ｂの異常を示すエラー
出力を行なう。上記データ圧縮処理８ａ、８ｂでは複数
の選択データを加算し、比較器Ｔのレンジに正規化する
等の処理を行なうが、各データの重みづけを行なう処理
、コード化による圧縮処理等も任意に選択して用いる事
が可能である。
なお、上記実施例では、マスター演算装置２ａ及びチェ
ック用演算装置２ｂより構成されるディジタル制御装置
について説明したが、複数の演算装置より構成される任
意のディジタル制御装置九対して適用可能であり、上記
実施例と同様の効果を奏する。
ック用演算装置２ｂより構成されるディジタル制御装置
について説明したが、複数の演算装置より構成される任
意のディジタル制御装置九対して適用可能であり、上記
実施例と同様の効果を奏する。
また、比較器の工２−出力を演算装置の切換信号とする
事により、高信頼性のディジタル制御装置を構成する事
も容易である。
事により、高信頼性のディジタル制御装置を構成する事
も容易である。
以上のように、この発明によれば複数の演算装置内の圧
縮した演算データを比較し健全性をチェックするように
構成したので、少ない比較回路で多くの演算データのチ
ェックができ、演算装置の異常を高い確率で検出する健
全性チェックを容易に可能な経済的、かつ高信頼性のデ
ジタル制御装置が得られるという効果がある。
縮した演算データを比較し健全性をチェックするように
構成したので、少ない比較回路で多くの演算データのチ
ェックができ、演算装置の異常を高い確率で検出する健
全性チェックを容易に可能な経済的、かつ高信頼性のデ
ジタル制御装置が得られるという効果がある。
第１図は従来のデジタル制御装置を示す機能ブロック図
、第２図はこの発明による一実施例を示すデジタル制御
装置の機能ブロック図である。 ２ａ 、 ２ｂ・・・マスター演算装置、６・・・出力
装置、Ｔ・・・比較器、８ａ 、８ｂ・・・データ圧縮
処理、９ａ、９ｂ・・・圧縮データ〇 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１図 垣 ノ 些 第２図 ハ ノ ｂ
、第２図はこの発明による一実施例を示すデジタル制御
装置の機能ブロック図である。 ２ａ 、 ２ｂ・・・マスター演算装置、６・・・出力
装置、Ｔ・・・比較器、８ａ 、８ｂ・・・データ圧縮
処理、９ａ、９ｂ・・・圧縮データ〇 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１図 垣 ノ 些 第２図 ハ ノ ｂ
Claims (1)
- 入力装置と、この入力装置からのデータが読み込まれた
入力データに基づき演算処理を行ないその処理データの
一部を出力するマスター演算装置と、上記入力装置から
のデータを読み込み上記マスター演算処理と同−構成及
び動作をなすチェック用演算装置と、上記マスター演算
装置及びチェック用演算装置の各処理データを比較し、
エラーを出力する比較器とを備えたデジタル制御装置に
おいて、上記入力データ及び処理データの中から所要の
データを選択して圧縮処理を行った上記マスター演算装
置及びチェック用演算装置の夫々の圧縮データを上記比
較器にて比較したことを特徴とするデジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076531A JPS60221839A (ja) | 1984-04-18 | 1984-04-18 | デジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076531A JPS60221839A (ja) | 1984-04-18 | 1984-04-18 | デジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60221839A true JPS60221839A (ja) | 1985-11-06 |
Family
ID=13607860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076531A Pending JPS60221839A (ja) | 1984-04-18 | 1984-04-18 | デジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60221839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817052A1 (en) * | 1996-07-01 | 1998-01-07 | Sun Microsystems, Inc. | Faulty module location in a fault tolerant computer system |
-
1984
- 1984-04-18 JP JP59076531A patent/JPS60221839A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817052A1 (en) * | 1996-07-01 | 1998-01-07 | Sun Microsystems, Inc. | Faulty module location in a fault tolerant computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS632370B2 (ja) | ||
| JPS60221839A (ja) | デジタル制御装置 | |
| US5093831A (en) | Fast calculation circuit for cyclic redundancy check code | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| JPS61173527A (ja) | 画像デ−タ圧縮方式 | |
| JPH1097439A (ja) | デジタル信号エラー検出器及び検出方法 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2809161B2 (ja) | 予測符号化装置 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JPH0736746A (ja) | データ処理装置 | |
| JPS6250967A (ja) | 画情報の圧縮伸張方式 | |
| US5821850A (en) | Method and apparatus for comparing magnitude of data from a plurality of data sources | |
| JPH0567185B2 (ja) | ||
| JPH07191102A (ja) | 検査系列自動生成装置 | |
| JPH05300117A (ja) | フレーム変換エラー検出回路 | |
| JPH0573342A (ja) | 集積回路装置 | |
| JPS58101519A (ja) | アナログ・デイジタル変換器の故障検出装置 | |
| JPH0312744A (ja) | エラー検出回路 | |
| SU1129638A1 (ru) | Устройство дл сжати информации | |
| JPS63206813A (ja) | アナログ出力インタ−フエ−スの故障診断方法 | |
| JPS5912626Y2 (ja) | 入力マルチプレクサ | |
| JPS61296437A (ja) | 入出力装置の故障判定方法 | |
| JPS62176268A (ja) | 画像処理装置 | |
| JPH01309156A (ja) | マルチセレクト検出回路 | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 |