JPS60217776A - 高精細信号変換装置 - Google Patents

高精細信号変換装置

Info

Publication number
JPS60217776A
JPS60217776A JP59072802A JP7280284A JPS60217776A JP S60217776 A JPS60217776 A JP S60217776A JP 59072802 A JP59072802 A JP 59072802A JP 7280284 A JP7280284 A JP 7280284A JP S60217776 A JPS60217776 A JP S60217776A
Authority
JP
Japan
Prior art keywords
field
memory
signal
address
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59072802A
Other languages
English (en)
Inventor
Naotake Saito
斎藤 尚武
Kazuo Ootori
鷲 賀寿郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59072802A priority Critical patent/JPS60217776A/ja
Publication of JPS60217776A publication Critical patent/JPS60217776A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、映像信号の高精化装置に係り、特にインタレ
ース走査に起因する画質劣化を改善するのに好適な高精
細信号変換装置に関するものである。
〔発明の背景〕
現在のカラーテレビには、NTSC標準方式が採用され
ているので、テレビの放送波、テレビカメラ、VTR,
ビデオディスクなどの映像信号形式は全てNT8C標準
方式の規格によって定められている。
第1図はNT8C標準方式によるインタレース走査を説
明するための説明図、第2図は輝度信号と色信号の周波
数特性を示すグラフである。
すように525本の走査線によって構成されている。は
じめの1/60秒間(以下、矛1フィールドという。)
で、矛1図に実線で示した様に走査線(1,3,5,・
・・525で示す)が走査され、つぎの1/60秒間(
以下、矛2フィールドという。)では、実線の間欠塩め
るように破線で示した走査i(2,4,・・・524で
示す)が走査される。矛1フィールドと矛2フィールド
を合せて1枚の画面となる。このような走査方式ヲイン
タレース走査または2:1インタレース走査とよんでい
る。
つぎに、輝度信号と色信号は矛2図忙示すような周波数
特性を有している。すなわち、輝度信号は、θ〜4.2
MHzの占有周波数帯域をも1一方、色信号は副搬送周
波数fsc(3,58MHz)を中心に、+0.5MH
z、−t5MHzの占有周波数帯域をもつように輝度信
号の高周波部分に重畳されている。このため、受信側に
おいて輝度信号と色信号を完全に分離(以下YC分離と
いう)−fることは難しく、輝度信号と色信号による、
相互干渉が発生する。
NTSC標準方式では、インタレース走査を行なってい
ることや完全なYC分離が難しいことのために、画質が
劣化する。インタレース走査に起因する画質劣化として
は、エツジ7リツカおよびラインクロールとして知られ
ている現象がある。また、不児全なYC分離に起因する
画質劣化としては、クロスカラーおよびドツト妨害とし
て知られている現象がある。
以上述べた画質劣化を改善するためには、画像の高精細
化とよばれる手段がとられている。
以下、主としてインタレース走査に起因する画質劣化を
改善するための画像の高精細化について説明する。
矛3図は画像の高精細化の原理な説明するための説明図
である。
矛3図(A)は、矛1図と同じくインタレース走査にお
ける画面のようすt示し、(B)は高精細化後の画面の
ようすを示している。
まず最初、矛3図(A)K示す才1グイールドの走査線
情報■、■、・・・、525をフィールドメモリに記憶
させる。矛2フィールドでは、フィールドメモリから走
査線情報■を読み出して、o、5l((Hは1水平走査
時間で約63.5μs)の時間で第3図(B)に示す様
に走査する。つぎに、走査線情報■を0.5Hの時間で
走査する。以下、同様にして、1/60秒間で525本
の走査が可能となる。この走査を、以下2倍速というも
のとする。
矛4図は高精細信号変換装置の一般例を示すブロック図
である。
第4図において、1は信号源、2はYC分離回路である
。また3はA/D変換器、4はフィールドメモリ、5.
6はそれぞれラインメモリ、7はラインメモリ5及び6
の出力信゛号を切り換える為のスイッチ、8はD / 
A変換器、9はディスプレイ、であり、これらによって
輝度信号処理回路12は構成されている。1oは輝度信
号処理回路12と原理的に同じ構成である色信−IiL
ML刹−u1級k 1 1 L中オミ1114 j> 
Ik 貢1ml m −+ Z、*−シζtr*制御回
路である。
第4図に示す様に信号源1から出力された複合映像信号
は、YC分離回路2によって輝度信号Yと色信号Cに分
離される。輝度信号は、A/D変換器5jfCよってデ
ィジタル信号に変換される。この信号は、矛1フィール
ドではフィールドメモリ41C書き込まれる。すなわち
、フィールドメモリ4には、矛3図(A)に示した走査
線情報■、■・・・、525が書き込まれることになる
。次に、1”2フイールドでは、フィールドメモリ4か
ら走査線情報■を読み出してラインメモリ5に書き込む
。同時に、矛2フィールドの走査線情報■をラインメモ
リ6に書き込む。
書き込み終了後、ラインメモリ5から2倍速で走査線情
報■を読み出してスイッチ7を経由し、D/A変換器8
でアナログ信号に戻して、ディスプレイ9忙表示する。
ひき続いて、ラインメモリ6から2倍速で走査線情報■
を読み出してディスプレイ9に表示す゛る。
フィールドメモリおよびツインメモリとじて使用される
デバイスの動作速度が十分速(ない場合は、信号を低速
化してフィールドメモリおよびラインメモリを複数個使
用する手段がとられる。
矛5図は高精細信号変換装置の他の一般例を示すプaツ
ク図であり、フィ・−ルビメ上ラインメモ穴メモリ4個
をそれぞれ使用した装置を示している。なお、第5図は
説明の都合上主要部のみが示されている。
第5図において、13はA/D変換器、14゜15はそ
れぞれフィールドメモリ、i 6 、17゜18.19
はそれぞれラインメモリ、20.21゜22はそれぞれ
スイッチ、である。
第6図は第5図のラインメモリにおける走査線情報の書
き込みおよび読み出しに対するアドレスの推移を示す説
明図である。ここで、第6図(A)は奇数フィールドに
おけるアドレス推移を示し、同図(B)は偶数フィール
ドにおけるアドレス推移を示している。
尚、第6図において、実線による矢印と七の側に付され
た番号[株]は、走査線情報[株]の書き込みを示し、
破線九よる矢印とその側に付された番号[株]は、走査
線情報[株]の読み出しをそれぞれ示している。
第7図は第5図における従来の動作を説明するためのタ
イムチャートであり、(A)は垂直fmJtlj(it
号VSYNC,(B) +!水平同期信4H8YNQ(
C)はアドレス信号をそれぞれ示す。
通常のテレビではインタレース走査を行なっているので
、垂直同期信号V8YNCと水平同期信号118YNc
の間には、矛7図に示すような関係がある。すなわち、
奇数フィールドではVSYNCとH8YNCの立上りは
一致しているが、偶数フィールドでは172 Hずれて
いる。このたぬ前記ラインメモリから走査線情報を読み
出した場合、不都合を生ずる。以下、矛5図、矛6図お
よび、1’7図を用いて説明する。
矛5図において、偶数フィールドでは、N小麦換器13
忙よってディジタル信号に変換された映像信号はフィー
ルドメモリ15に書き込まれる。即ち、偶数フィールド
では、矛7図に示す様に、アドレス信号によって、走査
線情報■。
■、■、・・・が順次フィールドメモリ15のアドレス
As 、4 、As 、・・・和書き込まれる。ただし
、偶数フィールドでは、フィールドメモリの最初のアド
レスは、 VSYNCの立、ち上9後最初の)1sYN
cから開始される。
又、メモリは一般にメモリ内部において行列状にメモリ
デバイスが配置されており、まず、列アドレスを選択し
て列アドレスを一定とし、行アドレスを選択する(また
はこの逆)。したがって、As 、4 、Aa 、・・
・は列アドレス(または行アドレス)とする。
そこで、次の奇数フィールド(例えば、矛1フィールド
)では、第5図、第6図(A)及び第7図に示す様に、
0〜Hの期間において、走査線情報■かラインメモリ1
6に書き込まれると同時に、フィールドメモリ14のア
ドレス戊に書き込まれる。また、アドレス信号A、が入
力されると、フィールドメモリ15のアドレス鳥から走
査線情報■(前述の如く偶数フィールドにおいて書き込
まれた情報)が読み出され、ラインメモリ18に移され
る。
次忙、H〜2Hの期間では、走査線情報■がラインメモ
リ17に書き込まれると同時に、フィールドメモリ14
のアドレス^に書き込まれる。また、アドレス信号A!
が人力さ・れると、フィールドメモリ15のアドレス鳥
から走査線情報■が読み出され、ラインメモリ19に移
される。
一方、H〜1.5Hの期間に、ラインメモリ16から走
査線情報■が読み出されてディスプレイ(図示されてな
い)に表示される。つぎの1.5H〜2Hの期間では、
ラインメモリ1Bから走査線情報■が読み出されてディ
スプレイに表示される。
以下、同様和してラインメモリには矛6図(人)に示し
たよ5に書き込み、読み出しが行われる。このよう忙し
て、ラインメモリからの読み出しは、ラインメ篭り16
 、1 B 、 17.19の順に行なわれるので、読
み出される走査線情報の順序はO1■、■、■・・・と
なる。また、奇数フィールドにおいて、フィールドメモ
リ14のアドレスA1.A、 、A、 、・・・にそれ
ぞれ書き込まれた走査線情報は■、■、■、・・・とな
る。
そこで、次の偶数フィールド(例えば、矛2フィールト
リでは、第5図、第6図(B)及び第7図に示す様に、
0〜Hの期間において、走査線情報■がラインメモリ1
6に書き込まれると同時に、フィールドメモリ15のア
ドレスA。
に書き込まれる。また、アドレス信号A、が入力される
と、フィールドメモリ14のアドレスA。
から走査線情報■が読・み出され、ラインメモリ18に
移される。
つぎに、H〜2Hの期間では、走査線情報■がラインメ
モリ17に書き込まれると同時圧、フィールドメモリ1
5のアドレス^に書き込まれる。また、アドレス信号^
が入力されると、フィールドメモリ14のアドレスA、
から走査線情報■が耽み出され、ラインメモリ19に移
される。
一方、n−、−tsnの期間に、ラインメモリ16から
走査線情報■が読み出されてディスプレイ(図示されて
いない)に表示される。次の1.5H〜2Hの期間では
、ラインメモリ18から走査線情報■が読み出されディ
スプレイに表示される。
以下、同様にしてラインメモリには矛6図(B)に示す
様に書き込み、読み出しが行われる。
このようにして、ラインメモリからの読み出しは、ライ
ンメモリ16.18,17.19の順に行なわれるので
、読み出される走査線情報の順序は■、■、■、■、と
なり、偶数フィールド忙おいては、正しい順序で走査さ
れなくなる。
以上、説明した様に、従来の技術では、矛1フィールド
、矛3フィールド等の奇数フィールドでは、正しい走査
順序で表示されるが、矛2フィールド、才4フィールド
等の偶数フィールドにおいては、画像が正しい走査順序
で表示されないため、表示画像の解像度が低下してしま
5といった欠点があった。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点を除去し、高
精細化した画像をディスプレイ上に正しい走査順序で表
示することができる高精細信号変換装置を提供するこれ
にある。
〔発明の概要〕
上記の目的を達成する為、本発明においては、奇111
フィールドの映像情報を書き込んだフィールドメモリか
ら映像情報を読み出すときのみ、フィールドメモリの列
アドレス信号に+1を加算する様にした。
〔発明の実施例〕
本発明の一実施例を第5図及び第8図を用いて説明する
本実施例における構成は第5図に示した装置と同一の構
成である。
第8図は本発明の一実施例における動作を説明するため
のタイムチャートである。
第8図において、(A)は垂直同期信号V8YNC(B
)は水平同期信号H8YNC1(C)はアドレス信号、
(D)は矛2アドレス信号、を示す。
本実施例では、第5図に示すフィールドメモリ15を第
8図(C)に示すアドレス信号によって動作させ、フィ
ールドメモリ14を第8図(D)に示すオ2アドレス信
号によって動作させる。
ここで、、34F2アドレス信号は、偶数フィールドの
とぎのみ第8図(C)に示すアドレス信号に+1を加算
した信号である。
すなわち、奇数フィールドの映像情報が書き込まれるフ
ィールモノ七り14から、映像情報を読み出す(フィー
ルドメモリ14からの読み出しは偶数フィールドのとき
に行われる。)ときのみ、アドレス信号(第8図(C)
)&C+1を加算して読み出すことになる。
では、本実施例の動作について説明する。
第8図に示す様に、奇数フィールドでは、アドレス信号
と矛2アドレス信号は同じであり。
従って、奇数フィールドでの動作は従来におけるのとな
んら変わりはない。
そこで、偶数フィールドについて、第2フイールドを例
にとり詳しく説明する。
今、第2フイールドにおいては、フィールドメモリ14
のアドレスA、 、A4 、A、 、 ・・・にはそれ
ぞれ走f:想情報の、■、■・・Jが書き込まれている
最初、走査線情報■がラインメモリ16に臀き込まれる
と同時に、矛8図(C)に示すアドレス信号A、によっ
てフィールドメモリ15のアドレスA1に書き込まれる
。一方、矛8図CD>に示す矛2アドレスイキ号^によ
ってフィールドメモリ14のアドレスA4から走査線情
報■が読み出され、ラインメモリ18に移される。
次に、走査線情報■がラインメモリ17に書き込まれる
と同時に、矛8図(C)に示すアドレス信号^によって
フィールドメモリ15のアドレスAlK書き込まれる。
一方、矛8図CD)に示す矛2アドレス信号A、によっ
てフィールドメモリ14のアドレス戊から走査線情報■
が読み出され、ラインメモリ19に移される。
ここで、ラインメモリからの読み出しは、前述した様に
ラインメモリ16 、1 B 、 17.19の順に行
われるので、読み出される走査線情報の順序は■、■、
■、■の順になり、以下、同様動作を繰り返えすことに
よって、正しい順序に走査線情報が読み出されてい(。
従って、ディスプレイ上には画像が正しい走査順序で表
示されることになる。
尚、走査線情報■は表示されないことになるが、通常、
走査線情報■は垂直帰線期間内のため、実用上さしつか
えない。
オ9図は本発明において用いられる矛2アドレス信号発
生回路を示す回路図である。
119図において、23はアドレスカウンタで、8ビツ
トバイナリカウンタを用いた場合である。
24.25はそれぞれ加算回路で、4ビツトの〃u算回
路を2個用いた場合を示したものである。
加算回路24.25において、 Ginは下位からの桁
上げ入力、COは上位への桁上げ出力である。Xi、Y
i(i*1〜B)は加算入力、81は和である。Si 
は次式で表わされる。
8i震Xi+Yi十Ci−ま ただし、i s−1のときC1−1mC1n1.iw5
のときC1−1■C1n2である。
以下、牙9図について説明する。
矛9図において、アドレスカウンタ25は垂直同期信号
周期(V周期)でリセットされる。
リセット後、水平同期信号H8YNC’&クロックとし
てカウントを開始する。加算回路24.25では、J1
8図に示した如く、奇数フィールドではアドレスカウン
タの出力をそのまま通過さ執偶数フィールドではアドレ
スカウンタ23の出力に+1を加える。この様な動作を
させる為に、加算回路24の入力X1(i■1〜8)は
0とし、入力Yi にはアドレスカウンタ26からの出
力をそれぞれ印加する。さらに、加算回路24゜25に
おける入力C1n1 Icは、偶数フィールドでは1.
奇数フィールドでは0となるCT倍信号印加する。また
、加算回路24の出力CO8は〃n算回路25の入力C
1n2に印加する。
次に、CT倍信号発生方法について矛10図により説明
する。
第10図は垂直同期信号VSYNCと水平同期信号H8
YNCとの位相関係を示すタイムチャートである。
VSYNCとHi9YNCの立上りエツジは原理的には
一致するが、通常、完全には一致せず、第10図に示す
ようにずれている。したがって、VSYNC1に:時間
t、遅延せしめ、奇数フィールドではVSYNCの立上
りエツジがH8YNCのノーイレベル期間内に入るよ5
にする。通常、矛10図に示す様に1. ) 1.であ
るので、偶数フィールドではV8YNCの立上りエツジ
がHS Y N Cのハイレベル期間内に入ることはな
い。
、1−11図はCT信号発生装置の具体例を示す回路図
である。矛11図において、26はVSYNCを11時
間遅延させるための遅延回路、27はDフリップフロッ
プである。
第12図は第11図の各部信号波形を示す波形図である
第11図に示す様に、D7リツプフロツプ27のD入力
にはH8YNC,クロック入力CKiCは遅延回路26
VCよって13時間遅延させたVSYNCを印加し、Q
出力よりCT@号を得る。各部の信号波形は矛12図の
様にな、る。また、VSYNCy< t、時間遅延させ
るための遅延回路26としては、単安定マルチバイブレ
ータ、H8YNCよりも高い周波数の信号(たとえば通
常のテレビの映像信号のサンプリングバルメとして用い
る。
14、5 MHzのクロックパルスを分周した信号)を
クロックとし、VSYNCを人力とするシフトレジスタ
を利用する方法などがある。
〔発明の効果〕
本発明によれば、高精細化した画像をディスプレイ上に
正しい走査順序で表示することが可能となるので1表示
画像の解像度が上がるといった効果がある。
【図面の簡単な説明】
才1図はNT8C標準方法によるインタレース走査を説
明するための説明図、矛2図は輝度信号と色信号の周波
数特性を示すグラフ、矛3図は画面の高精細化の原理を
説明するための説明図、矛4図は高精細信号変換装置の
一般例を示すブロック図、第5図は高精細信号変換装置
の他の一般例を示すブロック図、第6図は第5図のライ
ンメモリにおけるアドレスの推移な示す説明図、第7図
は第5図においる従来の動作を説明するためのタイムチ
ャート、第8図は本発明の一実施例における動作を説明
するためのタイムチャート、第9図は本発明において用
いられる矛2アドレス信号発生回路を示す回路図、第1
0図は垂直同期信号と水平同期信号との位相関係を示す
タイムチャート、第11図はCT信号発生装置の具体例
を示す回路図、第12図は#E11図の各部信号波形を
示す波形図、である。 13・・・A/D変換器、14.15・・・フィールド
メモリ、16,17.18.19・・・ラインメモリ、
20,21.22−・・スイッチ、23・・・アドレス
カウンタ、24.25−・・加算回路、26は遅延回路
、27はDクリップ7四ツブ。 嗜人弁理士高橋明夫 第 1図 第2図 →周俄数、 (fi+(z) ′:83図 老+図 第5図 茗J13 (A) 常9図 74 lo図 第11図 第12図 CT ”やよ−一一]−一一一

Claims (1)

  1. 【特許請求の範囲】 1)インタレース走査な順次走査に変換する高精細信号
    変換装置において、少くとも2組のフィールドメモリと
    加算手段を有し、矛1フィールドでは一方のフィールド
    メモリに映像情報を書き込み1,172フイールドでは
    他方のフィールドメモリに映像情報を書き込み、奇数フ
    ィールドの映像情報を書き込んだフィールドメモリから
    映像情報を読み出すとぎのみ、前記加算手段によってフ
    ィールドメモリの列アドレス(または行アドレス)信号
    に+1を加算することを特徴とする高精細信号変換装置
    。 2、特許請求の範囲第1項に記載の高精細信号変換装置
    において、前記力ロ算手段は前゛記アドレス信号を発生
    するアドレスカウンタと、Nビットの2人力力日算回路
    から成り、前記加算の最下位の桁上げ入力には制御信号
    を入力し、該加算回路のY入力には前記アドレスカウン
    タからの出力を入力する様にしたことを特徴とする高精
    細信号変換装置。
JP59072802A 1984-04-13 1984-04-13 高精細信号変換装置 Pending JPS60217776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59072802A JPS60217776A (ja) 1984-04-13 1984-04-13 高精細信号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59072802A JPS60217776A (ja) 1984-04-13 1984-04-13 高精細信号変換装置

Publications (1)

Publication Number Publication Date
JPS60217776A true JPS60217776A (ja) 1985-10-31

Family

ID=13499883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59072802A Pending JPS60217776A (ja) 1984-04-13 1984-04-13 高精細信号変換装置

Country Status (1)

Country Link
JP (1) JPS60217776A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056986U (ja) * 1991-07-05 1993-01-29 三洋電機株式会社 走査線変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056986U (ja) * 1991-07-05 1993-01-29 三洋電機株式会社 走査線変換回路

Similar Documents

Publication Publication Date Title
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JPH01591A (ja) 映像表示方法
JPS6025949B2 (ja) テレビ信号処理方式
US5029326A (en) Picture display system
JPH0362078B2 (ja)
KR950009698B1 (ko) 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러
JPS60217776A (ja) 高精細信号変換装置
JPS59181789A (ja) テレビ信号処理方式
JPH0359632B2 (ja)
JPH0515349B2 (ja)
JP2870697B2 (ja) 分割表示方式
JP2548017B2 (ja) 倍速変換装置
JP2600451B2 (ja) Muse/ntscダウンコンバータの時間軸変換回路
JPS6272287A (ja) テレビジヨン信号処理装置
JP2830954B2 (ja) テレビジョン信号処理装置
JP2908870B2 (ja) 画像記憶装置
JP3391788B2 (ja) 画像処理回路
JP3277514B2 (ja) 映像信号処理装置
JPH029757B2 (ja)
JPS6112184A (ja) 走査速度変換回路
JPS63203070A (ja) 映像回路
JP2563414B2 (ja) 倍速変換装置
JPH0548667B2 (ja)
JPH0370288A (ja) スキャンコンバータ
JPS6374389A (ja) カラ−画像多重静止画発生装置