JPS60217776A - 高精細信号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、映像信号の高精化装置に係り、特にインタレ
ース走査に起因する画質劣化を改善するのに好適な高精
細信号変換装置に関するものである。

〔発明の背景〕

現在のカラーテレビには、ＮＴＳＣ標準方式が採用され
ているので、テレビの放送波、テレビカメラ、ＶＴＲ，
ビデオディスクなどの映像信号形式は全てＮＴ８Ｃ標準
方式の規格によって定められている。

第１図はＮＴ８Ｃ標準方式によるインタレース走査を説
明するための説明図、第２図は輝度信号と色信号の周波
数特性を示すグラフである。

すように５２５本の走査線によって構成されている。は
じめの１／６０秒間（以下、矛１フィールドという。）
で、矛１図に実線で示した様に走査線（１，３，５，・
・・５２５で示す）が走査され、つぎの１／６０秒間（
以下、矛２フィールドという。）では、実線の間欠塩め
るように破線で示した走査ｉ（２，４，・・・５２４で
示す）が走査される。矛１フィールドと矛２フィールド
を合せて１枚の画面となる。このような走査方式ヲイン
タレース走査または２：１インタレース走査とよんでい
る。

つぎに、輝度信号と色信号は矛２図忙示すような周波数
特性を有している。すなわち、輝度信号は、θ〜４．２
ＭＨｚの占有周波数帯域をも１一方、色信号は副搬送周
波数ｆｓｃ（３，５８ＭＨｚ）を中心に、＋０．５ＭＨ
ｚ、−ｔ５ＭＨｚの占有周波数帯域をもつように輝度信
号の高周波部分に重畳されている。このため、受信側に
おいて輝度信号と色信号を完全に分離（以下ＹＣ分離と
いう）−ｆることは難しく、輝度信号と色信号による、
相互干渉が発生する。

ＮＴＳＣ標準方式では、インタレース走査を行なってい
ることや完全なＹＣ分離が難しいことのために、画質が
劣化する。インタレース走査に起因する画質劣化として
は、エツジ７リツカおよびラインクロールとして知られ
ている現象がある。また、不児全なＹＣ分離に起因する
画質劣化としては、クロスカラーおよびドツト妨害とし
て知られている現象がある。

以上述べた画質劣化を改善するためには、画像の高精細
化とよばれる手段がとられている。

以下、主としてインタレース走査に起因する画質劣化を
改善するための画像の高精細化について説明する。

矛３図は画像の高精細化の原理な説明するための説明図
である。

矛３図（Ａ）は、矛１図と同じくインタレース走査にお
ける画面のようすｔ示し、（Ｂ）は高精細化後の画面の
ようすを示している。

まず最初、矛３図（Ａ）Ｋ示す才１グイールドの走査線
情報■、■、・・・、５２５をフィールドメモリに記憶
させる。矛２フィールドでは、フィールドメモリから走
査線情報■を読み出して、ｏ、５ｌ（（Ｈは１水平走査
時間で約６３．５μｓ）の時間で第３図（Ｂ）に示す様
に走査する。つぎに、走査線情報■を０．５Ｈの時間で
走査する。以下、同様にして、１／６０秒間で５２５本
の走査が可能となる。この走査を、以下２倍速というも
のとする。

矛４図は高精細信号変換装置の一般例を示すブロック図
である。

第４図において、１は信号源、２はＹＣ分離回路である
。また３はＡ／Ｄ変換器、４はフィールドメモリ、５．
６はそれぞれラインメモリ、７はラインメモリ５及び６
の出力信゛号を切り換える為のスイッチ、８はＤ　／　
Ａ変換器、９はディスプレイ、であり、これらによって
輝度信号処理回路１２は構成されている。１ｏは輝度信
号処理回路１２と原理的に同じ構成である色信−ＩｉＬ
ＭＬ刹−ｕ１級ｋ　１　１　Ｌ中オミ１１１４　ｊ＞　
Ｉｋ　貢１ｍｌ　ｍ　−＋　Ｚ、＊−シζｔｒ＊制御回
路である。

第４図に示す様に信号源１から出力された複合映像信号
は、ＹＣ分離回路２によって輝度信号Ｙと色信号Ｃに分
離される。輝度信号は、Ａ／Ｄ変換器５ｊｆＣよってデ
ィジタル信号に変換される。この信号は、矛１フィール
ドではフィールドメモリ４１Ｃ書き込まれる。すなわち
、フィールドメモリ４には、矛３図（Ａ）に示した走査
線情報■、■・・・、５２５が書き込まれることになる
。次に、１”２フイールドでは、フィールドメモリ４か
ら走査線情報■を読み出してラインメモリ５に書き込む
。同時に、矛２フィールドの走査線情報■をラインメモ
リ６に書き込む。

書き込み終了後、ラインメモリ５から２倍速で走査線情
報■を読み出してスイッチ７を経由し、Ｄ／Ａ変換器８
でアナログ信号に戻して、ディスプレイ９忙表示する。

ひき続いて、ラインメモリ６から２倍速で走査線情報■
を読み出してディスプレイ９に表示す゛る。

フィールドメモリおよびツインメモリとじて使用される
デバイスの動作速度が十分速（ない場合は、信号を低速
化してフィールドメモリおよびラインメモリを複数個使
用する手段がとられる。

矛５図は高精細信号変換装置の他の一般例を示すプａツ
ク図であり、フィ・−ルビメ上ラインメモ穴メモリ４個
をそれぞれ使用した装置を示している。なお、第５図は
説明の都合上主要部のみが示されている。

第５図において、１３はＡ／Ｄ変換器、１４゜１５はそ
れぞれフィールドメモリ、ｉ　６　、１７゜１８．１９
はそれぞれラインメモリ、２０．２１゜２２はそれぞれ
スイッチ、である。

第６図は第５図のラインメモリにおける走査線情報の書
き込みおよび読み出しに対するアドレスの推移を示す説
明図である。ここで、第６図（Ａ）は奇数フィールドに
おけるアドレス推移を示し、同図（Ｂ）は偶数フィール
ドにおけるアドレス推移を示している。

尚、第６図において、実線による矢印と七の側に付され
た番号［株］は、走査線情報［株］の書き込みを示し、
破線九よる矢印とその側に付された番号［株］は、走査
線情報［株］の読み出しをそれぞれ示している。

第７図は第５図における従来の動作を説明するためのタ
イムチャートであり、（Ａ）は垂直ｆｍＪｔｌｊ（ｉｔ
号ＶＳＹＮＣ，（Ｂ）　＋！水平同期信４Ｈ８ＹＮＱ（
Ｃ）はアドレス信号をそれぞれ示す。

通常のテレビではインタレース走査を行なっているので
、垂直同期信号Ｖ８ＹＮＣと水平同期信号１１８ＹＮｃ
の間には、矛７図に示すような関係がある。すなわち、
奇数フィールドではＶＳＹＮＣとＨ８ＹＮＣの立上りは
一致しているが、偶数フィールドでは１７２　Ｈずれて
いる。このたぬ前記ラインメモリから走査線情報を読み
出した場合、不都合を生ずる。以下、矛５図、矛６図お
よび、１’７図を用いて説明する。

矛５図において、偶数フィールドでは、Ｎ小麦換器１３
忙よってディジタル信号に変換された映像信号はフィー
ルドメモリ１５に書き込まれる。即ち、偶数フィールド
では、矛７図に示す様に、アドレス信号によって、走査
線情報■。

■、■、・・・が順次フィールドメモリ１５のアドレス
Ａｓ　、４　、Ａｓ　、・・・和書き込まれる。ただし
、偶数フィールドでは、フィールドメモリの最初のアド
レスは、　ＶＳＹＮＣの立、ち上９後最初の）１ｓＹＮ
ｃから開始される。

又、メモリは一般にメモリ内部において行列状にメモリ
デバイスが配置されており、まず、列アドレスを選択し
て列アドレスを一定とし、行アドレスを選択する（また
はこの逆）。したがって、Ａｓ　、４　、Ａａ　、・・
・は列アドレス（または行アドレス）とする。

そこで、次の奇数フィールド（例えば、矛１フィールド
）では、第５図、第６図（Ａ）及び第７図に示す様に、
０〜Ｈの期間において、走査線情報■かラインメモリ１
６に書き込まれると同時に、フィールドメモリ１４のア
ドレス戊に書き込まれる。また、アドレス信号Ａ、が入
力されると、フィールドメモリ１５のアドレス鳥から走
査線情報■（前述の如く偶数フィールドにおいて書き込
まれた情報）が読み出され、ラインメモリ１８に移され
る。

次忙、Ｈ〜２Ｈの期間では、走査線情報■がラインメモ
リ１７に書き込まれると同時に、フィールドメモリ１４
のアドレス＾に書き込まれる。また、アドレス信号Ａ！
が人力さ・れると、フィールドメモリ１５のアドレス鳥
から走査線情報■が読み出され、ラインメモリ１９に移
される。

一方、Ｈ〜１．５Ｈの期間に、ラインメモリ１６から走
査線情報■が読み出されてディスプレイ（図示されてな
い）に表示される。つぎの１．５Ｈ〜２Ｈの期間では、
ラインメモリ１Ｂから走査線情報■が読み出されてディ
スプレイに表示される。

以下、同様和してラインメモリには矛６図（人）に示し
たよ５に書き込み、読み出しが行われる。このよう忙し
て、ラインメモリからの読み出しは、ラインメ篭り１６
　、１　Ｂ　、　１７．１９の順に行なわれるので、読
み出される走査線情報の順序はＯ１■、■、■・・・と
なる。また、奇数フィールドにおいて、フィールドメモ
リ１４のアドレスＡ１．Ａ、　、Ａ、　、・・・にそれ
ぞれ書き込まれた走査線情報は■、■、■、・・・とな
る。

そこで、次の偶数フィールド（例えば、矛２フィールト
リでは、第５図、第６図（Ｂ）及び第７図に示す様に、
０〜Ｈの期間において、走査線情報■がラインメモリ１
６に書き込まれると同時に、フィールドメモリ１５のア
ドレスＡ。

に書き込まれる。また、アドレス信号Ａ、が入力される
と、フィールドメモリ１４のアドレスＡ。

から走査線情報■が読・み出され、ラインメモリ１８に
移される。

つぎに、Ｈ〜２Ｈの期間では、走査線情報■がラインメ
モリ１７に書き込まれると同時圧、フィールドメモリ１
５のアドレス＾に書き込まれる。また、アドレス信号＾
が入力されると、フィールドメモリ１４のアドレスＡ、
から走査線情報■が耽み出され、ラインメモリ１９に移
される。

一方、ｎ−、−ｔｓｎの期間に、ラインメモリ１６から
走査線情報■が読み出されてディスプレイ（図示されて
いない）に表示される。次の１．５Ｈ〜２Ｈの期間では
、ラインメモリ１８から走査線情報■が読み出されディ
スプレイに表示される。

以下、同様にしてラインメモリには矛６図（Ｂ）に示す
様に書き込み、読み出しが行われる。

このようにして、ラインメモリからの読み出しは、ライ
ンメモリ１６．１８，１７．１９の順に行なわれるので
、読み出される走査線情報の順序は■、■、■、■、と
なり、偶数フィールド忙おいては、正しい順序で走査さ
れなくなる。

以上、説明した様に、従来の技術では、矛１フィールド
、矛３フィールド等の奇数フィールドでは、正しい走査
順序で表示されるが、矛２フィールド、才４フィールド
等の偶数フィールドにおいては、画像が正しい走査順序
で表示されないため、表示画像の解像度が低下してしま
５といった欠点があった。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を除去し、高
精細化した画像をディスプレイ上に正しい走査順序で表
示することができる高精細信号変換装置を提供するこれ
にある。

〔発明の概要〕

上記の目的を達成する為、本発明においては、奇１１１
フィールドの映像情報を書き込んだフィールドメモリか
ら映像情報を読み出すときのみ、フィールドメモリの列
アドレス信号に＋１を加算する様にした。

〔発明の実施例〕

本発明の一実施例を第５図及び第８図を用いて説明する
。

本実施例における構成は第５図に示した装置と同一の構
成である。

第８図は本発明の一実施例における動作を説明するため
のタイムチャートである。

第８図において、（Ａ）は垂直同期信号Ｖ８ＹＮＣ（Ｂ
）は水平同期信号Ｈ８ＹＮＣ１（Ｃ）はアドレス信号、
（Ｄ）は矛２アドレス信号、を示す。

本実施例では、第５図に示すフィールドメモリ１５を第
８図（Ｃ）に示すアドレス信号によって動作させ、フィ
ールドメモリ１４を第８図（Ｄ）に示すオ２アドレス信
号によって動作させる。

ここで、、３４Ｆ２アドレス信号は、偶数フィールドの
とぎのみ第８図（Ｃ）に示すアドレス信号に＋１を加算
した信号である。

すなわち、奇数フィールドの映像情報が書き込まれるフ
ィールモノ七り１４から、映像情報を読み出す（フィー
ルドメモリ１４からの読み出しは偶数フィールドのとき
に行われる。）ときのみ、アドレス信号（第８図（Ｃ）
）＆Ｃ＋１を加算して読み出すことになる。

では、本実施例の動作について説明する。

第８図に示す様に、奇数フィールドでは、アドレス信号
と矛２アドレス信号は同じであり。

従って、奇数フィールドでの動作は従来におけるのとな
んら変わりはない。

そこで、偶数フィールドについて、第２フイールドを例
にとり詳しく説明する。

今、第２フイールドにおいては、フィールドメモリ１４
のアドレスＡ、　、Ａ４　、Ａ、　、　・・・にはそれ
ぞれ走ｆ：想情報の、■、■・・Ｊが書き込まれている
。

最初、走査線情報■がラインメモリ１６に臀き込まれる
と同時に、矛８図（Ｃ）に示すアドレス信号Ａ、によっ
てフィールドメモリ１５のアドレスＡ１に書き込まれる
。一方、矛８図ＣＤ＞に示す矛２アドレスイキ号＾によ
ってフィールドメモリ１４のアドレスＡ４から走査線情
報■が読み出され、ラインメモリ１８に移される。

次に、走査線情報■がラインメモリ１７に書き込まれる
と同時に、矛８図（Ｃ）に示すアドレス信号＾によって
フィールドメモリ１５のアドレスＡｌＫ書き込まれる。

一方、矛８図ＣＤ）に示す矛２アドレス信号Ａ、によっ
てフィールドメモリ１４のアドレス戊から走査線情報■
が読み出され、ラインメモリ１９に移される。

ここで、ラインメモリからの読み出しは、前述した様に
ラインメモリ１６　、１　Ｂ　、　１７．１９の順に行
われるので、読み出される走査線情報の順序は■、■、
■、■の順になり、以下、同様動作を繰り返えすことに
よって、正しい順序に走査線情報が読み出されてい（。

従って、ディスプレイ上には画像が正しい走査順序で表
示されることになる。

尚、走査線情報■は表示されないことになるが、通常、
走査線情報■は垂直帰線期間内のため、実用上さしつか
えない。

オ９図は本発明において用いられる矛２アドレス信号発
生回路を示す回路図である。

１１９図において、２３はアドレスカウンタで、８ビツ
トバイナリカウンタを用いた場合である。

２４．２５はそれぞれ加算回路で、４ビツトの〃ｕ算回
路を２個用いた場合を示したものである。

加算回路２４．２５において、　Ｇｉｎは下位からの桁
上げ入力、ＣＯは上位への桁上げ出力である。Ｘｉ、Ｙ
ｉ（ｉ＊１〜Ｂ）は加算入力、８１は和である。Ｓｉ　
は次式で表わされる。

８ｉ震Ｘｉ＋Ｙｉ十Ｃｉ−ま ただし、ｉ　ｓ−１のときＣ１−１ｍＣ１ｎ１．ｉｗ５
のときＣ１−１■Ｃ１ｎ２である。

以下、牙９図について説明する。

矛９図において、アドレスカウンタ２５は垂直同期信号
周期（Ｖ周期）でリセットされる。

リセット後、水平同期信号Ｈ８ＹＮＣ’＆クロックとし
てカウントを開始する。加算回路２４．２５では、Ｊ１
８図に示した如く、奇数フィールドではアドレスカウン
タの出力をそのまま通過さ執偶数フィールドではアドレ
スカウンタ２３の出力に＋１を加える。この様な動作を
させる為に、加算回路２４の入力Ｘ１（ｉ■１〜８）は
０とし、入力Ｙｉ　にはアドレスカウンタ２６からの出
力をそれぞれ印加する。さらに、加算回路２４゜２５に
おける入力Ｃ１ｎ１　Ｉｃは、偶数フィールドでは１．
奇数フィールドでは０となるＣＴ倍信号印加する。また
、加算回路２４の出力ＣＯ８は〃ｎ算回路２５の入力Ｃ
１ｎ２に印加する。

次に、ＣＴ倍信号発生方法について矛１０図により説明
する。

第１０図は垂直同期信号ＶＳＹＮＣと水平同期信号Ｈ８
ＹＮＣとの位相関係を示すタイムチャートである。

ＶＳＹＮＣとＨｉ９ＹＮＣの立上りエツジは原理的には
一致するが、通常、完全には一致せず、第１０図に示す
ようにずれている。したがって、ＶＳＹＮＣ１に：時間
ｔ、遅延せしめ、奇数フィールドではＶＳＹＮＣの立上
りエツジがＨ８ＹＮＣのノーイレベル期間内に入るよ５
にする。通常、矛１０図に示す様に１．　）　１．であ
るので、偶数フィールドではＶ８ＹＮＣの立上りエツジ
がＨＳ　Ｙ　Ｎ　Ｃのハイレベル期間内に入ることはな
い。

、１−１１図はＣＴ信号発生装置の具体例を示す回路図
である。矛１１図において、２６はＶＳＹＮＣを１１時
間遅延させるための遅延回路、２７はＤフリップフロッ
プである。

第１２図は第１１図の各部信号波形を示す波形図である
。

第１１図に示す様に、Ｄ７リツプフロツプ２７のＤ入力
にはＨ８ＹＮＣ，クロック入力ＣＫｉＣは遅延回路２６
ＶＣよって１３時間遅延させたＶＳＹＮＣを印加し、Ｑ
出力よりＣＴ＠号を得る。各部の信号波形は矛１２図の
様にな、る。また、ＶＳＹＮＣｙ＜　ｔ、時間遅延させ
るための遅延回路２６としては、単安定マルチバイブレ
ータ、Ｈ８ＹＮＣよりも高い周波数の信号（たとえば通
常のテレビの映像信号のサンプリングバルメとして用い
る。

１４、５　ＭＨｚのクロックパルスを分周した信号）を
クロックとし、ＶＳＹＮＣを人力とするシフトレジスタ
を利用する方法などがある。

〔発明の効果〕

本発明によれば、高精細化した画像をディスプレイ上に
正しい走査順序で表示することが可能となるので１表示
画像の解像度が上がるといった効果がある。

【図面の簡単な説明】

才１図はＮＴ８Ｃ標準方法によるインタレース走査を説
明するための説明図、矛２図は輝度信号と色信号の周波
数特性を示すグラフ、矛３図は画面の高精細化の原理を
説明するための説明図、矛４図は高精細信号変換装置の
一般例を示すブロック図、第５図は高精細信号変換装置
の他の一般例を示すブロック図、第６図は第５図のライ
ンメモリにおけるアドレスの推移な示す説明図、第７図
は第５図においる従来の動作を説明するためのタイムチ
ャート、第８図は本発明の一実施例における動作を説明
するためのタイムチャート、第９図は本発明において用
いられる矛２アドレス信号発生回路を示す回路図、第１
０図は垂直同期信号と水平同期信号との位相関係を示す
タイムチャート、第１１図はＣＴ信号発生装置の具体例
を示す回路図、第１２図は＃Ｅ１１図の各部信号波形を
示す波形図、である。 １３・・・Ａ／Ｄ変換器、１４．１５・・・フィールド
メモリ、１６，１７．１８．１９・・・ラインメモリ、
２０，２１．２２−・・スイッチ、２３・・・アドレス
カウンタ、２４．２５−・・加算回路、２６は遅延回路
、２７はＤクリップ７四ツブ。 嗜人弁理士高橋明夫 第　１図 第２図 →周俄数、　（ｆｉ＋（ｚ） ′：８３図 老＋図 第５図 茗Ｊ１３ （Ａ） 常９図 ７４　ｌｏ図 第１１図 第１２図 ＣＴ　”やよ−一一］−一一一

Claims (1)

1. 【特許請求の範囲】 １）インタレース走査な順次走査に変換する高精細信号
   変換装置において、少くとも２組のフィールドメモリと
   加算手段を有し、矛１フィールドでは一方のフィールド
   メモリに映像情報を書き込み１，１７２フイールドでは
   他方のフィールドメモリに映像情報を書き込み、奇数フ
   ィールドの映像情報を書き込んだフィールドメモリから
   映像情報を読み出すとぎのみ、前記加算手段によってフ
   ィールドメモリの列アドレス（または行アドレス）信号
   に＋１を加算することを特徴とする高精細信号変換装置
   。 ２、特許請求の範囲第１項に記載の高精細信号変換装置
   において、前記力ロ算手段は前゛記アドレス信号を発生
   するアドレスカウンタと、Ｎビットの２人力力日算回路
   から成り、前記加算の最下位の桁上げ入力には制御信号
   を入力し、該加算回路のＹ入力には前記アドレスカウン
   タからの出力を入力する様にしたことを特徴とする高精
   細信号変換装置。