JPS60217425A - 入出力装置 - Google Patents
入出力装置Info
- Publication number
- JPS60217425A JPS60217425A JP59074458A JP7445884A JPS60217425A JP S60217425 A JPS60217425 A JP S60217425A JP 59074458 A JP59074458 A JP 59074458A JP 7445884 A JP7445884 A JP 7445884A JP S60217425 A JPS60217425 A JP S60217425A
- Authority
- JP
- Japan
- Prior art keywords
- input
- block
- output
- battery
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサ方式のシステムにおい
て、システムバスのインターフェース回路が、機能分割
されそれぞれに電源が備えられた制御ブロックおよび複
数個の入出カブロックに分散配置され、各ブロックがシ
ステムバスによりカスケード接続された入出力装置に関
する。
て、システムバスのインターフェース回路が、機能分割
されそれぞれに電源が備えられた制御ブロックおよび複
数個の入出カブロックに分散配置され、各ブロックがシ
ステムバスによりカスケード接続された入出力装置に関
する。
従来、この種入出刃装置は、第１図に示すように、マイ
クロプロセッサ方式システムを制御ユニット（ＣＰＵ）
および複数個の大田カニニット（ＩＯ）ニ機能分割する
とともに、各ユニッ）（ＣＰＵ）。
クロプロセッサ方式システムを制御ユニット（ＣＰＵ）
および複数個の大田カニニット（ＩＯ）ニ機能分割する
とともに、各ユニッ）（ＣＰＵ）。
（１０）Ｙｃそれぞれ定電圧装置（Ｐ）を備えて制御ユ
ニット（ｃｐｔｒ）ｘよる制御ブロック（Ａ）および各
入出カニニット（ｒｏ）［よる人出カブロック（Ｂｌ）
、 （Ｂ２）・・をそれぞれ溝成し、各ブロック（Ａ）
。
ニット（ｃｐｔｒ）ｘよる制御ブロック（Ａ）および各
入出カニニット（ｒｏ）［よる人出カブロック（Ｂｌ）
、 （Ｂ２）・・をそれぞれ溝成し、各ブロック（Ａ）
。
（Ｂｌ）、（Ｂ２）、・をそれぞれのバスインターフェ
ース回路（ＩＮＴ）を介してシステムバス（ＳＢ）Ｋよ
りカスケード接続して構成されている。
ース回路（ＩＮＴ）を介してシステムバス（ＳＢ）Ｋよ
りカスケード接続して構成されている。
そして、各入出カブロック（Ｂ＋ ）ｔ （Ｂ２）ｌ・
においては、定電圧装置（Ｐ）から論理用電源が入出
カニニット（■０）およびバスインク−フェース回路（
ＩＮＴ）に供給され、各人出カブロック（Ｂ１）＋（Ｂ
２）ｔ・・毎ニ機能するようＹｃｉｘっている。
においては、定電圧装置（Ｐ）から論理用電源が入出
カニニット（■０）およびバスインク−フェース回路（
ＩＮＴ）に供給され、各人出カブロック（Ｂ１）＋（Ｂ
２）ｔ・・毎ニ機能するようＹｃｉｘっている。
しかし、前述の入出力装置では、任意の大田カブロック
、たとえば（Ｂｌ）ＩＬおける定電圧装置ｅ）が故障し
た場合、当該ブロック（Ｂｌ）の機能停止は無論のこと
、制御ブロック（Ａ）からのシステムバス（ＳＢ）が入
出カブロック（Ｂ１）で断になるため、それ以降の入出
カブロック（Ｂ２）、・・・にも影響し、システムバス
全体の機能停止に波及し、機能分割によるシステムの特
徴を大きく損う結果とシリ、不都合である。
、たとえば（Ｂｌ）ＩＬおける定電圧装置ｅ）が故障し
た場合、当該ブロック（Ｂｌ）の機能停止は無論のこと
、制御ブロック（Ａ）からのシステムバス（ＳＢ）が入
出カブロック（Ｂ１）で断になるため、それ以降の入出
カブロック（Ｂ２）、・・・にも影響し、システムバス
全体の機能停止に波及し、機能分割によるシステムの特
徴を大きく損う結果とシリ、不都合である。
この発明は、前記の点に留意してうされ一二ものであり
、任意の入出カブロックにおける電源の故障に際しても
システムバス全体の機能を正常に保つことを目的とする
。
、任意の入出カブロックにおける電源の故障に際しても
システムバス全体の機能を正常に保つことを目的とする
。
この発明は、機能分割されそれぞれに電源が備えられた
制御ブロックおよび複数個の入出カブロックを、該各ブ
ロックのインターフェース回路を介してシステムバスに
よりカスケード接続してなる入出力装置において、前記
各人出カブロックのそれぞれのインターフェース回路に
バックアップ用バッテリーを備えたことを特徴とする入
出力装置である。
制御ブロックおよび複数個の入出カブロックを、該各ブ
ロックのインターフェース回路を介してシステムバスに
よりカスケード接続してなる入出力装置において、前記
各人出カブロックのそれぞれのインターフェース回路に
バックアップ用バッテリーを備えたことを特徴とする入
出力装置である。
したがって、この発明の入出力装置によると、人出カブ
ロックのそれぞれのインターフェース回路てバックアッ
プ用バッテリーを備えたことにより、任意の人出カブロ
ックにおける電源故障に際しても、当該入出カブロック
のインターフェース回路がそのバッテリー知より作動す
るため、システムバス全体の機能は正常に保たれ、従来
欠点を解消できるものである。
ロックのそれぞれのインターフェース回路てバックアッ
プ用バッテリーを備えたことにより、任意の人出カブロ
ックにおける電源故障に際しても、当該入出カブロック
のインターフェース回路がそのバッテリー知より作動す
るため、システムバス全体の機能は正常に保たれ、従来
欠点を解消できるものである。
つぎにこの発明を、その１実施例を示した第２図ととも
に詳細に説明する。
に詳細に説明する。
第２図において、第１図と同一記号は同一もしくは対応
するものを示し、異ｉる点は、各入出カプロ、り（Ｂｌ
）、（Ｂ２）、・・・のそれぞれのバスインターフェー
ス回路（ＩＮＴ）に、電源異常時に該バスインターフェ
ース回路（ＩＮ’Ｔ）［給電する充電式バンクアップ用
バッテリー（ＢＴ）を備えた点である。す女わち、各入
出カブロック（Ｂｌ）、（Ｂ２） 。
するものを示し、異ｉる点は、各入出カプロ、り（Ｂｌ
）、（Ｂ２）、・・・のそれぞれのバスインターフェー
ス回路（ＩＮＴ）に、電源異常時に該バスインターフェ
ース回路（ＩＮ’Ｔ）［給電する充電式バンクアップ用
バッテリー（ＢＴ）を備えた点である。す女わち、各入
出カブロック（Ｂｌ）、（Ｂ２） 。
・・・のバスインク−フェース回路（ＩＮＴ）において
。
。
、定電圧装置（Ｐ）からの論理用電源ラインに逆流防止
用ダイオード（Ｄ）が接続され乙とともに、該ダイオー
ド（Ｄ）のカソード側にバッテリー（ＢＴ）が設けられ
ており、通常は、定電圧装置（Ｐ）からダイオード（Ｄ
）を通してバスインターフェース回路（ＩＮＴ）の内部
に論理用電源が供給され、このとき、該電源によりバッ
テリー（ＢＴ）が充電されるとともに、定電圧装置（Ｐ
）の故障時、バッテリー（ＢＴ）の電力が回路内部に供
給されるよう［’２つている。
用ダイオード（Ｄ）が接続され乙とともに、該ダイオー
ド（Ｄ）のカソード側にバッテリー（ＢＴ）が設けられ
ており、通常は、定電圧装置（Ｐ）からダイオード（Ｄ
）を通してバスインターフェース回路（ＩＮＴ）の内部
に論理用電源が供給され、このとき、該電源によりバッ
テリー（ＢＴ）が充電されるとともに、定電圧装置（Ｐ
）の故障時、バッテリー（ＢＴ）の電力が回路内部に供
給されるよう［’２つている。
したがって、前記実施例によると、任意の人出カブロッ
ク、たとえば（Ｂｌ）における定電圧装置（Ｐ）が故障
し一二場合、当該人出カブロック（Ｂｌ）の入出カニニ
ット（■０）の電源喪失によりこのブロック（Ｂｌ）の
機能は停止するが、該人出カブロック（Ｂ１）のバスイ
ンク−フェース回路（ＩＮＴ）はそのバッテリー（ＢＴ
）により作動するため、システムバ１（ＳＢ）は正常に
機能し、制御ブロック（Ａ）および他の入出カブロック
（Ｂ２）、・・間の正常な動作が可能とラリ、機能分散
によるこの種システムの特徴を十分に発揮できるもので
ある。
ク、たとえば（Ｂｌ）における定電圧装置（Ｐ）が故障
し一二場合、当該人出カブロック（Ｂｌ）の入出カニニ
ット（■０）の電源喪失によりこのブロック（Ｂｌ）の
機能は停止するが、該人出カブロック（Ｂ１）のバスイ
ンク−フェース回路（ＩＮＴ）はそのバッテリー（ＢＴ
）により作動するため、システムバ１（ＳＢ）は正常に
機能し、制御ブロック（Ａ）および他の入出カブロック
（Ｂ２）、・・間の正常な動作が可能とラリ、機能分散
によるこの種システムの特徴を十分に発揮できるもので
ある。
なお、前述において、電源異常時用のバッテリー（ＢＴ
）カ制ｆｆ１ｌロック（Ａ）のバスインや−フェース回
路（ＩＮＴ）ｃは備えられていないが、これは、制御ブ
ロック（Ａ） Ｋおける定電圧装置（Ｐ）の異常時には
制御ユニット（ＣＰＵ）が機能停止しシステムが機能停
止するため、このような場合にシステムバス（ＳＢ）が
正常に機能しても意味をなさういためである。
）カ制ｆｆ１ｌロック（Ａ）のバスインや−フェース回
路（ＩＮＴ）ｃは備えられていないが、これは、制御ブ
ロック（Ａ） Ｋおける定電圧装置（Ｐ）の異常時には
制御ユニット（ＣＰＵ）が機能停止しシステムが機能停
止するため、このような場合にシステムバス（ＳＢ）が
正常に機能しても意味をなさういためである。
図面はそれぞれ入出力装置のブロック図を示し、第１図
は従来例、第２図はこの発明の１実施例である。 （Ａ）・・制御ブロック、（Ｂｌ）、（Ｂ２）・・人出
カブロック、（Ｐ）・・定電圧装置、（ＩＮＴ）・・バ
スインク−フェース回路、（ＳＢ）・・・システムバス
、（ＢＴ）・・充電式バックアップ用バッテリー。 代理人 弁理士 藤田龍太部
は従来例、第２図はこの発明の１実施例である。 （Ａ）・・制御ブロック、（Ｂｌ）、（Ｂ２）・・人出
カブロック、（Ｐ）・・定電圧装置、（ＩＮＴ）・・バ
スインク−フェース回路、（ＳＢ）・・・システムバス
、（ＢＴ）・・充電式バックアップ用バッテリー。 代理人 弁理士 藤田龍太部
Claims (1)
- ■ 機能分割されそれぞれに電源が備えられた制御ブロ
ックおよび複数個の入出カブロックを、該各ブロックの
インターフェース回路を介してシステムバスによりカス
ケード接続してなる入出力装置において、前記各入出カ
ブロックのそれぞれのインク−フェース回路にバックア
ップ用バッテリーを備えたことを特徴とする入出力装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074458A JPS60217425A (ja) | 1984-04-12 | 1984-04-12 | 入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074458A JPS60217425A (ja) | 1984-04-12 | 1984-04-12 | 入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217425A true JPS60217425A (ja) | 1985-10-31 |
Family
ID=13547821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074458A Pending JPS60217425A (ja) | 1984-04-12 | 1984-04-12 | 入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351818B1 (en) | 1998-03-11 | 2002-02-26 | Nec Corporation | External interface circuit |
-
1984
- 1984-04-12 JP JP59074458A patent/JPS60217425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351818B1 (en) | 1998-03-11 | 2002-02-26 | Nec Corporation | External interface circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0092719B1 (de) | Anordnung zur Kopplung von digitalen Verarbeitungseinheiten | |
| JPH09179663A (ja) | システム電源制御装置 | |
| JPS60217425A (ja) | 入出力装置 | |
| JPS5829327A (ja) | 電源装置 | |
| DE69530714T2 (de) | Schutzschaltung zur Vermeidung einer fehlerhaften Operation des Mikroprozessors | |
| JPH0117335B2 (ja) | ||
| JPH0243073Y2 (ja) | ||
| JP2633948B2 (ja) | 相補型ｍｏｓ論理回路 | |
| JPH0223045A (ja) | 電源供給回路 | |
| JP2001258178A (ja) | Ｉｄ信号重畳式複数電源装置 | |
| JP4471188B2 (ja) | コンピュータシステムからの制御信号出力回路 | |
| JPS59195717A (ja) | 電源装置 | |
| JP2537920B2 (ja) | システム制御回路 | |
| SU1181011A1 (ru) | Устройство дл индикации перегорани плавких предохранителей | |
| JPS62277035A (ja) | 電源回路 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPS6259813B2 (ja) | ||
| JPS62113253A (ja) | 多重系バス同期システムの出力回路 | |
| JPS5841496A (ja) | 記憶制御装置 | |
| JPS5996828A (ja) | 直流電源装置 | |
| JPH0329532A (ja) | バスシステムの電源バックアップ方式 | |
| JP2604548Y2 (ja) | 給電重畳伝送路の衝突防止回路 | |
| JPH054055Y2 (ja) | ||
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPS61160101A (ja) | ３重化シ−ケンス回路 |