JPH054055Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はICカードに関し、特にスタテイツク
RAMやバツテリなどを内蔵したICカードに関す
る。

〔従来の技術〕

従来、この種のバツテリ電圧検出機能付ICカ
ードは外部システム電源と切離した後においても
ICカードの表示回路をその内蔵したバツテリの
電圧を表示する様な構成であつた。

第３図はかかる従来の一例を説明するための
ICカードの回路図である。

第３図に示すように、外部のシステム電源との
接続を目的とした外部電源端子ａ，ｂとバツテリ
２とのそれぞれの側に電源切換および逆流防止を
目的としたダイオード８およびダイオード９が設
けられ、これらの間にスタテイツクRAM１と、
基準電圧発生回路３、電圧比較回路４およびバツ
テリ電圧の低下を検出して表示する表示回路５で
構成されたバツテリ電圧検出回路６とのそれぞれ
の電源端子を接続して構成されている。

〔考案が解決しようとする問題点〕

上述した従来のバツテリ電圧低下検出機能付
ICカードは、システム電源から切離され、前記
バツテリによりスタテイツクRAMのデータを保
持しているような状態においては、基準電圧発生
回路および電圧比較回路の電源もやはり前記バツ
テリから供給されるため消費電力が多く、バツテ
リの寿命を短かくするという欠点があつた。

また、バツテリ電圧が低下し前記電圧比較回路
からの出力により表示回路が動作した場合、すぐ
に気づいてバツテリを交換しないと前記表示回路
の消費電流がバツテリの寿命を急速に短かくし、
スタテイツクRAMのデータを破壊してしまう欠
点もあつた。

本考案の目的は、従来のかかる内蔵バツテリの
消耗を少なくし且つスタテイツクRAMのデータ
破壊を防止した長寿命のICカードを提供するこ
とにある。

〔問題点を解決するための手段〕

本考案は、スタテイツクRAMとバツテリとそ
のバツテリの電圧低下を検出して表示する回路と
を有するICカードにおいて、前記バツテリの電
圧を検出する電圧検出回路を、基準電圧発生回路
とバツテリ電圧および基準電圧を比較する比較回
路と前記比較回路の出力によりバツテリ電圧の低
下を表示する表示回路とで形成し、前記電圧検出
回路のうちの少なくとも表示回路と外部電源端子
との間をスイツチを介して接続するように構成さ
れる。

要するに、本考案はバツテリ電圧検出回路、あ
るいはその一部の回路をスイツチを介してバツテ
リと接続することにより、バツテリ電圧を検出す
るとき以外はバツテリの電力消費を減らす様にし
たものである。

〔実施例〕

次に、本考案の実施例について図面を参照にし
て説明する。

第１図は本考案の第一の実施例を説明するため
のバツテリ電圧検出機能付ICカードの回路図で
ある。

第１図に示すように、１は保持電圧が2V以下
のスタテイツクRAM、２は電圧が3Vのバツテ
リ、３は前記スタテイツクRAM１の保持電圧2V
とバツテリ２の電圧3Vとの間に設定されたツエ
ナーダイオードなどにより構成される基準電圧発
生回路、４は前記基準電圧発生回路３の出力電圧
と前記バツテリ２の電圧とを比較しバツテリ電圧
が基準電圧よりも下がつていたときに駆動出力を
出す電圧比較回路、５はICカードを外部のシス
テムに接続したときに前記スタテイツクRAM１
の内容を表示するほか、前記電圧比較回路４の駆
動出力により電圧低下を表示する表示回路、６は
基準電圧発生回路３と電圧比較回路４と表示回路
５とより構成されたバツテリ電圧検出回路、７は
スイツチ、８，９は電源切換および逆流防止を目
的としたダイオード、ａ，ｂは外部システム接続
用の電源端子である。このICカードの回路にお
いて、基準電圧発生回路３と電圧比較回路４と表
示回路５のそれぞれの電源端子はスイツチ７およ
びダイオード８を介して前記外部電源端子ａ，ｂ
に接続され、また前記それぞれの電源端子はバツ
テリ２との間にバツテリ電流を通す方向に設けら
れたダイオード９に介して接続される。なお、ス
タテイツクRAM１における外部システムとのデ
ータ等のやりとりはアドレスバス、データバスお
よびコントロールバスによつて行われるが、特に
本考案の直接の構成とは関係ないため説明を省略
する。

このように、スイツチ７をバツテリ電圧検出回
路６と外部電源端子ａ，ｂとの間に接続すること
により、ICカードが外部のシステム電源に接続
され且つスイツチ７をオン状態にしたときのみ、
前記電圧比較回路４が動作して表示回路５に表示
する一方、ICカードがシステム電源と切離され
バツテリ２によりスタテイツクRAM１のデータ
を保持しているときにはバツテリ電圧検出回路６
をスイツチ７によりバツテリ２から切離すもので
ある。これにより、バツテリ電圧を表示させたい
ときのみ、スイツチ７をオン状態にし判定すれば
よい。

従つて、かかる実施例においては表示回路５な
どの消費電力が大きな回路はスイツチ７をオン状
態にしない限り用いられなくしているため、バツ
テリ２の寿命を長くし且つそれによるスタテイツ
クRAM１のデータ破壊をも防ぐことができる。

また、第２図は本考案の第二の実施例を説明す
るためのバツテリ電圧検出機能付ICカードの回
路図である。なお、第２図において、第１図と同
じ番号を付したものは同一の回路および素子を表
わす。

第２図に示すように、この回路はバツテリ電圧
検出回路６において一番消費電力の多い表示回路
５のみをスイツチ７を介してバツテリ２に接続し
たものである。第１図同様に、スイツチ７がオン
のときのみ表示回路５が動作可能である。

従つて、従来の表示回路５の動作に気づかず、
急速なバツテリ２の低下によりスタテイツク
RAM１のデータ破壊が起るのを未然に防止する
ことができる。

このように、バツテリ電圧検出回路とバツテリ
の間に設けるスイツチは、これらの他の切離し可
能なスイツチ手段であればよいことは言うまでも
ない。

〔考案の効果〕

以上説明したように、本考案のバツテリ電圧検
出機能付ICカードは、基準電圧発生回路と電圧
比較回路と表示回路とのうち少なくとも表示回路
が通常オフの状態にあり、スイツチがオン状態に
されたときのみシステム電源に接続されるもので
ある。従つて、バツテリ電圧の低下があるとそれ
を検出して表示することにより、バツテリの寿命
を長くするだけでなく、スタテイツクRAMをも
保護する効果がある。

【図面の簡単な説明】

第１図は本考案の第一の実施例を説明するため
のバツテリ電圧検出機能付ICカードの回路図、
第２図は本考案の第二の実施例を説明するための
ICカードの回路図、第３図は従来の一例を説明
するためのICカードの回路図である。 １……スタテイツクRAM、２……バツテリ、
３……基準電圧発生回路、４……電圧比較回路、
５……表示回路、６……バツテリ電圧検出回路、
７……スイツチ、８，９……電源切換および逆流
防止用ダイオード、ａ，ｂ……外部電源端子。

Claims (1)

【実用新案登録請求の範囲】
1. スタテイツクRAMとバツテリとそのバツテリ
   の電圧低下を検出して表示する回路とを有する
   ICカードにおいて、前記バツテリの電圧を検出
   する電圧検出回路を、基準電圧発生回路とバツテ
   リ電圧および基準電圧を比較する比較回路と前記
   比較回路の出力によりバツテリ電圧の低下を表示
   する表示回路とで形成し、前記電圧検出回路のう
   ちの少なくとも表示回路と外部電源端子との間を
   スイツチを介して接続したことを特徴とするIC
   カード。