JPS60215223A - 直流電圧発生回路 - Google Patents
直流電圧発生回路Info
- Publication number
- JPS60215223A JPS60215223A JP7325284A JP7325284A JPS60215223A JP S60215223 A JPS60215223 A JP S60215223A JP 7325284 A JP7325284 A JP 7325284A JP 7325284 A JP7325284 A JP 7325284A JP S60215223 A JPS60215223 A JP S60215223A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- gate
- source
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＭＯＳトランジスタによって構成される回路
に関し、特に電源電圧より低い直流電圧、を発生する直
流電圧発生回路に関するものである。
に関し、特に電源電圧より低い直流電圧、を発生する直
流電圧発生回路に関するものである。
［従来技術］
この種の直流電圧発生回路として第１図に示すものが知
られている。図において、ディプリーション型でｎチャ
ネル型のＭＯ，ＳトランジスタＴ１のソースとゲートは
アース端子１に接ｌＩされており、トランジスタＴ１の
ドレインは分圧出力端子２とトランジスタＴ２のソース
に接続されている。トランジスタＴ１と同一型のトラン
ジスタＴ２のドレインとゲートは電源端子３に接続され
ている。
られている。図において、ディプリーション型でｎチャ
ネル型のＭＯ，ＳトランジスタＴ１のソースとゲートは
アース端子１に接ｌＩされており、トランジスタＴ１の
ドレインは分圧出力端子２とトランジスタＴ２のソース
に接続されている。トランジスタＴ１と同一型のトラン
ジスタＴ２のドレインとゲートは電源端子３に接続され
ている。
このように構成された回路において、ディプリーション
型のトランジスタ１゛１のゲートとソースが連結されて
いるので、そのｌ〜ランジスツタ１は抵抗として動作す
る。一方、トランジスタＴ２のゲートとドレインも接続
されているので、トランジスタＴ２も抵抗として動作す
る。したがって、アース１と電源端子３に電圧を加えれ
ば、トランジスタＴ１とＴ２の抵抗比に分圧された電圧
が〜分圧出力端子２に現われる。
型のトランジスタ１゛１のゲートとソースが連結されて
いるので、そのｌ〜ランジスツタ１は抵抗として動作す
る。一方、トランジスタＴ２のゲートとドレインも接続
されているので、トランジスタＴ２も抵抗として動作す
る。したがって、アース１と電源端子３に電圧を加えれ
ば、トランジスタＴ１とＴ２の抵抗比に分圧された電圧
が〜分圧出力端子２に現われる。
このような回路においては、電源電圧が夜勤すれば分圧
出力端子２の電圧も変動するという欠点がある。
出力端子２の電圧も変動するという欠点がある。
［’ｌｌ明の概要］
この発明の目的は上記のような欠点を除去した直流電圧
発生回路を提供することである。
発生回路を提供することである。
本発明によるＭＯＳトランジスタ直流電圧発生回路の特
徴は、エンハンスメント型の第１のトランジスタと、デ
ィプリーション型の第２のトランジスタと、電源端子と
、出力端子と、アース端子とを゛含み、前記第１のトラ
ンジスタのソースは前記電源端子に接続されており、前
記第１のトランジス°りのドレインは前記出力端子と前
記第２のトランジスタのソースおよびゲートとに接続さ
れそおり、前記第２のトランジスタのドレインは前記ア
ース端子に接続されており、さらに前記電源のスとゲー
ト閤の電位差を一定に保持する電位差保持回路を備える
ことによって前記出力端子前記アース端子間の電圧が一
定に保たれることである。
徴は、エンハンスメント型の第１のトランジスタと、デ
ィプリーション型の第２のトランジスタと、電源端子と
、出力端子と、アース端子とを゛含み、前記第１のトラ
ンジスタのソースは前記電源端子に接続されており、前
記第１のトランジス°りのドレインは前記出力端子と前
記第２のトランジスタのソースおよびゲートとに接続さ
れそおり、前記第２のトランジスタのドレインは前記ア
ース端子に接続されており、さらに前記電源のスとゲー
ト閤の電位差を一定に保持する電位差保持回路を備える
ことによって前記出力端子前記アース端子間の電圧が一
定に保たれることである。
［発明の実施例］
第２図の回路には、エンハンスメント型でｎチャネル型
のＭＯＳトランジスタツタとＥ５．さらにディプリーシ
ョン型でｎチャネル型のＭＯＳトランジスタツタ、Ｄａ
、Ｄ４．Ｄａ、Ｄ７．およびＤａが含まれている。トラ
ンジスタＥ１のソースは電源端子３に接続しており、そ
のドレインは分圧出力端子２およびトランジスタＤ２の
ソースとゲートに接続していて、トランジスタＤ２のド
レインはアース端子１に接続している。第３と第４のト
ランジスタＤ３とＤ４のソースとゲートおよび第５のト
ランジスタＥ５のソースは電源端子３に接続されている
。第３のトランジスタＤ３のドレインは第１のトランジ
スタＥ１のゲートおよび第６のトランジスタＤ６のソー
スとゲートに接続されている。第４のトランジスタＤ４
のドレインは第５のトランジスタＥ５のゲートおよび第
７のトランジスタＤ７のソースとゲートに接続されてい
る。第５．第６．および第７のトランジスタＥ５、Ｄａ
、およびＤ７は、第８のトランジスタＤ８のソースとゲ
ートに接続されていて、第８のトランジスタＤ８のドレ
インはアース１に接続されている。
のＭＯＳトランジスタツタとＥ５．さらにディプリーシ
ョン型でｎチャネル型のＭＯＳトランジスタツタ、Ｄａ
、Ｄ４．Ｄａ、Ｄ７．およびＤａが含まれている。トラ
ンジスタＥ１のソースは電源端子３に接続しており、そ
のドレインは分圧出力端子２およびトランジスタＤ２の
ソースとゲートに接続していて、トランジスタＤ２のド
レインはアース端子１に接続している。第３と第４のト
ランジスタＤ３とＤ４のソースとゲートおよび第５のト
ランジスタＥ５のソースは電源端子３に接続されている
。第３のトランジスタＤ３のドレインは第１のトランジ
スタＥ１のゲートおよび第６のトランジスタＤ６のソー
スとゲートに接続されている。第４のトランジスタＤ４
のドレインは第５のトランジスタＥ５のゲートおよび第
７のトランジスタＤ７のソースとゲートに接続されてい
る。第５．第６．および第７のトランジスタＥ５、Ｄａ
、およびＤ７は、第８のトランジスタＤ８のソースとゲ
ートに接続されていて、第８のトランジスタＤ８のドレ
インはアース１に接続されている。
このように構成された実施例における回路の動作を以下
に説明する。図において、トランジスタＤ２．Ｄ３．Ｄ
４．Ｄ６．Ｄ７．Ｄａはすべて抵抗素子として用いられ
ている。トランジスタＥ１とＥ２に電流が流れている場
合を考えて、電源端子３にかかつている電源電圧が上昇
したとすれば、接続点４．５．および６の電位はすべて
上昇する。
に説明する。図において、トランジスタＤ２．Ｄ３．Ｄ
４．Ｄ６．Ｄ７．Ｄａはすべて抵抗素子として用いられ
ている。トランジスタＥ１とＥ２に電流が流れている場
合を考えて、電源端子３にかかつている電源電圧が上昇
したとすれば、接続点４．５．および６の電位はすべて
上昇する。
このとき゛、接続点５と６の上昇電圧は電源端子３の上
昇電圧に比べて小さい。したがって、トランジスタＥ５
のゲートとソース閤の電位差が大きくなるので、トラン
ジスタＥ５を流れる電流が増加して、接続点４の電位が
さらに上昇する。この結果、接続点５の電位がさらに上
昇することとなる。
昇電圧に比べて小さい。したがって、トランジスタＥ５
のゲートとソース閤の電位差が大きくなるので、トラン
ジスタＥ５を流れる電流が増加して、接続点４の電位が
さらに上昇する。この結果、接続点５の電位がさらに上
昇することとなる。
そこで、電源端子３の上昇電圧と接続点５の上昇電圧が
等しくなるように設計すれば、トランジスタＥ１のゲー
トとソース間の電位差は１１１１！庄の変化に依存しな
いこととなる。したがって、トランジスタＥ１を流れる
ｌｉｓがＮＷＡ電圧に依存しなくなφので、分圧端子２
の電位は電源電圧の変動にかかわらず一定に保持される
こととなる。
等しくなるように設計すれば、トランジスタＥ１のゲー
トとソース間の電位差は１１１１！庄の変化に依存しな
いこととなる。したがって、トランジスタＥ１を流れる
ｌｉｓがＮＷＡ電圧に依存しなくなφので、分圧端子２
の電位は電源電圧の変動にかかわらず一定に保持される
こととなる。
なお上記実施例においては正電位の電源の電圧変動に対
する場合について説明したが、負電位の電源の場合には
０チトネル型のＭＯＳトランジスタを用いて同様に実施
し得ることは明らかであろう。
する場合について説明したが、負電位の電源の場合には
０チトネル型のＭＯＳトランジスタを用いて同様に実施
し得ることは明らかであろう。
［発明の効果〕
以上のように、この発明によれば、不安定な電源電圧に
対して安定した分圧を得ることができる直流電圧発生回
路を提供することができる。
対して安定した分圧を得ることができる直流電圧発生回
路を提供することができる。
第１図は従来の直流電圧発生回路を示す図であるｔ
第２図は本発明による直流電圧発生回路の一実施例を示
ず図である。 図において、１は７−ス端子、２は分圧出力端子、３は
電源端子、４．５．および６は接続点、ＥｌおよびＥ５
はエンハンスメント型のＭＯＳトランジスタ、Ｄ２．Ｄ
３．Ｄ４．Ｄ６．Ｄ７．およびＤ８はディプリーション
型のＭＯＳトランジスタを示す。 代 理 人 大 岩 増 雄 手続補正書（自発） 昭和５９年８ 月２１ 日 １、事件の表示 特願昭 ５９−７３２５２ 号３、補
正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の― ６、補正の内容 明細書第６頁第５行°のｒＤ７は」をｒＤ７のドレイン
は」（補正する。 以上
ず図である。 図において、１は７−ス端子、２は分圧出力端子、３は
電源端子、４．５．および６は接続点、ＥｌおよびＥ５
はエンハンスメント型のＭＯＳトランジスタ、Ｄ２．Ｄ
３．Ｄ４．Ｄ６．Ｄ７．およびＤ８はディプリーション
型のＭＯＳトランジスタを示す。 代 理 人 大 岩 増 雄 手続補正書（自発） 昭和５９年８ 月２１ 日 １、事件の表示 特願昭 ５９−７３２５２ 号３、補
正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の― ６、補正の内容 明細書第６頁第５行°のｒＤ７は」をｒＤ７のドレイン
は」（補正する。 以上
Claims (2)
- （１） 複数のＭｏＳトランジスタによって構成される
直流電圧発生回路において、 前記直流電圧発生回路側よエンハンスメント型の第１の
トランジスタと、ディプリーション型の第２のトランジ
スタと、電源端子と、出力端子と、アース端子とを含み
、 前記第１のトランジスタのソースは前記ｇｍｙｉ子に接
続されており、 前記第１のトランジスタのドレインは前記出力端子と前
記第２のトランジスタのソースおよびゲートとに接続さ
れており、 前記第２のトランジスタのドレインは前、記アース端子
に接続されており、 さらに、前記電源の変動にかかわらず前記第１のトラン
ジスタのソースとゲート間の電位差を一定に保持する電
位差保持回路を備えることによって、前記出力端子と前
記アース端子との間の電圧が一定に保たれることを特徴
とする直流電圧発生回路。 - （２） 前記電位差保持回路はディプリーション型の第
３．第４．第６．第７．および第８のトランジスタとエ
ンハンスメント型の第５のトランジスタを含み、前記第
３と１４のトランジスタのソースとゲートおよび前記第
５のトランジスタのソースは前記電源端子に接続されて
おり、前記第３のトランジスタのドレインは前記第１の
トランジスタのゲートおよび第６の１〜ランジスタのソ
ースとゲートに接続されており、前記第４のトランジス
タのドレインは前記第５のトランジスタのゲートおよび
前記第７のトランジスタのソースとゲートに接続ぎれＣ
おり、前記第５．第６．および第７のトランジスタのド
レインは前記第８のトランジスタのソースとゲートに接
続されており、前記第８のトランジスタのドレインは前
記アース端子に接続されていることを特徴とする特許請
求の範囲第１項記載の直流電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325284A JPS60215223A (ja) | 1984-04-10 | 1984-04-10 | 直流電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325284A JPS60215223A (ja) | 1984-04-10 | 1984-04-10 | 直流電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215223A true JPS60215223A (ja) | 1985-10-28 |
Family
ID=13512796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325284A Pending JPS60215223A (ja) | 1984-04-10 | 1984-04-10 | 直流電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012022559A (ja) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | 半導体回路及びそれを用いた定電圧回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150446A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Teidenatsukairo |
| JPS52112754A (en) * | 1976-03-18 | 1977-09-21 | Sharp Corp | Mos transistor constant-voltage circuit |
| JPS5553709A (en) * | 1978-10-18 | 1980-04-19 | Seiko Instr & Electronics Ltd | Constant voltage circuit |
-
1984
- 1984-04-10 JP JP7325284A patent/JPS60215223A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150446A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Teidenatsukairo |
| JPS52112754A (en) * | 1976-03-18 | 1977-09-21 | Sharp Corp | Mos transistor constant-voltage circuit |
| JPS5553709A (en) * | 1978-10-18 | 1980-04-19 | Seiko Instr & Electronics Ltd | Constant voltage circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012022559A (ja) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | 半導体回路及びそれを用いた定電圧回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| KR900010531A (ko) | 정전류원 회로 | |
| KR890004500A (ko) | 출력버퍼 | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| KR930018345A (ko) | 정전압 발생회로 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| KR100234701B1 (ko) | 외부전압에 둔감한 백바이어스전압 레벨 감지기 | |
| JPS60215223A (ja) | 直流電圧発生回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| US4404477A (en) | Detection circuit and structure therefor | |
| JPS5890756A (ja) | モノリシツク基準電流源 | |
| JP2913365B2 (ja) | 基準電圧回路の誤動作防止回路 | |
| JP2730071B2 (ja) | 半導体回路 | |
| JPH0210917A (ja) | Ｍｏｓトランジスタのしきい値電圧発生回路 | |
| JPH05304426A (ja) | 半導体装置 | |
| JPH0315854B2 (ja) | ||
| JPH02245913A (ja) | 定電圧発生回路 | |
| JPH0241042B2 (ja) | ||
| JPS61255048A (ja) | 半導体集積回路の内部電源電圧発生回路 | |
| JPS59191627A (ja) | 定電流回路 | |
| JPS58175324A (ja) | 入力回路 | |
| JPS6312011A (ja) | 基準電位発生回路 | |
| JPS6254949A (ja) | 半導体集積回路 | |
| JPH0262043B2 (ja) | ||
| JPS6312010A (ja) | 中間電位生成回路 |