JP2913365B2 - 基準電圧回路の誤動作防止回路 - Google Patents
基準電圧回路の誤動作防止回路Info
- Publication number
- JP2913365B2 JP2913365B2 JP14027194A JP14027194A JP2913365B2 JP 2913365 B2 JP2913365 B2 JP 2913365B2 JP 14027194 A JP14027194 A JP 14027194A JP 14027194 A JP14027194 A JP 14027194A JP 2913365 B2 JP2913365 B2 JP 2913365B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- reference voltage
- connection point
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
レンス型の基準電圧回路に対する誤動作防止回路に関す
るものである。
リファレンス型の基準電圧回路がある。これはオペアン
プ61の+端子および−端子の入力電圧が互いに等しく
なるようにオペアンプ61の出力電圧Vref の帰還がか
かってVref が安定する。この基準電圧回路において、
オペアンプ61の出力電圧Vref は、図7に示したよう
に、2つの安定点p1,p2を有する。いまVDD基準と
すると、安定点p1で安定した場合はVref はVDDと等
しくなり、安定点p2で安定した場合はVref はVDDよ
り低い電圧値となる。この安定点p2で安定したときの
Vref がいわゆる正常な基準電圧である。
電源投入時に安定点p1とp2のどちらで安定するか不
定である。このため、従来より上記基準電圧回路には、
電源投入時の誤動作防止のために、図8に示したよう
な、スタートアップ回路81が接続されていた。このス
タートアップ回路81は、基準電圧回路の電源投入時に
のみ、トランジスタ81aのゲートに論理レベル“H”
の信号を入力し、オペアンプ61の出力電圧Vref を一
度VSSに引張ることにより、Vref を安定点p2で安定
させるものである。
ップ回路は、基準電圧回路の電源投入時にのみオペアン
プの出力電圧Vref を正常な基準電圧にするだけなの
で、基準電圧回路の動作中にノイズ等によりVref がV
DD側に引張られて正常な基準電圧でなくなった場合には
自動的に正常状態に復帰させることができない。
の基準電圧回路の出力に変動が生じた際に、自動的に正
常動作状態に復帰させる基準電圧回路の誤動作防止回路
を提供することを目的としている。
の接続点に接続され、ソースが一方の電源電圧に接続さ
れ、ドレインが第2の接続点に接続された第1の導電型
の第1のトランジスタと、ゲートが第3の接続点に接続
され、ソースが他方の電源電圧に接続され、ドレインが
上記第1の接続点に接続された第2の導電型の第2のト
ランジスタと、入力端子が上記第2の接続点に接続さ
れ、出力端子が上記第3の接続点に接続されたインバー
タと、一方の端子が上記第2の接続点に接続され、他方
の端子が上記他方の電源電圧に接続された時定数回路と
を設け、上記第1の接続点にバンドギャップリファレン
ス型の基準電圧回路の出力が入力されるようにすること
により、上記課題を解決するものである。
とを並列に接続したものであることが望ましい。
スタはPチャネル型のトランジスタで、上記第2の導電
型の第2のトランジスタはNチャネル型のトランジスタ
で、上記一方の電源電圧はVDDで、他方の上記他方の電
源電圧はVSSであること、または、上記第1の導電型の
第1のトランジスタはNチャネル型のトランジスタで、
上記第2の導電型の第2のトランジスタはPチャネル型
のトランジスタで、上記一方の電源電圧はVSSで、他方
の上記他方の電源電圧はVDDであることが望ましい。
明する。
基準電圧回路と、この基準電圧回路に接続した本発明に
よる誤動作防止回路を示す。なお、本例の回路はVDD基
準である。
ランジスタ、1cはオペアンプ、1d,1eおよび1f
は抵抗であり、これらによりバンドギャップリファレン
ス型の基準電圧回路1が構成される。
で、ゲートは接続点Cに接続し、ソースはVDDに接続
し、ドレインは接続点Dに接続している。2bはNチャ
ネル型のトランジスタで、ゲートは接続点Eに接続し、
ソースはVSSに接続し、ドレインは接続点Cに接続して
いる。2cはインバータで、入力端子は接続点Dに接続
し、出力端子は接続点Eに接続している。2dは抵抗、
2eはキャパシタで、これらにより一方の端子が接続点
Dに接続し、他方の端子がVSSに接続している時定数回
路を構成している。2a〜2eにより誤動作防止回路2
を構成する。
回路2の動作を、回路シミュレータ(SPICE)でシ
ミュレーションした結果に基づいて説明する。
1の端子Aおよび端子Bにおける電圧とオペアンプ1c
の出力電圧Vref の関係が図2に示したようになり、安
定点はPa,Pbであるとする。この関係は、電源電圧
と、トランジスタ1aおよび1bの各ベース・エミッタ
電圧および抵抗1d,1e,1fの各抵抗値とによって
決まる。同図からわかるように、出力電圧Vref の安定
点Paは5v、Pbは約3.8vである。すなわち、基
準電圧回路1の正常動作時の基準電圧は3.8vであ
る。
にノイズ等によりオペアンプ1cの出力電圧Vref がV
DDに引張られた時からの誤動作防止回路2の接続点C,
Dの電圧および出力電圧Vref の時間的変化を示す。図
3は出力電圧Vref がVDDに引張られた時を0nsとし
て、それから400nsまでの各電圧値の変化を示した
もので、図4は図3に示した0nsから20nsまでの
各電圧値の変化状態を拡大したもので、図5は図4に示
した0nsから2nsまでの各電圧値の変化状態を拡大
したものである。
等によりVDDとなった場合、接続点Cの電圧はVDDに、
接続点Dの電圧はVSSに、接続点Eの電圧はVDDとな
る。
なるので、電圧Vref はVSSへ引張られる。Vref がV
SSへ引張られると、トランジスタ2aが導通状態とな
り、抵抗2dとキャパシタ2eからなる時定数回路に電
流が流れ、接続点Dの電圧がVDDへ引張られていく。そ
の結果、インバータ2cが反転して、その出力端子であ
る接続点Eの電圧がVSSとなり、トランジスタ2bが非
導通状態となって基準電圧回路1は正常動作状態に復帰
する。
Vref がVDDとなった場合に、基準電圧回路1を自動的
に正常動作状態に復帰させる。
いて説明したが、VSS基準にした場合は、トランジスタ
2aをNチャネル型とし、トランジスタ2bをPチャネ
ル型とすることにより、Vref がVSSに引張られても、
上記と同様の動作によって自動的に正常な動作状態に復
帰させることができる。
レンス型の基準電圧回路の出力電圧に変動が生じた際
に、自動的に正常動作状態に復帰させることができる。
明するための説明図
明するための説明図
明するための説明図
を示した電気回路図
Claims (4)
- 【請求項1】 ゲートが第1の接続点に接続され、ソー
スが一方の電源電圧に接続され、ドレインが第2の接続
点に接続された第1の導電型の第1のトランジスタと、 ゲートが第3の接続点に接続され、ソースが他方の電源
電圧に接続され、ドレインが上記第1の接続点に接続さ
れた第2の導電型の第2のトランジスタと、入力端子が
上記第2の接続点に接続され、出力端子が上記第3の接
続点に接続されたインバータと、 一方の端子が上記第2の接続点に接続され、他方の端子
が上記他方の電源電圧に接続された時定数回路と、 を有し、上記第1の接続点にバンドギャップリファレン
ス型の基準電圧回路の出力が入力されることを特徴とす
る基準電圧回路の誤動作防止回路。 - 【請求項2】 請求項1に記載の基準電圧回路の誤動作
防止回路において、上記時定数回路は、抵抗とキャパシ
タとを並列に接続したものであることを特徴とする基準
電圧回路の誤動作防止回路。 - 【請求項3】 請求項1に記載の基準電圧回路の誤動作
防止回路において、上記第1の導電型の第1のトランジ
スタはPチャネル型のトランジスタで、上記第2の導電
型の第2のトランジスタはNチャネル型のトランジスタ
で、上記一方の電源電圧はVDDで、他方の上記他方の電
源電圧はVSSであることを特徴とする基準電圧回路の誤
動作防止回路。 - 【請求項4】 請求項1に記載の基準電圧回路の誤動作
防止回路において、上記第1の導電型の第1のトランジ
スタはNチャネル型のトランジスタで、上記第2の導電
型の第2のトランジスタはPチャネル型のトランジスタ
で、上記一方の電源電圧はVSSで、他方の上記他方の電
源電圧はVDDであることを特徴とする基準電圧回路の誤
動作防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14027194A JP2913365B2 (ja) | 1994-06-22 | 1994-06-22 | 基準電圧回路の誤動作防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14027194A JP2913365B2 (ja) | 1994-06-22 | 1994-06-22 | 基準電圧回路の誤動作防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH086656A JPH086656A (ja) | 1996-01-12 |
JP2913365B2 true JP2913365B2 (ja) | 1999-06-28 |
Family
ID=15264899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14027194A Expired - Fee Related JP2913365B2 (ja) | 1994-06-22 | 1994-06-22 | 基準電圧回路の誤動作防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2913365B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3669307B2 (ja) * | 2001-08-03 | 2005-07-06 | ソニー株式会社 | 起動回路 |
JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
-
1994
- 1994-06-22 JP JP14027194A patent/JP2913365B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH086656A (ja) | 1996-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262568B1 (en) | Common mode bias generator | |
JP3318365B2 (ja) | 定電圧回路 | |
JPS60182219A (ja) | 半導体装置 | |
US20070075699A1 (en) | Sub-1V bandgap reference circuit | |
JPH0578211B2 (ja) | ||
JPH0667744A (ja) | 定電圧回路 | |
JP3184298B2 (ja) | Cmos出力回路 | |
JP3001014B2 (ja) | バイアス電圧発生回路 | |
US7262638B2 (en) | Current sense amplifier | |
JP2913365B2 (ja) | 基準電圧回路の誤動作防止回路 | |
JP3068146B2 (ja) | 半導体集積回路 | |
JP2758893B2 (ja) | 半導体装置の定電圧発生回路 | |
JP3340906B2 (ja) | 出力回路 | |
JP2579943B2 (ja) | ソ−スバイアス電圧発生装置 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
JP2877039B2 (ja) | 半導体集積回路 | |
JP3118929B2 (ja) | 定電圧回路 | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
US20020000852A1 (en) | Reset circuit | |
JP3527971B2 (ja) | バイアス回路 | |
JPH05101673A (ja) | プログラム回路 | |
JP3313475B2 (ja) | 基準電圧発生回路 | |
JPH07226636A (ja) | バイアス電流を発生させるためのデバイス | |
JP3287286B2 (ja) | 基準電圧発生回路 | |
KR100240420B1 (ko) | 파워다운기능을 구비한 밴드갭 기준전압발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |