JPS60213272A - ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 - Google Patents
ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置Info
- Publication number
- JPS60213272A JPS60213272A JP59069030A JP6903084A JPS60213272A JP S60213272 A JPS60213272 A JP S60213272A JP 59069030 A JP59069030 A JP 59069030A JP 6903084 A JP6903084 A JP 6903084A JP S60213272 A JPS60213272 A JP S60213272A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- gate turn
- turn
- parallel
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｃ＊明の利用分野〕
本発明はゲート、で０Ｎ−ＯＦＦ可能なゲートターンオ
フサイリスタを適用したインバータの保護装置に係り、
特にゲートターンオフサイリスタに印加されるｄｖ、／
ｄｔ或はその順電圧のピーク値、ｄ ｉ ／ ｄ を等
を効果的に抑制するのに好適な保護装置に関する。
フサイリスタを適用したインバータの保護装置に係り、
特にゲートターンオフサイリスタに印加されるｄｖ、／
ｄｔ或はその順電圧のピーク値、ｄ ｉ ／ ｄ を等
を効果的に抑制するのに好適な保護装置に関する。
一般にゲートターンオフサイリスタ（以下ＧＴＯと略称
する）は通常のサイリスタに比し、ゲートでＯＮ〜ＯＦ
Ｆできるものであるから消弧回路が簡略化でき、さらに
は転流面に対してさ程の考慮を払う必要がなく、し力）
２も０Ｎ−ＯＦＦ周期を高くとれるのでパルス幅変調に
よる高周波インバータに！最適である等・種′の利点を
有するものである。その反面ＧＴＯはゲートによる遮断
能力を向上せんが為に素子自体を特殊構造としなければ
ならないし、特に重要な事はターンオフ時の順電圧」二
昇率（ｄｖ／ｄｔ）やその順電圧のピーク値、さらには
順電圧」二昇率（ｄｉ／ｄｔ）等を規定されている定格
値内に抑えなければ素子自体が永久破壊を生し運転不能
に陥入る等、これら影響は通常のサイリスタよりかなり
深刻である。
する）は通常のサイリスタに比し、ゲートでＯＮ〜ＯＦ
Ｆできるものであるから消弧回路が簡略化でき、さらに
は転流面に対してさ程の考慮を払う必要がなく、し力）
２も０Ｎ−ＯＦＦ周期を高くとれるのでパルス幅変調に
よる高周波インバータに！最適である等・種′の利点を
有するものである。その反面ＧＴＯはゲートによる遮断
能力を向上せんが為に素子自体を特殊構造としなければ
ならないし、特に重要な事はターンオフ時の順電圧」二
昇率（ｄｖ／ｄｔ）やその順電圧のピーク値、さらには
順電圧」二昇率（ｄｉ／ｄｔ）等を規定されている定格
値内に抑えなければ素子自体が永久破壊を生し運転不能
に陥入る等、これら影響は通常のサイリスタよりかなり
深刻である。
先ず第１図にＧＴＯを適用したインバータの代表的な回
路例を示す。この回路例では一相分しか例示していない
が他の相も第１図と同様に構成される。同図でＥｄは直
流電源で、Ｓｕ及びＳｘはＧＴＯでこのＧＴＯと直列に
リアクトルＬｕ。
路例を示す。この回路例では一相分しか例示していない
が他の相も第１図と同様に構成される。同図でＥｄは直
流電源で、Ｓｕ及びＳｘはＧＴＯでこのＧＴＯと直列に
リアクトルＬｕ。
Ｌｘが挿入されＤｕ及びＤｘは環流ダイオードである。
１及び２は夫々ターンオフ時のｄｖ／ｄｔ或は環流時の
サージを抑制するサージ吸収回路で、この回路は図示す
る様にコンデンサＣｕ−抵抗Ｒｕ−ダイオードｄｕ、コ
ンデンサＣｘ−抵抗Ｒｘ−ダイオードｄｘで夫々構成さ
れる。ここでリアクトルＬｕ、Ｌｘはどちらか一方を挿
入しても効果を発揮するが、ここでは両方を挿入した場
合について例示した。
サージを抑制するサージ吸収回路で、この回路は図示す
る様にコンデンサＣｕ−抵抗Ｒｕ−ダイオードｄｕ、コ
ンデンサＣｘ−抵抗Ｒｘ−ダイオードｄｘで夫々構成さ
れる。ここでリアクトルＬｕ、Ｌｘはどちらか一方を挿
入しても効果を発揮するが、ここでは両方を挿入した場
合について例示した。
第１図に示す回路例を考察するに、例えばＷｉ環電流が
実線矢印の如くダイオードＤｘを通して流れているもの
とする。この状態下でＧＴＯ８ｕをＯＮすると５ｕ−Ｄ
ｘの短絡回路が形成され短絡状の電流がＳｕを通して流
れる様になる。この短絡状の電流のｄ ｉ ／ ｄ ｔ
を抑制せんが為にリアクトルＬｕ、Ｌｘが挿入されるも
のである。次に８１３がＯＮして負荷電流が破線矢印の
向きで流れている場合を考えると、この状態下でＳｕに
オフゲート電流を供給して０ＦＦＬ／たものとする。
実線矢印の如くダイオードＤｘを通して流れているもの
とする。この状態下でＧＴＯ８ｕをＯＮすると５ｕ−Ｄ
ｘの短絡回路が形成され短絡状の電流がＳｕを通して流
れる様になる。この短絡状の電流のｄ ｉ ／ ｄ ｔ
を抑制せんが為にリアクトルＬｕ、Ｌｘが挿入されるも
のである。次に８１３がＯＮして負荷電流が破線矢印の
向きで流れている場合を考えると、この状態下でＳｕに
オフゲート電流を供給して０ＦＦＬ／たものとする。
ＳｕがＯＦＦするとＳｕを介して流れる電流は第２図に
示す様に減少して行き、この短時間の間の負荷電流が一
定であるとすると上記Ｓｕの電流の減少を補うべ（Ｌｕ
−Ｃｕ−Ｄｕ及びＬ ｘ −Ｒｘ−Ｃｘの各経路を通し
て電流が流れる。この過程でコンデンサＣｕは充電、Ｃ
ｘは放電されて行きＳｕの端子間電圧はコンデンサＣｕ
の充電電圧とほぼ等しいので、第２図に示した順電圧上
昇率（ｄｖ／ｄｔ）で上昇する。このＣｕの充電電圧が
直流電圧Ｅｄに等しくなった時ダイオードＤｘが導通し
、負荷電流はダイオードＤｘを通して循環する様になる
。そしてリアクトルＬｕおよびＬｘや配線のインダクタ
ンスに蓄積されたエネルギーはコンデンサＣｕに吸収さ
れ、このエネルギーによってＣｕの電圧は第２図の破線
に示す様に直流電圧Ｅｄより高いＥＰに迄上昇する。
示す様に減少して行き、この短時間の間の負荷電流が一
定であるとすると上記Ｓｕの電流の減少を補うべ（Ｌｕ
−Ｃｕ−Ｄｕ及びＬ ｘ −Ｒｘ−Ｃｘの各経路を通し
て電流が流れる。この過程でコンデンサＣｕは充電、Ｃ
ｘは放電されて行きＳｕの端子間電圧はコンデンサＣｕ
の充電電圧とほぼ等しいので、第２図に示した順電圧上
昇率（ｄｖ／ｄｔ）で上昇する。このＣｕの充電電圧が
直流電圧Ｅｄに等しくなった時ダイオードＤｘが導通し
、負荷電流はダイオードＤｘを通して循環する様になる
。そしてリアクトルＬｕおよびＬｘや配線のインダクタ
ンスに蓄積されたエネルギーはコンデンサＣｕに吸収さ
れ、このエネルギーによってＣｕの電圧は第２図の破線
に示す様に直流電圧Ｅｄより高いＥＰに迄上昇する。
この様に第１図の従来回路例ではターンオン時のｄｉ／
ｄｔをリアクトルＬｕ、Ｌｘで抑制し、且つターンオフ
時のｄｖ／ｄｔをサージ吸収回路で抑制するものである
が、この回路例で問題となるのはサージ吸収回路を構成
するコンデンサの容量及び抵抗値の選定である。ここで
コンデンサＣｕの容量に関して述べるとｄｖ／ｄｔ或は
印加順電圧給ピーク値ＥＰ等を抑制する為にはＣｕの容
量が大きければ大きい程よい。しかしながらＣｕの放電
電流によって生ずるＲｕの電力損失Ｗ、−ＣＸＥｄ”
Ｘｆ （但しＥｄは直流電源電圧値で、ｆはＳｕの０Ｎ
−ＯＦＦ周波数である）の関係式より明らかな様にＣｕ
の容量が大きい程電力損失ＷＲが増大して効率が低下し
好しくない。
ｄｔをリアクトルＬｕ、Ｌｘで抑制し、且つターンオフ
時のｄｖ／ｄｔをサージ吸収回路で抑制するものである
が、この回路例で問題となるのはサージ吸収回路を構成
するコンデンサの容量及び抵抗値の選定である。ここで
コンデンサＣｕの容量に関して述べるとｄｖ／ｄｔ或は
印加順電圧給ピーク値ＥＰ等を抑制する為にはＣｕの容
量が大きければ大きい程よい。しかしながらＣｕの放電
電流によって生ずるＲｕの電力損失Ｗ、−ＣＸＥｄ”
Ｘｆ （但しＥｄは直流電源電圧値で、ｆはＳｕの０Ｎ
−ＯＦＦ周波数である）の関係式より明らかな様にＣｕ
の容量が大きい程電力損失ＷＲが増大して効率が低下し
好しくない。
次に抵抗Ｒｕの値に関して述べるとＲｕを小さくすれば
Ｓｕを通して流れる放Ｗｉ電流のピーク値ｉｐが第３図
Ａに示す如く大とな・す、さらにＯＮ時の損失も増加す
る事によりＳｕを破壊するおそれがある。従ってＲｕの
値を余り小さくする事はできない。反対にＲｕを大きく
するとＣｕ−Ｒｕの放電時間が大となり好ましくない、
即ちＳｕのターンオン時Ｃｕに充電されている電荷はＲ
ｕ −３ｕを通して放電する。この放電時のＣｕ充Ｉ！
［圧、放電電流、Ｓｕの電圧及び負荷電流の関係を示し
たものが第３図Ａ、Ｂであって、第３図ＢはＣｕ−Ｒｕ
の放電時間τとＳｕの０Ｎ−ＯＦＦ周波数との関係を示
している。即ちＣｕ、Ｒｕの各値が太きく Ｃｕ −Ｒ
ｕの放電時間をτとし、一方Ｓｕの０Ｎ−ＯＦＦ周波数
（インバータ周波数）ｆが放電時間τより小さく第３図
Ｂに示す如く時刻ｔ１でＳｕがＯＦＦするものとする。
Ｓｕを通して流れる放Ｗｉ電流のピーク値ｉｐが第３図
Ａに示す如く大とな・す、さらにＯＮ時の損失も増加す
る事によりＳｕを破壊するおそれがある。従ってＲｕの
値を余り小さくする事はできない。反対にＲｕを大きく
するとＣｕ−Ｒｕの放電時間が大となり好ましくない、
即ちＳｕのターンオン時Ｃｕに充電されている電荷はＲ
ｕ −３ｕを通して放電する。この放電時のＣｕ充Ｉ！
［圧、放電電流、Ｓｕの電圧及び負荷電流の関係を示し
たものが第３図Ａ、Ｂであって、第３図ＢはＣｕ−Ｒｕ
の放電時間τとＳｕの０Ｎ−ＯＦＦ周波数との関係を示
している。即ちＣｕ、Ｒｕの各値が太きく Ｃｕ −Ｒ
ｕの放電時間をτとし、一方Ｓｕの０Ｎ−ＯＦＦ周波数
（インバータ周波数）ｆが放電時間τより小さく第３図
Ｂに示す如く時刻ｔ１でＳｕがＯＦＦするものとする。
この様な関係にあるとすればＣｕに充電されている＠荷
は第３図Ｂに示す如＜ＳｕのＯＦＦ時点１．では全て放
電しきれずに、Ｅｏなる電圧のまま充電しである状態を
呈する。この様にＥｏなる初期値に充電された上に、Ｓ
ｕの電流の減少に見合った電流がＬｕを通して新たに充
電される事になる（この現象は第２図に示す）ので、Ｃ
ｕの電圧は第４図に示す如く初期電圧値Ｅ０で時間の経
緯と共に上昇し、この充電電圧すなわちＳｕの印加順電
圧が大であると同時に、ステッチング損失も大である為
にＳｕには非常に悪影響をおよぼす。
は第３図Ｂに示す如＜ＳｕのＯＦＦ時点１．では全て放
電しきれずに、Ｅｏなる電圧のまま充電しである状態を
呈する。この様にＥｏなる初期値に充電された上に、Ｓ
ｕの電流の減少に見合った電流がＬｕを通して新たに充
電される事になる（この現象は第２図に示す）ので、Ｃ
ｕの電圧は第４図に示す如く初期電圧値Ｅ０で時間の経
緯と共に上昇し、この充電電圧すなわちＳｕの印加順電
圧が大であると同時に、ステッチング損失も大である為
にＳｕには非常に悪影響をおよぼす。
このためＳｕの０Ｎ−ＯＦＦ周波数はＣｕとＲｕの放電
時間によって制約される。
時間によって制約される。
以上のように第１図の回路ではサージ吸収回路のコンデ
ンサの容量をｄ ｉ ／ ｄ を抑制用リアクトルの蓄
積エネルギーを十分処理できる大きさとしｄ ｖ ／
ｄ ｔおよび順電圧のピーク値を抑制すると、損失の増
大、０Ｎ−ＯＦＦ周波数の低下等の問題を招くという欠
点がある。
ンサの容量をｄ ｉ ／ ｄ を抑制用リアクトルの蓄
積エネルギーを十分処理できる大きさとしｄ ｖ ／
ｄ ｔおよび順電圧のピーク値を抑制すると、損失の増
大、０Ｎ−ＯＦＦ周波数の低下等の問題を招くという欠
点がある。
本発明の目的は、ゲートターンオフサイリスタのターン
オン時のｄ ｉ ／ ｄ ｔおよびターンオフ時のｄ
ｖ ／ ｄ ｔおよび順電圧ピーク値を効果的に抑制で
き、高周波スイッチングと損失の低減に好適なゲートタ
ーンオフサイリスタを適用したインバータの保護装置を
提供することにある。
オン時のｄ ｉ ／ ｄ ｔおよびターンオフ時のｄ
ｖ ／ ｄ ｔおよび順電圧ピーク値を効果的に抑制で
き、高周波スイッチングと損失の低減に好適なゲートタ
ーンオフサイリスタを適用したインバータの保護装置を
提供することにある。
本発明の特徴は、ｄ ｉ ／ ｄ を抑制用のりアクド
ルにダイオードを並列接続し、このダイオードで、対応
するりアクドルに蓄積されたエネルギーを還流させ、タ
ーンオフ時のｄｖ／ｄｔのピーク値を抑制するようにし
た点にある。
ルにダイオードを並列接続し、このダイオードで、対応
するりアクドルに蓄積されたエネルギーを還流させ、タ
ーンオフ時のｄｖ／ｄｔのピーク値を抑制するようにし
た点にある。
以下、第５図に示す実施例に基づき詳述する。
第５図で第１図と同一のものは同一符号を付しており、
Ｕアームの正極側リアクトルＬｕにダイオードＤｓｏを
並列接続し、Ｘアームの負極側リアクトルＬｘにダイオ
ードＤ１１（１を並列接続すると云うようにＧＴＯのタ
ーンオン時のｄ ｉ／ ｄ を抑制用リアクトルにダイ
オードを並列接続して、ダイオードで対応するりアクド
ルに蓄積されたエネルギーを還流させ、ターンオフ時の
順電圧ピーク値を抑制する。
Ｕアームの正極側リアクトルＬｕにダイオードＤｓｏを
並列接続し、Ｘアームの負極側リアクトルＬｘにダイオ
ードＤ１１（１を並列接続すると云うようにＧＴＯのタ
ーンオン時のｄ ｉ／ ｄ を抑制用リアクトルにダイ
オードを並列接続して、ダイオードで対応するりアクド
ルに蓄積されたエネルギーを還流させ、ターンオフ時の
順電圧ピーク値を抑制する。
即ち第５図の実施例でＵアームのＧＴＯＳｕを通して負
荷電流が流れており、Ｓｕを所定のＯＦＦゲート信号で
ターンオフさせたものと仮定する。この時、第１図の回
路で詳述したように、素子Ｓｕの電流の減少を補うべく
リアクトルＬｕを通して第１のサージ吸収回路のコンデ
ンサＣｕに充電電流が流れ、この結果として蓄積された
充電電圧は第２図の破線で示すカーブで上昇して行く。
荷電流が流れており、Ｓｕを所定のＯＦＦゲート信号で
ターンオフさせたものと仮定する。この時、第１図の回
路で詳述したように、素子Ｓｕの電流の減少を補うべく
リアクトルＬｕを通して第１のサージ吸収回路のコンデ
ンサＣｕに充電電流が流れ、この結果として蓄積された
充電電圧は第２図の破線で示すカーブで上昇して行く。
充電電圧が直流電源電圧Ｅ ｄ Ｋ達すると還流ダイオ
ードＤｘを通して負荷電流が還流するようになる。次に
リアクトルＬｕ及び配線のインダクタンスに蓄積された
エネルギーが第１のサージ吸収回路のコンデンサＣｕに
移行して、コンデンサＣｕの充電電圧が直流電源電圧値
８６以上に上昇しようとする。しかしこのような場合、
本発明に成る回路構成によればリアクトルＬ ｕ Ｅ蓄
積されたエネルギーは、負荷電流がダイオードＤｘ側へ
流れようとする過渡期に新たに挿入したダイオードＤ％
Ｏが導通して、このダイオードＤ１０とりアクドルＬｕ
の経路を通して上記エネルギーが還流し。
ードＤｘを通して負荷電流が還流するようになる。次に
リアクトルＬｕ及び配線のインダクタンスに蓄積された
エネルギーが第１のサージ吸収回路のコンデンサＣｕに
移行して、コンデンサＣｕの充電電圧が直流電源電圧値
８６以上に上昇しようとする。しかしこのような場合、
本発明に成る回路構成によればリアクトルＬ ｕ Ｅ蓄
積されたエネルギーは、負荷電流がダイオードＤｘ側へ
流れようとする過渡期に新たに挿入したダイオードＤ％
Ｏが導通して、このダイオードＤ１０とりアクドルＬｕ
の経路を通して上記エネルギーが還流し。
この還流経路でリアクトルに蓄積されたエネルギーは全
て消費される。従ってコンデンサＣｕの電圧は配線のイ
ンダクタンスに蓄積されたエネルギーによって過充電さ
れるのみとなる。
て消費される。従ってコンデンサＣｕの電圧は配線のイ
ンダクタンスに蓄積されたエネルギーによって過充電さ
れるのみとなる。
なお、第５図の実施例でダイオード８１ｏ ｍ Ｄｘ。
に対して抵抗Ｒ１゜、几、。を直列接続した場合を破線
で示した。このような方法によるとりアクドルに蓄積さ
れたエネルギーの減衰は早くなり、より一層高周波化に
好適となるばかりでなくダイオードＤ１゜、Ｄ、。の損
失低減にも効果がある。
で示した。このような方法によるとりアクドルに蓄積さ
れたエネルギーの減衰は早くなり、より一層高周波化に
好適となるばかりでなくダイオードＤ１゜、Ｄ、。の損
失低減にも効果がある。
以上の様に本発明によればゲートターンオフサイリスタ
素子のターンオフ時のｄ ｖ ／ ｄ を抑制を従来周
知のサージ吸収回路に負わせ、印加順電圧のピーク値の
抑制は新たに設けた回路に負わせて、いるものであるか
ら以下に示す如く種々の効果がある。
素子のターンオフ時のｄ ｖ ／ ｄ を抑制を従来周
知のサージ吸収回路に負わせ、印加順電圧のピーク値の
抑制は新たに設けた回路に負わせて、いるものであるか
ら以下に示す如く種々の効果がある。
（１）ｄｖ／ｄｔの抑制と印加順電圧の抑制は分離して
行う様にしているので効果的なサージ抑制ができ、特に
高周波用には最適なものとなる。
行う様にしているので効果的なサージ抑制ができ、特に
高周波用には最適なものとなる。
（２）スイッチング損失等に起因するＧＴＯの破壊を確
実に防止できるので信頼性の高い装置が実現できる。
実に防止できるので信頼性の高い装置が実現できる。
第１図はゲートターンオフサイリスタを適用した代表的
なインバータの回路例、第２図はそのゲートターンオフ
サイリスタのＯＦＦ時の電圧−電流波形図、第３図Ａは
従来回路例に於けるゲートターンオフサイリスタのＯＮ
時の負荷電流、ＣＲ放電電流及び印加電圧、素子を流れ
る電流との関係を示す電圧−電流波形図、第３図Ｂは従
来回路例に於けるゲートターンオフサイリスタのＯＮ時
のコンデンサ電圧と０Ｎ−ＯＦＦ周波数との対応関係を
示す図、第４図は従来回路例に於けるＣＲ放電時間に比
しインバータ周波数が小さい場合のコンデンサ電圧を示
す電圧波形図、第５図は本発明による一実施例を示す具
体的な回路図である。 １．２・・・サージ抑制回路、Ｌｕ、Ｌｘ・・・リアク
トル、Ｓｕ、Ｓｘ・・・ゲートターンオフサイリスタ、
Ｃｕ、Ｃｘ−コンデンサ、Ｒｕ＋ Ｒｘ＋Ｒ＋ｏ ｒｌ
（２０°°゛抵抗、Ｄｕ、 Ｄｘ、 Ｄｔｏ 、 Ｉ）
ｔｏ−ダイオード、Ｅｄ・・・直流電源。 第１閏 も２口 宅３霞 （Ａ） （８ン 第げ
なインバータの回路例、第２図はそのゲートターンオフ
サイリスタのＯＦＦ時の電圧−電流波形図、第３図Ａは
従来回路例に於けるゲートターンオフサイリスタのＯＮ
時の負荷電流、ＣＲ放電電流及び印加電圧、素子を流れ
る電流との関係を示す電圧−電流波形図、第３図Ｂは従
来回路例に於けるゲートターンオフサイリスタのＯＮ時
のコンデンサ電圧と０Ｎ−ＯＦＦ周波数との対応関係を
示す図、第４図は従来回路例に於けるＣＲ放電時間に比
しインバータ周波数が小さい場合のコンデンサ電圧を示
す電圧波形図、第５図は本発明による一実施例を示す具
体的な回路図である。 １．２・・・サージ抑制回路、Ｌｕ、Ｌｘ・・・リアク
トル、Ｓｕ、Ｓｘ・・・ゲートターンオフサイリスタ、
Ｃｕ、Ｃｘ−コンデンサ、Ｒｕ＋ Ｒｘ＋Ｒ＋ｏ ｒｌ
（２０°°゛抵抗、Ｄｕ、 Ｄｘ、 Ｄｔｏ 、 Ｉ）
ｔｏ−ダイオード、Ｅｄ・・・直流電源。 第１閏 も２口 宅３霞 （Ａ） （８ン 第げ
Claims (1)
- ■、正極側リアクトルと負極側リアク１〜ルの少くとも
どちらか一方と第１のゲートターンオフサイリスタと第
２のゲートターンオフサイリスタを直列接続してなるア
ームを複数組並列接続して、これら各アームの第１のゲ
ートターンオフサイリスタと第２のゲートターンオフサ
イリスタの各橋絡点より負荷を取出すブリッジインバー
タで、各ゲートターンオフサイリスタの端子間にコンデ
ンサー抵抗−ダイオードよりなる第１のサージ吸収回路
を並列接続して、この回路でターンオフ時のｄｖ／ｄｔ
を抑制し、且つ上記正極側または負極側あるいはその両
方のりアクドルでターンオン時のｄ ｉ ／ ｄ １を
抑制してインバータを保護するようにしたものに於て、
上記各アームのりアクドルにダイオードよりなる第２の
サージ吸収回路を並列接続してこの回路でターンオフ時
の順電圧のピーク値を抑制するようにしたことを特徴と
するゲートターンオフサイリスタを適用したインバータ
の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069030A JPS60213272A (ja) | 1984-04-09 | 1984-04-09 | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069030A JPS60213272A (ja) | 1984-04-09 | 1984-04-09 | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213272A true JPS60213272A (ja) | 1985-10-25 |
Family
ID=13390772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069030A Pending JPS60213272A (ja) | 1984-04-09 | 1984-04-09 | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888676A (en) * | 1987-12-07 | 1989-12-19 | Bbc Brown Boveri Ag | Damping circuit for turn-off valves |
-
1984
- 1984-04-09 JP JP59069030A patent/JPS60213272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888676A (en) * | 1987-12-07 | 1989-12-19 | Bbc Brown Boveri Ag | Damping circuit for turn-off valves |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
| JPH05161253A (ja) | 半導体電力変換装置のスナバ回路 | |
| JPS60213272A (ja) | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 | |
| JP4274406B2 (ja) | 自己消弧型素子のスナバ回路 | |
| JP2003033044A (ja) | スナバ回路 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH0444510B2 (ja) | ||
| JPS6059968A (ja) | 制御可能な電子的負荷電流弁のためのエネルギ節減回路 | |
| JPS5826272B2 (ja) | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法 | |
| JPH08196083A (ja) | インバータ | |
| JPS6325859Y2 (ja) | ||
| JP2528811B2 (ja) | 電力変換装置 | |
| JPH0787726A (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
| JPS6244064A (ja) | 過電圧抑制装置 | |
| JPH0517790B2 (ja) | ||
| JPH07163134A (ja) | 直列接続スイッチング素子のスナバ回路 | |
| JPH06113525A (ja) | スナバ回路 | |
| JPS60203016A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| JPH03128665A (ja) | スイッチング素子用スナバ回路とその冷却方法 | |
| JPS6033714Y2 (ja) | サイリスタのサ−ジ抑制装置 | |
| JPH01214269A (ja) | インバータ装置 | |
| JPS60106371A (ja) | タ−ンオフサイリスタの保護回路 | |
| JPS6028764A (ja) | ゲ−トタ−ンオフサイリスタのスナツバ回路 | |
| JPH0557769B2 (ja) | ||
| JPH06106022B2 (ja) | インバータ装置 |