JPS5826272B2 - ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法 - Google Patents

ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法

Info

Publication number
JPS5826272B2
JPS5826272B2 JP57005779A JP577982A JPS5826272B2 JP S5826272 B2 JPS5826272 B2 JP S5826272B2 JP 57005779 A JP57005779 A JP 57005779A JP 577982 A JP577982 A JP 577982A JP S5826272 B2 JPS5826272 B2 JP S5826272B2
Authority
JP
Japan
Prior art keywords
thyristor
inverter
turn
gate turn
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57005779A
Other languages
English (en)
Other versions
JPS57166886A (en
Inventor
日出男 田中
敏昭 上符
忠男 郷司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP57005779A priority Critical patent/JPS5826272B2/ja
Publication of JPS57166886A publication Critical patent/JPS57166886A/ja
Publication of JPS5826272B2 publication Critical patent/JPS5826272B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明はゲートで0N−OFF可能なゲートターンオフ
サイリスタを適用したインバータの保護方法に係り、特
にゲートターンオフサイリスタに印加されるdv/dt
或はそのピーク値、di/dt等を効果的に抑制してゲ
ートターンオフサイリスタの破壊を防止する改良された
保護方法を提供しようとするものである。
一般にゲートターンオフサイリスタ(以下GTOと略称
する)は通常のサイリスタに比し、ゲートで0N−OF
Fできるものであるから消弧回路が簡略化でき、さらに
は転流面に対してはさ程の考慮を払う必要がなく、しか
も0N−OFF周期を高くとれるのでパルス幅変調法に
よる高周波インバータには最適である等、種々の利点を
有するものであるが、その反面ゲートによる遮断能力を
向上せんが為に素子自体を特殊構造としなければならな
いし、特に重要な事はターンオフ時の順電圧上昇率(d
v/dt)やそのピーク値、さらには順電流上昇率(d
i/dt)等を規定されてる定格値内に抑えなければ素
子自体が永久破壊を生じ運転不能に陥入る等、これら影
響は通常のサイリスタよりかなり深刻である。
先ず第1図にGTOを適用したインバータの代表的な回
路例を示す。
この回路例では一相外しか例示していないが他の相も第
1図と同様に構成される。
同図でEdは直流電源で、この直流電源は中性点を引き
出した構成のものでもよい。
Su及びSxはGTOでこのGTOと直列にリアクトル
LutLxが挿入され、Du及びDxは転流ダイオード
である。
1及び2は夫々dv/dt或は転流時のサージを吸収す
るサージ吸収回路で、この回路は図示する様にコンデン
サCu−抵抗Ru−ダイオードdu、コンデンサCx−
抵抗Rx−ダイオードdxで夫々構成される。
この様に構成してなる回路例を考察するに、例えば循還
電流が実線矢印の如くダイオードDxを通して流れてい
るものとする。
この状態下でGTO8u をONすると5u−Dxの
短絡回路が形成され短絡電流がSuを通して流れる様に
なる。
この短絡電流のdi/dtを抑制せんが為にリアクトル
Lu、Lxが挿入されるものである。
次にSuがONして負荷電流が点線矢印の向きで流れて
いる場合を考えると、この状態下でSuにオフゲート電
流を供給してOFF したものとする。
SuがOFFするとSuを介して流れる電流は第2図に
示す様に減少して行き、この短時間の間質荷電流が一定
であるとすると上記Suの電流の減少を補なうべく L
u −Cu−Ru 及びLx −RxCxの各経路を
通して電流が流れる。
この過程でコンデンサCu 、Cxは次第にチャージさ
れて行きSuの端子間電圧はコンデンサCuのチャージ
電圧で決定され、第2図に示した順電圧上昇率(dv/
dt)を呈す様になる。
このCuチャージ電圧が直流電圧Edに等しくなった時
ダイオードDuが導通し、負荷電流はダイオードDuを
通して流れる様になる。
しかしてリアクトルLuや配線のりアクタンスに蓄えら
れたエネルギーはコンデンサCuに移り、このエネルギ
ーによってCu電圧は第2図の破線に示す様に直流電圧
Edより高いEpに迄上昇する。
この様に第1図の従来回路例ではターンオン時のd i
/d tをリアクトルLut Lxで抑制し、且つタ
ーンオフ時のdv/dtをサージ吸収回路で抑制するも
のであるが、この回路例で問題となるのはサージ吸収回
路を構成するコンデンサ及び抵抗の容量の選定如何であ
る。
即ちSuがターンオンした場合を考察してみるに、短絡
電流のdi/dtは上記する如くリアクトルLuである
所望値に抑制されるが、コンデンサCuにチャージされ
てる電荷はSuを通してデスチャージされる。
ここでコンデンサCuの容量に関して述べるとdv/d
t或ばdv/dtのピーク値Ep等を抑制する為にはC
uの容量が大きければ大きい程よい。
しかし乍らCuの容量を大きくするとCuの放電電流に
よって生ずるRuの電力損失WRC=:CEd2f(但
しEdは直流電源電圧値で、fはSuのON周波数であ
る)で表わせるので、この式より明らかな様にCuの容
量が大きい程電力損失■煽が増大して効率が低下し好ま
しいものではない。
さらにSuのON周波数によっても電力損失が大きく影
響を受けるのでCuが犬であるとCu−Ruの放電時定
数が大きくなり、ON周波数との関係で後述するがCu
の充電時のチャージ電圧によるdv/dtが問題となり
Cuの容量は余り大きくはできない。
次に抵抗Ruの容量に関して述べるとRuを小さくすれ
ばSuを通して流れる放電電流のピーク値ipが第3図
Aに示す如く犬となり、さらにON時の損失も増加する
事によりSuを破壊する卦それが多分にある。
従ってRuの容量を余り小さくする事はできず、これに
対してRuを大きくするとCu−Ruの放電時定数が犬
となり余り好捷しいものではない。
即ちSuのターンオン時Cuにチャージされてる電荷は
Suを通してデスチャージするが、このデスチャージ時
のCu充電電圧、放電電流、Suの電圧及び負荷電流の
関係を示したものが第3図A、Bであって、第3図Bは
Cu−Ruの放電時定数τとSuのON周波数との関係
を示している。
即ちCu p Ruの各容量が大きくCu−Ruの放電
時定数をτとし、一方SuのON周波数(インバータ周
波数)fが放電時定数τより小さく第3図Bに示す如く
時刻t1でSuがOFFするものとする。
この様な関係にあるとすればCuにチャージされてる電
荷は第3図Bに示す如<5uOOFF時点t1では全て
デスチャージしきれずに、Eoなる電圧の11チヤージ
しである状態を呈する。
この様にEoなる初期値のチャージ電圧Suの電流の減
少に見合った電流がLuを通して新たにチャージされる
事になる(この現象は第2図に示す)ので、Cuの電圧
は第4図に示す如く初期電圧値Eoで時間の経緯と共に
上昇し、このチャージ電圧の電圧上昇率dv/dtが犬
であると同時にスイッチング損失も大である為にSuに
は非常に脅威となる。
以上の様に第1図の回路ではサージ吸収回路のコンデン
サ、抵抗の各容量をどの様に選定したとしても二律相反
する結果となり、効果的なdv/dt抑制及びそのピー
ク値の抑制は不可能なものとなっている。
本発明にこの点に鑑みて発明されたものであっで、以下
第5図に示す各実施例に基づき詳述する。
先ず本実施例を述べる前にサージ吸収回路のCR放電時
定数τとインバータ周波数fとの関係を如何にすれば、
最も効果的なdv/dtがなされるかを具体的に説明す
る。
本発明によればターンオフ時のdv/dtのピーク値E
pの抑制は新たに設けた保護回路に負わせる事を第1の
特徴とし、単にオフ時のdv/dtのみを従来回路例の
サージ吸収回路で抑制する事を第2の特徴とする。
即ちスイッチング損失を低減させ且つC−R放電時定数
を小さくする為にはコンデンサはできるだけ小容量のも
のがよく、抑制用抵抗も又しかりである。
従って本発明に於てはターンオフ時のdv/dtをサー
ジ吸収回路のみで吸収する様にしたものであるから、サ
ージ吸収回路のC−R放電時定数τをインバータ周波数
fに対して次の様に決定すると効果的にdv/dtを抑
制できる。
即ち” −CR< f かかる関係式を踏甘えてターンオフ時のdv/dtのピ
ーク値を抑制する具体的な回路図を示したものが第5図
の実施例であって、同実施例で第1図と同一のものは同
一符号を付して釦り、本実施例で特徴とすべき点は図よ
り明らかなように、Uアームの正極側リアクトルLuに
ダイオードD0を並列接続し、Xアームの負極側リアク
トルLxにダイオードD2 を並列接続すると云うよう
に、各アームの正極側リアクトルと負極側リアクトルに
それぞれダイオードを並列接続して、これらダイオード
で対応するりアクドルに蓄えられたエネルギーを還流さ
せ、ターンオフ時のdv/dtのピーク値を抑制するよ
うにした点にある。
即ち第5図の実施例でUアームの素子Suを通して負荷
電流が流れており、当該素子Suを所定のOFFゲート
信号でターンオフさせたものと仮想する。
このように素子Suをターンオフすると、第1図の回路
で詳述したように、素子Suの電流の減少を補なうべく
リアクトルLuを通して第1のサージ吸収回路のコンデ
ンサCuに充電電流が流れ、この充電電圧は第2図の破
線で示すカーフで上昇して行く。
充電電圧が直流電源電圧Edに達するとフライホイール
ダイオードDuを通して負荷電流が還元するようになっ
て、リアクトルLu及び配線のインダクタンスに蓄えら
れたエネルギーが第1のサージ吸収回路のコンデンサC
uに移行して、コンデンサCuの充電電圧が直流電源電
圧値Ed以上に上昇しようとするが、かかる場合、本実
施例によればリアクトルLuさらには配線のインダクタ
ンスに蓄えられたエネルギーは、負荷電流がダイオード
Du側へ流れようとする過渡期に新たに挿入したダイオ
ードD1が導通して、このダイオードD1 とリアク
トルLuの経路を通して上記エネルギーが還流し、この
還流経路で蓄えられたエネルギーは全て消費される。
従ってコンデンサCuの電圧が電源電圧値Ed以上に上
昇することは決してなく、素子SuがOFFしている期
間コンデンサ電圧は電源電圧値Edに保持されることに
なる。
かかる状態で再び素子SuをONしてUアームへ負荷電
流を転流した場合、素子SuがONするとコンデンサC
uに蓄えられた充電電荷は当該素子Suを通してデスチ
ャージするが、この放電時に於て、本願によればコンデ
ンサCuと抵抗Ruの放電時定数τを、上記したように
インバータの周波数fの逆数1/f より小さな値と
なるように、Cu−Ru の定数を予じめ前以って規定
しであるので、素子Suが導通している期間に、コンデ
ンサCuの充電電荷は全て放電され素子Suの再消弧時
に充電電圧は零Vを呈している。
従って第4図で説明した第1図の従来装置の如くコンデ
ンサ電圧が初期値Eoを呈して、ターンオフ時のdv/
dtが素子に対して脅威となることは決してない。
なむ第5図の実施例でダイオードD1.D2に対して破
線で示すような抵抗を直列接続した場合でも、ダイオー
ドのみの回路例と同様に所期の目的を達成することがで
きるが、かかる場合、リアクトルと抵抗、ダイオードの
放電時定数を小さくしてリアクトルの効果を軽減しない
ように、各定数を選定すればよい。
以上の様に本発明に於てはGTO素子のターンオフ時の
dv/dt抑制は従来周知のサージ吸収回路に負わせ、
dv/dtのピーク値の抑制は新たに設けた回路に負わ
せて、さらにサージ吸収回路のC−R放電時定数とイン
バータ周波数との関係はある規制された関係になる様に
考慮したものであるから以下に示す如く種々の効果を奏
すものである。
■ dv/dtの抑制とそのピーク値とは分離して行な
う様にしているので、最も効果的なサージ抑制ができ特
に高周波用には最適なものである。
■ スイッチング損失等に基因する素子の破壊は完全に
防止できるので、特に振動負荷等、不安定な回路でも安
定に運転でき信頼性の高い装置が実現できる。
■ dv/dtのピーク値抑制として新たに回路を附加
するにしても、回路構成は極力簡素化しであるのでコス
ト面で非常に有利な装置を実現できる。
【図面の簡単な説明】
第1図はゲートターンオフサイリスタを適用した代表的
なインバータの回路例、第2図はそのゲートターンオフ
サイリスタのOFF時の電圧−電流波形図、第3図Aは
従来回路例に於けるゲートターンオフサイリスタのON
時の負荷電流、CR放重重電流び素子電圧、素子を流れ
る電流との関係を示す電圧−電流波形図、第3図Bは従
来回路例に於けるゲートターンオフサイリスタのON時
のコンデンサ電圧とインバータ周波数との対応関係を示
す図、第4図は従来回路例に於けるCRR電時定数に比
しインバータ周波数が小さい場合のコンデンサチャージ
電圧を示す電圧波形図、第5図は本発明による一実施例
を示す具体的な回路図。 1.2はサージ抑制回路、Lu−Lw、Lx〜Lzはり
アクドル、Su〜Sw、5x−8z はゲートターンオ
フサイリスタ、Cはコンデンサ、Rは抵抗、Dはダイオ
ード、Edは直流電源。

Claims (1)

  1. 【特許請求の範囲】 1 正極側リアクトル−第1のゲートターンオフサイリ
    スター第2のゲートターンオフサイリスタ負極側リアク
    トルを直列接続してなるアームを複数組並列接続して、
    これら各アームの第1のゲートターンオフサイリスタと
    第2のゲートターンオフサイリスタとの各橋絡点より負
    荷を取出すブリッジインバータで、各ゲートターンオフ
    サイリスタの端子間にコンデンサー抵抗〜ダイオードよ
    りなる第1のサージ吸収回路を並列接続して、この回路
    でターンオフ時のdv/dtを抑制し、且つ上記正極側
    、負極側のりアクドルでターンオン時のdi/dtを抑
    制してインバータを保護するようにしたものに於て、上
    記各アームの正極側リアクトルと負極側リアクトルにそ
    れぞれダイオードよりなる第2のサージ吸収回路を並列
    接続して、この回路でターンオフ時のdv/dtのピー
    ク値を制御するようにしたことを特徴とするゲートター
    ンオフサイリスタを適用したインバータの保護方法。 2 第2のサージ吸収回路のダイオードに抵抗を直列接
    続するようにした、特許請求の範囲第1項記載のゲート
    ターンオフサイリスタを適用したインバータの保護方法
    。 3 ターンオフ時のdv/dtを抑制する第1のサージ
    吸収回路のコンデンサー抵抗の放電時定数τと、インバ
    ータの周波数fとの関係を、τ〈−の関係を満足するよ
    うに放電時定数τの定数を選定するようにした、特許請
    求の範囲第1項ないし第2項記載のゲートターンサイリ
    スタを適用したインバータの保護方法。
JP57005779A 1982-01-18 1982-01-18 ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法 Expired JPS5826272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57005779A JPS5826272B2 (ja) 1982-01-18 1982-01-18 ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57005779A JPS5826272B2 (ja) 1982-01-18 1982-01-18 ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP332777A Division JPS5388124A (en) 1977-01-13 1977-01-13 Protecting inverter with gate turn-off thyristor applied

Publications (2)

Publication Number Publication Date
JPS57166886A JPS57166886A (en) 1982-10-14
JPS5826272B2 true JPS5826272B2 (ja) 1983-06-01

Family

ID=11620591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57005779A Expired JPS5826272B2 (ja) 1982-01-18 1982-01-18 ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法

Country Status (1)

Country Link
JP (1) JPS5826272B2 (ja)

Also Published As

Publication number Publication date
JPS57166886A (en) 1982-10-14

Similar Documents

Publication Publication Date Title
US4231083A (en) Power conversion apparatus
US6169672B1 (en) Power converter with clamping circuit
KR20040023642A (ko) 고장 허용 전력 공급 장치
KR100352860B1 (ko) 전력변환시스템
US5550730A (en) Power converting apparatus for system interconnection
JPH07312878A (ja) 3レベルインバータのスナバ回路
JPS5833792B2 (ja) 変換弁の保護回路
US4853835A (en) Protective apparatus for inverter
US4636932A (en) dv/dt Protection circuit device for an AC-DC converter apparatus
JPS5826272B2 (ja) ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護方法
JPH10174424A (ja) 電力変換装置
JP2003033044A (ja) スナバ回路
JPH0315430B2 (ja)
Deacon et al. An evaluation of resonant snubbers applied to GTO converters
JPS60213272A (ja) ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置
EP0910161A1 (en) Power converter
JP2528811B2 (ja) 電力変換装置
JPH0242247B2 (ja)
JPH0517790B2 (ja)
JPS6244064A (ja) 過電圧抑制装置
JP2000166248A (ja) 電力変換装置
JPS6116794Y2 (ja)
KR200193084Y1 (ko) 지티오 소자의 병렬 접속구조
JPH0787726A (ja) 自己消弧形スイッチング素子のスナバ回路
Qiang et al. Design of snubber circuit for the 4500 V/4000 A GTOs in a 20 MVA STATCOM