JPH03128665A - スイッチング素子用スナバ回路とその冷却方法 - Google Patents
スイッチング素子用スナバ回路とその冷却方法Info
- Publication number
- JPH03128665A JPH03128665A JP26583189A JP26583189A JPH03128665A JP H03128665 A JPH03128665 A JP H03128665A JP 26583189 A JP26583189 A JP 26583189A JP 26583189 A JP26583189 A JP 26583189A JP H03128665 A JPH03128665 A JP H03128665A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- snubber
- capacitor
- self
- snubber circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001816 cooling Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、電流を断続するスイッチング素子のスナバ
回路を小形化し、かつその発生出欠を効果的に除去でき
るスイッチング素子用スナバ回路とその冷却方法に関す
る。
回路を小形化し、かつその発生出欠を効果的に除去でき
るスイッチング素子用スナバ回路とその冷却方法に関す
る。
第２図はスイッチング素子用スナバ回路の従来例を示す
回路図である。この第２図において、スイッチング素子
４は、たとえばＧＴＯサイリスタやパワトランジスタな
どのように半導体製のスイッチング素子であって、直’
ｔＲｉｔ電源からの直流電力を、このスイッチング素子
４で断続することにより、所望の電力に変換して負荷５
にこの変換電力を供給する。
回路図である。この第２図において、スイッチング素子
４は、たとえばＧＴＯサイリスタやパワトランジスタな
どのように半導体製のスイッチング素子であって、直’
ｔＲｉｔ電源からの直流電力を、このスイッチング素子
４で断続することにより、所望の電力に変換して負荷５
にこの変換電力を供給する。
直流電源２とスイッチング素子４とを接続している回路
には配線インダクタンス３が存在しており、このスイッ
チング素子４がオンからオフになるときに、配線インダ
クタンス３により生しるサージ電圧がこのスイッチング
素子４に印加されて、これを破壊するおそれがある。ま
たこのターンオフ時に、このスイッチング素子４の両極
間の電圧立上り速度（ｄｖ／ｄｔ）が大であると、図示
していない他のスイッチング素子や、図示していないこ
れらスイッチング素子の制御回路に誤動作を生じさせる
おそれがある。そこでこのような不具合が発生するのを
抑制するために、当該スイッチング素子４にスナバ回路
２０を並列に接続する。
には配線インダクタンス３が存在しており、このスイッ
チング素子４がオンからオフになるときに、配線インダ
クタンス３により生しるサージ電圧がこのスイッチング
素子４に印加されて、これを破壊するおそれがある。ま
たこのターンオフ時に、このスイッチング素子４の両極
間の電圧立上り速度（ｄｖ／ｄｔ）が大であると、図示
していない他のスイッチング素子や、図示していないこ
れらスイッチング素子の制御回路に誤動作を生じさせる
おそれがある。そこでこのような不具合が発生するのを
抑制するために、当該スイッチング素子４にスナバ回路
２０を並列に接続する。
スナバ回路２０は、スナバコンデンサ２１とスナバ抵抗
２２とスナバダイオード２３とで構成しているので、−
ｉにＲ−Ｃ−Ｄスナバと称されているが、スイッチング
素子４がターンオフする際に、配線インダクタンス３に
蓄積していたエネルギーをスナバダイオード２３を介し
てこのスナバコンデンサ２１に吸収することで、スイッ
チング素子４へのサージ電圧等を緩和している。またス
ナバコンデンサ２１に蓄積してエネルギーは、スナバ抵
抗２２を介して放電する。
２２とスナバダイオード２３とで構成しているので、−
ｉにＲ−Ｃ−Ｄスナバと称されているが、スイッチング
素子４がターンオフする際に、配線インダクタンス３に
蓄積していたエネルギーをスナバダイオード２３を介し
てこのスナバコンデンサ２１に吸収することで、スイッ
チング素子４へのサージ電圧等を緩和している。またス
ナバコンデンサ２１に蓄積してエネルギーは、スナバ抵
抗２２を介して放電する。
スナバコンデンサ２１に蓄積するエネルギーは、配線イ
ンダクタンス３に流れる電流が大になるほど、またスイ
ッチング素子４のスイッチング周波数が高くなるほど大
きくなるが、このスイッチング素子４を構成要素にして
いるインパークなどの電力変換装置は、近年その容量を
増大させているので、大電流を通電させるようになって
いる。また高い周波数でスイッチングできる素子を使用
してパルス幅変調制御により電力変換を行なう制？］ｎ
方式が多用されていることから、スイッチング素子４の
スイッチング周波数も増大している。
ンダクタンス３に流れる電流が大になるほど、またスイ
ッチング素子４のスイッチング周波数が高くなるほど大
きくなるが、このスイッチング素子４を構成要素にして
いるインパークなどの電力変換装置は、近年その容量を
増大させているので、大電流を通電させるようになって
いる。また高い周波数でスイッチングできる素子を使用
してパルス幅変調制御により電力変換を行なう制？］ｎ
方式が多用されていることから、スイッチング素子４の
スイッチング周波数も増大している。
その結果、スナバコンデンサ２１の蓄積エネルギーも増
大傾向にあるが、このＭ積エネルギーの大部分はスナバ
抵抗２２において、熱として消費される。それ故、スナ
バ抵抗２２の温度上昇が大となり、周囲に悪影響を与え
る欠点があるばかりでなく、この発熱を取除くのに有効
な方法がないため、当該スナバ抵抗２２を大形にしなけ
ればならないなどの欠点を有する。
大傾向にあるが、このＭ積エネルギーの大部分はスナバ
抵抗２２において、熱として消費される。それ故、スナ
バ抵抗２２の温度上昇が大となり、周囲に悪影響を与え
る欠点があるばかりでなく、この発熱を取除くのに有効
な方法がないため、当該スナバ抵抗２２を大形にしなけ
ればならないなどの欠点を有する。
そこでこの発明の目的は、スイッチング素子４に並列接
続するスナバ回路を小形化し、かつその発熱を効果的に
除去できるようにすることにある。
続するスナバ回路を小形化し、かつその発熱を効果的に
除去できるようにすることにある。
〔課題を解決するための手段］
上記の目的を達成するために、この発明のスナバ回路は
、ダイオードを逆並列接続している自己消弧形半導体素
子とコンデンサとを直列接続し、この自己消弧形半導体
素子とコンデンサとの接続点と、当核自己消弧形半導体
素子の制御極とを抵抗を介して接続する構成のスナバ回
路を、電流を断続するスイッチング素子に並列接続する
ものとする。さらにこの発明のスナバ回路の冷却方法は
、ダイオードを逆並列接続している自己消弧形半導体素
子とコンデンサとを直列接続し、この自己消弧形半導体
素子とコンデンサとの接続点と、当核自己消弧形半導体
素子の制御極とを抵抗を介して接続する構成のスナバ回
路を、電流を断続するスイッチング素子に並列接続し、
少くともこのスイッチング素子と前記自己消弧形半導体
素子とを、共通の冷却手段で冷却するものとする。
、ダイオードを逆並列接続している自己消弧形半導体素
子とコンデンサとを直列接続し、この自己消弧形半導体
素子とコンデンサとの接続点と、当核自己消弧形半導体
素子の制御極とを抵抗を介して接続する構成のスナバ回
路を、電流を断続するスイッチング素子に並列接続する
ものとする。さらにこの発明のスナバ回路の冷却方法は
、ダイオードを逆並列接続している自己消弧形半導体素
子とコンデンサとを直列接続し、この自己消弧形半導体
素子とコンデンサとの接続点と、当核自己消弧形半導体
素子の制御極とを抵抗を介して接続する構成のスナバ回
路を、電流を断続するスイッチング素子に並列接続し、
少くともこのスイッチング素子と前記自己消弧形半導体
素子とを、共通の冷却手段で冷却するものとする。
この発明は、スイッチング素子がターンオフする際の配
線インダクタンス蓄積エネルギーを、ダイオードを介し
てコンデンサに吸収してその電圧を上昇させる。その結
果自己消弧形半導体素子の両端電圧が上界し、制ｉＴｌ
極に抵抗を介・して電流が流れ、当核自己消弧形半導体
素子を導通させてコンデンサの充電電荷を放電するので
あるが、このときのコンデンサ蓄積エネルギーは、この
自己消弧形半導体素子の内部で熱となって消費される。
線インダクタンス蓄積エネルギーを、ダイオードを介し
てコンデンサに吸収してその電圧を上昇させる。その結
果自己消弧形半導体素子の両端電圧が上界し、制ｉＴｌ
極に抵抗を介・して電流が流れ、当核自己消弧形半導体
素子を導通させてコンデンサの充電電荷を放電するので
あるが、このときのコンデンサ蓄積エネルギーは、この
自己消弧形半導体素子の内部で熱となって消費される。
スイッチング素子も自己消弧形半導体素子も構造が類似
している半導体製品であるから、少くともこの両手導体
部品を共通の冷却手段、たとえば共通冷却フィンに装着
、あるいは共通冷却ファンで冷却するなどにより、コン
デンサに吸収した配線インダクタンスのエネルギーを、
効果的に放散させるものである。
している半導体製品であるから、少くともこの両手導体
部品を共通の冷却手段、たとえば共通冷却フィンに装着
、あるいは共通冷却ファンで冷却するなどにより、コン
デンサに吸収した配線インダクタンスのエネルギーを、
効果的に放散させるものである。
第１図は本発明の実施例をあられした回路図である。
この第１図において、直流電源２からの直流電力ヲ、Ｃ
ＴＯサイリスクやパワトランジスタなどの半導体製品で
あるスイッチング素子４でオン・オフさせることにより
電力変換を行ない、この変換された電力を負荷５に供給
するのであるが、このスイッチング素子４のオン・オフ
動作に伴って、配線インダクタンス３のＮ積エネルギー
が高いサージ重圧となって、あるいは大きなｄｖ／ｄｔ
となってこのスイッチング素子４や、他の半導体素子を
破を貝、あるいは誤動作などの不都合を引きおこすこと
になるのは、既に説明したとおりである。
ＴＯサイリスクやパワトランジスタなどの半導体製品で
あるスイッチング素子４でオン・オフさせることにより
電力変換を行ない、この変換された電力を負荷５に供給
するのであるが、このスイッチング素子４のオン・オフ
動作に伴って、配線インダクタンス３のＮ積エネルギー
が高いサージ重圧となって、あるいは大きなｄｖ／ｄｔ
となってこのスイッチング素子４や、他の半導体素子を
破を貝、あるいは誤動作などの不都合を引きおこすこと
になるのは、既に説明したとおりである。
そこで本発明においては、自己消弧形半導体素子として
のパワトランジスタ１２と、このパワトランジスタ１２
に逆並列接続している高速ダイオード１３と、これらに
直列接続しているスナバコンデンサＩｆとパワトランジ
スタのコレクタとヘースとを接続するベース抵抗１４と
でスナバ回路ＩＯを構成し、このスナバ回路ｌＯを前述
のスイッチング素子４に並列接続する。
のパワトランジスタ１２と、このパワトランジスタ１２
に逆並列接続している高速ダイオード１３と、これらに
直列接続しているスナバコンデンサＩｆとパワトランジ
スタのコレクタとヘースとを接続するベース抵抗１４と
でスナバ回路ＩＯを構成し、このスナバ回路ｌＯを前述
のスイッチング素子４に並列接続する。
オンしているスイッチング素子４がターンオフするとき
に配線インダクタンス３に流れていた電流を１とし、こ
の配線インダクタンス３のインダクタンス値をＬ１スナ
バコンデンサ１１の静電容量をＣとすると、このスナバ
コンデンサ１１の電圧Ｖは高速ダイオード１３を介して
下記（１）式に示す値まで上昇する。
に配線インダクタンス３に流れていた電流を１とし、こ
の配線インダクタンス３のインダクタンス値をＬ１スナ
バコンデンサ１１の静電容量をＣとすると、このスナバ
コンデンサ１１の電圧Ｖは高速ダイオード１３を介して
下記（１）式に示す値まで上昇する。
その結果、パワトランジスタ１２のコレクタ・エミンク
間電圧が上昇し、ベース抵抗１４を介してパワトランジ
スタ１２にヘース電流が流れ、当ｉｆパワトランジスタ
１２を導通させて、スナバコンデンサ１！のＭ禎電荷を
放電させる。このときのｈ文型Ｔ、流がパワトランジス
タ１２のコレククｔＵ失となって熱に変換される。
間電圧が上昇し、ベース抵抗１４を介してパワトランジ
スタ１２にヘース電流が流れ、当ｉｆパワトランジスタ
１２を導通させて、スナバコンデンサ１！のＭ禎電荷を
放電させる。このときのｈ文型Ｔ、流がパワトランジス
タ１２のコレククｔＵ失となって熱に変換される。
そこでこのパワトランジスタ１２をスイッチング素子４
と同一の冷却フィンに搭載すれば、主回路素子であるス
イッチング素子４を冷却するのと同時にパワトランジス
タ１２を冷却できるし、このとき冷却フィンへの取付け
は、従来のスナバ抵抗とは比較にならない程度に容易で
ある。
と同一の冷却フィンに搭載すれば、主回路素子であるス
イッチング素子４を冷却するのと同時にパワトランジス
タ１２を冷却できるし、このとき冷却フィンへの取付け
は、従来のスナバ抵抗とは比較にならない程度に容易で
ある。
スイッチング素子の開開動作の際に、回路の配線インダ
クタンスに蓄積されていたエネルギーがスナバ回路のコ
ンデンサに充電され、このコンデンサ充電電荷が放電の
際に熱となるのであるが、この発明によればパワトラン
ジスタなどの自己消弧形半導体素子の内部でこのコンデ
ンサ電荷を熱に変換させているので、主回路用のスイッ
チング素子と共通の冷却手段により、当核自己消弧形半
導体素子での発生損失を取去るようにしている。
クタンスに蓄積されていたエネルギーがスナバ回路のコ
ンデンサに充電され、このコンデンサ充電電荷が放電の
際に熱となるのであるが、この発明によればパワトラン
ジスタなどの自己消弧形半導体素子の内部でこのコンデ
ンサ電荷を熱に変換させているので、主回路用のスイッ
チング素子と共通の冷却手段により、当核自己消弧形半
導体素子での発生損失を取去るようにしている。
その結果、発生損失の除去が容易かつ効果的に行われる
で、従来使用していたスナバ抵抗にくらべて、はるかに
小形化できる効果が得られる。
で、従来使用していたスナバ抵抗にくらべて、はるかに
小形化できる効果が得られる。
第１図は本発明の実施例をあられした回路図、第２図は
スイッチング素子用スナバ回路の従来例を示す回路図で
ある。 ２・・・直流電源、３・・・配線インダクタンス、４・
・・スイッチング素子、５・・・負荷、１０．２０・・
・スナバ回路、１１．２１ ・・・スナバコンデンサ、
１２・・・自己消弧形半導体素子としてのパワトランジ
スタ、１３・・・高速ダイオード、１４・・・ベース抵
抗、 ２２・・・スナバ抵抗、 ２３・・・スナバダイオード。
スイッチング素子用スナバ回路の従来例を示す回路図で
ある。 ２・・・直流電源、３・・・配線インダクタンス、４・
・・スイッチング素子、５・・・負荷、１０．２０・・
・スナバ回路、１１．２１ ・・・スナバコンデンサ、
１２・・・自己消弧形半導体素子としてのパワトランジ
スタ、１３・・・高速ダイオード、１４・・・ベース抵
抗、 ２２・・・スナバ抵抗、 ２３・・・スナバダイオード。
Claims (1)
- 【特許請求の範囲】 １）ダイオードを逆並列接続している自己消弧形半導体
素子とコンデンサとを直列接続し、この自己消弧形半導
体素子とコンデンサとの接続点と、当該自己消弧形半導
体素子の制御極とを抵抗を介して接続する構成のスナバ
回路を、電流を断続するスイッチング素子に並列接続す
ることを特徴とするスイッチング素子用スナバ回路。 ２）ダイオードを逆並列接続している自己消弧形半導体
素子とコンデンサとを直列接続し、この自己消弧形半導
体素子とコンデンサとの接続点と、当核自己消弧形半導
体素子の制御極とを抵抗を介して接続する構成のスナバ
回路を、電流を断続するスイッチング素子に並列接続し
、少くともこのスイッチング素子と前記自己消弧形半導
体素子とを、共通の冷却手段で冷却することを特徴とす
るスイッチング素子用スナバ回路の冷却方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26583189A JPH03128665A (ja) | 1989-10-12 | 1989-10-12 | スイッチング素子用スナバ回路とその冷却方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26583189A JPH03128665A (ja) | 1989-10-12 | 1989-10-12 | スイッチング素子用スナバ回路とその冷却方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03128665A true JPH03128665A (ja) | 1991-05-31 |
Family
ID=17422661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26583189A Pending JPH03128665A (ja) | 1989-10-12 | 1989-10-12 | スイッチング素子用スナバ回路とその冷却方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03128665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011143237A (ja) * | 2009-12-16 | 2011-07-28 | Kazuo Oba | 傾斜面を有する寝具用空気袋 |
-
1989
- 1989-10-12 JP JP26583189A patent/JPH03128665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011143237A (ja) * | 2009-12-16 | 2011-07-28 | Kazuo Oba | 傾斜面を有する寝具用空気袋 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP3462032B2 (ja) | 電力変換装置 | |
| US5946178A (en) | Protective circuit for series-connected power semiconductors | |
| US5982646A (en) | Voltage clamp snubbers for three level converter | |
| JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
| EP0834212B1 (en) | Converter circuit, circuitry having at least one switching device and circuit module | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| JPH05161253A (ja) | 半導体電力変換装置のスナバ回路 | |
| JPH03128665A (ja) | スイッチング素子用スナバ回路とその冷却方法 | |
| JP2003033044A (ja) | スナバ回路 | |
| US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| US5210451A (en) | Power semiconductor circuit | |
| Deacon et al. | An evaluation of resonant snubbers applied to GTO converters | |
| JPH0256032B2 (ja) | ||
| JP2000333439A (ja) | スナバ回路及び電力変換装置 | |
| Evans et al. | Some aspects of power transistor inverter design | |
| JP3045301B2 (ja) | スイッチング素子の損失回収回路 | |
| CA2051668A1 (en) | Circuits with switching protection and parts therefor | |
| JPS60213272A (ja) | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 | |
| JPH05243938A (ja) | 半導体スイッチの保護回路 | |
| JPS58165602A (ja) | インバータ装置 | |
| JPH01214269A (ja) | インバータ装置 |