JP3045301B2 - スイッチング素子の損失回収回路 - Google Patents
スイッチング素子の損失回収回路Info
- Publication number
- JP3045301B2 JP3045301B2 JP2055681A JP5568190A JP3045301B2 JP 3045301 B2 JP3045301 B2 JP 3045301B2 JP 2055681 A JP2055681 A JP 2055681A JP 5568190 A JP5568190 A JP 5568190A JP 3045301 B2 JP3045301 B2 JP 3045301B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- igbt
- circuit
- switching
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、インバータ又はコンバータに使用される各
種スイッチング素子のターンオン・ターンオフ時におけ
る過渡的な電力損失を軽減するとともに、該軽減のため
に必要なスナバコンデンサと抑制用リアクトルに蓄えら
れるエネルギを回収する回路に関するものである。
種スイッチング素子のターンオン・ターンオフ時におけ
る過渡的な電力損失を軽減するとともに、該軽減のため
に必要なスナバコンデンサと抑制用リアクトルに蓄えら
れるエネルギを回収する回路に関するものである。
［従来の技術］ インバータ又はコンバータに使用されるスイッチング
素子には、スイッチング周波数の比較的低いゲートター
ンオフサイリスタ（以下GTOと記す）等から、最近出現
した高速スイッチングが可能な静電誘導サイリスタ（以
下SIサイリスタと記す）、MOS形電界効果トランジスタ
（以下MOSFETと記す）、絶縁ゲートバイポーラトランジ
スタ（以下IGBTと記す）等まで多くの種類がある。
素子には、スイッチング周波数の比較的低いゲートター
ンオフサイリスタ（以下GTOと記す）等から、最近出現
した高速スイッチングが可能な静電誘導サイリスタ（以
下SIサイリスタと記す）、MOS形電界効果トランジスタ
（以下MOSFETと記す）、絶縁ゲートバイポーラトランジ
スタ（以下IGBTと記す）等まで多くの種類がある。
しかし、いずれのスイッチング素子においても、ター
ンオン・ターンオフ時にはホール蓄積効果等により素子
両端にかかる電圧（以下、端子電圧という）と電流に重
なり区間が生じるため、素子内部に端子電圧×電流で求
められる過渡的な電力損失（以下、スイッチング損失と
いう）が発生する。このスイッチング損失は、スイッチ
ング周波数が高くなり端子電圧と電流の重なり回数が増
えるほど増加して問題となる。
ンオン・ターンオフ時にはホール蓄積効果等により素子
両端にかかる電圧（以下、端子電圧という）と電流に重
なり区間が生じるため、素子内部に端子電圧×電流で求
められる過渡的な電力損失（以下、スイッチング損失と
いう）が発生する。このスイッチング損失は、スイッチ
ング周波数が高くなり端子電圧と電流の重なり回数が増
えるほど増加して問題となる。
そこで、従来よりスイッチング損失の軽減を図るため
に次のような回路が開発されている。
に次のような回路が開発されている。
（１）第９図はGTO31に使用されている一般的なスイッ
チング損失軽減回路である（例えば特開昭63−245273号
公報には類似回路とその改良案が示されている）。
チング損失軽減回路である（例えば特開昭63−245273号
公報には類似回路とその改良案が示されている）。
GTO31には帰還ダイオード32が並列に接続されるとと
もに、スナバダイオード33とスナバコンデンサ34の直列
回路（スナバ回路）が並列に接続されている。前記スナ
バコンデンサ34には変成器35の一次側巻線が並列に接続
され、その二次側巻線はリアクトル36とダイオード37の
直列回路を介して主電源の正母線に接続されている。ま
た、GTO31のカソードには抑制用リアクトル38とダイオ
ード39の並列回路が接続され、図示しない下アームのGT
Oのターンオン時の過渡的なパルス電流を抑制するよう
にしている。
もに、スナバダイオード33とスナバコンデンサ34の直列
回路（スナバ回路）が並列に接続されている。前記スナ
バコンデンサ34には変成器35の一次側巻線が並列に接続
され、その二次側巻線はリアクトル36とダイオード37の
直列回路を介して主電源の正母線に接続されている。ま
た、GTO31のカソードには抑制用リアクトル38とダイオ
ード39の並列回路が接続され、図示しない下アームのGT
Oのターンオン時の過渡的なパルス電流を抑制するよう
にしている。
同回路の動作原理は次の通りである。
まず、GTO31のターンオフ時には、スナバコンデンサ3
4の端子電圧がほぼ零なので、抑制用リアクトル38で電
流が制限され、GTO31の端子電圧の立上り速度（dv/dt）
が抑えられる。そのため、GTO31の端子電圧と電流の重
なり区間が減少して、スイッチング損失も軽減する。
4の端子電圧がほぼ零なので、抑制用リアクトル38で電
流が制限され、GTO31の端子電圧の立上り速度（dv/dt）
が抑えられる。そのため、GTO31の端子電圧と電流の重
なり区間が減少して、スイッチング損失も軽減する。
次に、GTO31のターンオン時には、抑制用リアクトル3
8の電流は零に近いため、GTO31の電流の立上り速度（di
/dt）が抑えられる。そのため、上記と同様にGTO31の端
子電圧と電流の重なり区間が減少して、スイッチング損
失も軽減する。このとき、スナバコンデンサ34に蓄えら
れたエネルギは変成器35で昇圧され、リアクトル36とダ
イオード37を介して主電源に回収される。
8の電流は零に近いため、GTO31の電流の立上り速度（di
/dt）が抑えられる。そのため、上記と同様にGTO31の端
子電圧と電流の重なり区間が減少して、スイッチング損
失も軽減する。このとき、スナバコンデンサ34に蓄えら
れたエネルギは変成器35で昇圧され、リアクトル36とダ
イオード37を介して主電源に回収される。
（２）第10図はIGBT41に関して現在最も多く使用されて
いる回路例である。すなわち現状では、IGBT41に帰還ダ
イオード42が並列に接続してある。従って、何ら損失軽
減対策のなされていないものが多いのである。そして、
特にスイッチング損失が多い場合は、スイッチング周波
数を下げること、スイッチング素子のデレーテングを行
うこと等がわずかに採用されているにすぎない。
いる回路例である。すなわち現状では、IGBT41に帰還ダ
イオード42が並列に接続してある。従って、何ら損失軽
減対策のなされていないものが多いのである。そして、
特にスイッチング損失が多い場合は、スイッチング周波
数を下げること、スイッチング素子のデレーテングを行
うこと等がわずかに採用されているにすぎない。
例えば第11図は、IGBT41のコレクタ・エミッタと並列
にスナバ抵抗43とスナバコンデンサ44との直列回路を接
続して端子電圧の立上り速度を抑えるとともに、IGBT41
のエミッタに抑制用リアクトル45とダイオード46との並
列回路を接続して電流の立上り速度を抑えることによ
り、IGBT41と帰還ダイオード42に発生するスイッチング
損失を軽減する回路である。ただし、前記スナバコンデ
ンサ44と抑制用リアクトル45に蓄えられるエネルギの回
収は全く行っていない。
にスナバ抵抗43とスナバコンデンサ44との直列回路を接
続して端子電圧の立上り速度を抑えるとともに、IGBT41
のエミッタに抑制用リアクトル45とダイオード46との並
列回路を接続して電流の立上り速度を抑えることによ
り、IGBT41と帰還ダイオード42に発生するスイッチング
損失を軽減する回路である。ただし、前記スナバコンデ
ンサ44と抑制用リアクトル45に蓄えられるエネルギの回
収は全く行っていない。
［発明が解決しようとする課題］ 上述した従来のスイッチング素子の損失軽減回路に
は、次のような問題点があった。
は、次のような問題点があった。
（１）第９図の回路によれば、一応GTO31のスイッチン
グ損失を軽減することと、スナバコンデンサ34に蓄えら
れるエネルギを回収することはできる。
グ損失を軽減することと、スナバコンデンサ34に蓄えら
れるエネルギを回収することはできる。
しかし、同回路は抑制用リアクトル38に蓄えられるエ
ネルギを回収していないため、その分の電力損失は避け
られず、スイッチング周波数が高くなるほど（特に1kHz
以上の高周波において）効率が悪くなる。また、高周波
においては変成器35が直流偏磁するため、スナバコンデ
ンサ34のエネルギ回収効率が悪化したり、その防止のた
めに大形の変成器35を使用したりしなければならない欠
点がある。また、同回路はスイッチング周波数の低いGT
O31には使用することができるが、スイッチング周波数
が高くなり、GTO31の次のターンオンまでに抑制用リア
クトル38の電流が零にならないようになると、損失軽減
効果は少なくなる。
ネルギを回収していないため、その分の電力損失は避け
られず、スイッチング周波数が高くなるほど（特に1kHz
以上の高周波において）効率が悪くなる。また、高周波
においては変成器35が直流偏磁するため、スナバコンデ
ンサ34のエネルギ回収効率が悪化したり、その防止のた
めに大形の変成器35を使用したりしなければならない欠
点がある。また、同回路はスイッチング周波数の低いGT
O31には使用することができるが、スイッチング周波数
が高くなり、GTO31の次のターンオンまでに抑制用リア
クトル38の電流が零にならないようになると、損失軽減
効果は少なくなる。
（２）第10図の回路は何ら損失軽減対策をしていないの
で、当然IGBT41のスイッチング損失は多く、IGBTのスト
レス増加、放熱フィンの大型化、電力浪費の増大等の問
題がある。
で、当然IGBT41のスイッチング損失は多く、IGBTのスト
レス増加、放熱フィンの大型化、電力浪費の増大等の問
題がある。
第11図の回路によれば、IGBT41のスイッチング損失を
軽減することはできる。しかし、スナバコンデンサ44と
抑制用リアクトル45に蓄えられるエネルギを全く回収し
ていないため、これらにおける電力損失がIGBT41のスイ
ッチング損失以上に多くなってしまう。従って、同回路
は高周波においては使用することができず、IGBT本来の
高速スイッチング特性を十分に引き出すことができなか
った。
軽減することはできる。しかし、スナバコンデンサ44と
抑制用リアクトル45に蓄えられるエネルギを全く回収し
ていないため、これらにおける電力損失がIGBT41のスイ
ッチング損失以上に多くなってしまう。従って、同回路
は高周波においては使用することができず、IGBT本来の
高速スイッチング特性を十分に引き出すことができなか
った。
本発明は、上記の問題を解決するためになされたもの
であって、スイッチング素子の損失軽減のために必要な
スナバコンデンサと抑制用リアクトルに蓄えられるエネ
ルギを高速で主電源に回収することができ、特に高周波
スイッチング素子にも使用することができる新規な損失
回収回路を提供とすることを目的としている。
であって、スイッチング素子の損失軽減のために必要な
スナバコンデンサと抑制用リアクトルに蓄えられるエネ
ルギを高速で主電源に回収することができ、特に高周波
スイッチング素子にも使用することができる新規な損失
回収回路を提供とすることを目的としている。
ここで大切なことは、前記スナバコンデンサと抑制用
リアクトルにかかる電圧・電流が、次のスイッチングま
でに零になっていないと損失軽減効果は少なくなるた
め、特にIGBT、SIサイリスタのような高周波スイッチン
グ素子を使用するときには、前記電圧・電流を５μsec
程度で零にしなければならないということである。その
ためには、高速でスナバコンデンサと抑制用リアクトル
のエネルギを回収する回路が必要となる。
リアクトルにかかる電圧・電流が、次のスイッチングま
でに零になっていないと損失軽減効果は少なくなるた
め、特にIGBT、SIサイリスタのような高周波スイッチン
グ素子を使用するときには、前記電圧・電流を５μsec
程度で零にしなければならないということである。その
ためには、高速でスナバコンデンサと抑制用リアクトル
のエネルギを回収する回路が必要となる。
［課題を解決するための手段］ 上記目的を達成するために、本発明のスイッチング素
子の損失回収回路は、スイッチング素子と並列に接続さ
れたスナバダイオードとスナバコンデンサの直列回路
と、主電源と前記スイッチング素子の間に直列に接続さ
れた抑制用リアクトルと、前記スナバコンデンサと前記
抑制用リアクトルに蓄えられるエネルギを各々ダイオー
ドを介して一括して回収する副電源と、該副電源に回収
されるエネルギをさらに主電源に回収するチョッパとを
備え、前記副電源は、前記主電源に直列接続され、前記
チョッパは、該直列接続された前記主電源及び前記副電
源の両端に入力側が接続されるとともに、前記主電源の
両端に出力側が接続され、前記入力側の電圧を前記出力
側の電圧に降圧するように構成されたものとした。
子の損失回収回路は、スイッチング素子と並列に接続さ
れたスナバダイオードとスナバコンデンサの直列回路
と、主電源と前記スイッチング素子の間に直列に接続さ
れた抑制用リアクトルと、前記スナバコンデンサと前記
抑制用リアクトルに蓄えられるエネルギを各々ダイオー
ドを介して一括して回収する副電源と、該副電源に回収
されるエネルギをさらに主電源に回収するチョッパとを
備え、前記副電源は、前記主電源に直列接続され、前記
チョッパは、該直列接続された前記主電源及び前記副電
源の両端に入力側が接続されるとともに、前記主電源の
両端に出力側が接続され、前記入力側の電圧を前記出力
側の電圧に降圧するように構成されたものとした。
［作用］ スイッチング素子がターンオンすると、オフ時にスナ
バコンデンサに蓄えられたエネルギはダイオードを通し
て副電源に高速で回収される。また、スイッチング素子
がターンオフすると、オン時に抑制用リアクトルに蓄え
られたエネルギもダイオードを通して副電源に高速で回
収される。
バコンデンサに蓄えられたエネルギはダイオードを通し
て副電源に高速で回収される。また、スイッチング素子
がターンオフすると、オン時に抑制用リアクトルに蓄え
られたエネルギもダイオードを通して副電源に高速で回
収される。
従って、スナバコンデンサと抑制用リアクトルにかか
る電圧・電流は次のスイッチングまでにほぼ零になるた
め、スイッチング素子の端子電圧及び電流の立上り速度
を確実に抑えることができ、スイッチング損失を軽減す
ることができる。
る電圧・電流は次のスイッチングまでにほぼ零になるた
め、スイッチング素子の端子電圧及び電流の立上り速度
を確実に抑えることができ、スイッチング損失を軽減す
ることができる。
また、前記副電源に回収されたエネルギは、チョッパ
により主電源に高速で回収される。
により主電源に高速で回収される。
このように、本発明の損失回収回路は、スナバコンデ
ンサのエネルギも抑制用リアクトルのエネルギも各々ダ
イオードを通して副電源に一括して高速で回収すること
が特徴である。そのため、多数のスイッチング素子を使
用した場合であっても、副電源及びチョッパの数は少な
くて済み（回路方式により各々１個乃至２個で済む）、
回路の簡素化及び小形化が可能となる。
ンサのエネルギも抑制用リアクトルのエネルギも各々ダ
イオードを通して副電源に一括して高速で回収すること
が特徴である。そのため、多数のスイッチング素子を使
用した場合であっても、副電源及びチョッパの数は少な
くて済み（回路方式により各々１個乃至２個で済む）、
回路の簡素化及び小形化が可能となる。
［実施例］ 以下、本発明をIGBT（勿論、他のスイッチング素子で
もよい）を使用した単相ブリッジインバータに具体化し
た実施例について、第１図〜第８図を参照して説明す
る。
もよい）を使用した単相ブリッジインバータに具体化し
た実施例について、第１図〜第８図を参照して説明す
る。
第１図において、正電圧側及び負電圧側には主スイッ
チング素子としてのIGBT1a,▲▼,1b,▲▼が対
称的に配置され、各IBGTには帰還ダイオード2a,▲
▼,2b,▲▼が並列に接続されている。なお、同図の
点線で囲まれた部分を１アームと考えると、本実施例で
は単相ブリッジなので２アームを図示しているが、三相
ブリッジならば３アームが、コンバータもまたスイッチ
ング素子で行う三相−三相変換器ならば６アームが、各
々必要となる。
チング素子としてのIGBT1a,▲▼,1b,▲▼が対
称的に配置され、各IBGTには帰還ダイオード2a,▲
▼,2b,▲▼が並列に接続されている。なお、同図の
点線で囲まれた部分を１アームと考えると、本実施例で
は単相ブリッジなので２アームを図示しているが、三相
ブリッジならば３アームが、コンバータもまたスイッチ
ング素子で行う三相−三相変換器ならば６アームが、各
々必要となる。
前記各IGBT1a…のコレクタ・エミッタにはスナバダイ
オード4a,▲▼,4b,▲▼とスナバコンデンサ3a,
▲▼,3b,▲▼の直列回路（スナバ回路）が並列
に接続され、該IGBTの端子電圧の立上り速度を抑えるよ
うにしている。
オード4a,▲▼,4b,▲▼とスナバコンデンサ3a,
▲▼,3b,▲▼の直列回路（スナバ回路）が並列
に接続され、該IGBTの端子電圧の立上り速度を抑えるよ
うにしている。
また、主電源としての大容量平滑コンデンサ７の正端
子と正母線（すなわちIGBT1aのコレクタ）との間、同じ
く負端子と負母線（すなわちIGBTのエミッタ）との
間には、各々抑制用リアクトル6,が直列に接続され、
IGBT1a…への電流の立ち上がり速度を抑えるようにして
いる。該抑制用リアクトル6,は高周波用で数μＨ程度
のものである。
子と正母線（すなわちIGBT1aのコレクタ）との間、同じ
く負端子と負母線（すなわちIGBTのエミッタ）との
間には、各々抑制用リアクトル6,が直列に接続され、
IGBT1a…への電流の立ち上がり速度を抑えるようにして
いる。該抑制用リアクトル6,は高周波用で数μＨ程度
のものである。
さて、本実施例の特徴として、前記スナバダイオード
4a…とスナバコンデンサ3a…との直列接続点には、該ス
ナバコンデンサに蓄えられるエネルギを回収するための
回収ダイオード5a,▲▼,5b,▲▼の一端が接続
されている。また、抑制用リアクトル6,とIGBTとの接
続点（すなわち正母線）には、該抑制用リアクトル6,
に蓄えられるエネルギを回収するための回収ダイオード
8,の一端が接続されている。
4a…とスナバコンデンサ3a…との直列接続点には、該ス
ナバコンデンサに蓄えられるエネルギを回収するための
回収ダイオード5a,▲▼,5b,▲▼の一端が接続
されている。また、抑制用リアクトル6,とIGBTとの接
続点（すなわち正母線）には、該抑制用リアクトル6,
に蓄えられるエネルギを回収するための回収ダイオード
8,の一端が接続されている。
そして、前記回収ダイオード5a,…,8,の他端には前
記スナバコンデンサ3a…及び抑制用リアクトル6,から
のエネルギを正電圧側又は負電圧側で各々一括して高速
で回収する副電源としての２個の回収コンデンサ9,が
接続されている。この両回収コンデンサ9,と前記主電
源としての大容量平滑コンデンサ７には、リアクトル1
0,▲▼,MOSFET11,▲▼及びダイオード12,▲
▼で構成される正電圧側及び負電圧側の２個の降圧チ
ョッパが接続され、両回収コンデンサ9,に蓄えられる
エネルギを大容量平滑コンデンサ７に高速で回収するよ
うにしている。
記スナバコンデンサ3a…及び抑制用リアクトル6,から
のエネルギを正電圧側又は負電圧側で各々一括して高速
で回収する副電源としての２個の回収コンデンサ9,が
接続されている。この両回収コンデンサ9,と前記主電
源としての大容量平滑コンデンサ７には、リアクトル1
0,▲▼,MOSFET11,▲▼及びダイオード12,▲
▼で構成される正電圧側及び負電圧側の２個の降圧チ
ョッパが接続され、両回収コンデンサ9,に蓄えられる
エネルギを大容量平滑コンデンサ７に高速で回収するよ
うにしている。
次に、本実施例の損失回収回路の動作原理を各パート
に別けて説明する。なお、上記の通り同回路の正電圧側
と負電圧側とは対称的に配置され動作も同等なので、以
下の説明では、正電圧側のIGBT1aを中心とする上アーム
についてのみ述べる。
に別けて説明する。なお、上記の通り同回路の正電圧側
と負電圧側とは対称的に配置され動作も同等なので、以
下の説明では、正電圧側のIGBT1aを中心とする上アーム
についてのみ述べる。
（スイッチング損失の軽減） 第２図はIGBTのターンオフ時における端子電圧ｖと電
流ｉの波形を示したものであり、上側の図のように、従
来の損失軽減対策の無いIGBT（第10図）においてはホー
ル蓄積効果等により端子電圧ｖと電流ｉに重なり区間が
生じるため、スイッチング損失ｐが発生する。これを軽
減するには、端子電圧ｖの立上りを遅らせるか電流ｉの
立下りを進ませるかして、重なり区間を減少させればよ
い。
流ｉの波形を示したものであり、上側の図のように、従
来の損失軽減対策の無いIGBT（第10図）においてはホー
ル蓄積効果等により端子電圧ｖと電流ｉに重なり区間が
生じるため、スイッチング損失ｐが発生する。これを軽
減するには、端子電圧ｖの立上りを遅らせるか電流ｉの
立下りを進ませるかして、重なり区間を減少させればよ
い。
そこで、本実施例においては、第４図に抜き書きした
高速回収回路を伴ったスナバ回路により端子電圧ｖの立
上り速度を抑えるようにしている。すなわち、IGBT1aの
オフ時にスナバコンデンサ3aに蓄えられたエネルギは、
続くオン時に回収ダイオード5aを通じて回収コンデンサ
９に高速で回収されるので、次のターンオンまでにスナ
バコンデンサ3aにかかる電圧Ｖcはほぼ零の状態にされ
ている。ここでIGBT1aがターンオフすると、それまで流
れていた電流ｉがスナバダイオード4aとスナバコンデン
サ3aを通して流れるので、スナバコンデンサ3aにかかる
電圧Ｖcは次式に従い徐々に上昇する。
高速回収回路を伴ったスナバ回路により端子電圧ｖの立
上り速度を抑えるようにしている。すなわち、IGBT1aの
オフ時にスナバコンデンサ3aに蓄えられたエネルギは、
続くオン時に回収ダイオード5aを通じて回収コンデンサ
９に高速で回収されるので、次のターンオンまでにスナ
バコンデンサ3aにかかる電圧Ｖcはほぼ零の状態にされ
ている。ここでIGBT1aがターンオフすると、それまで流
れていた電流ｉがスナバダイオード4aとスナバコンデン
サ3aを通して流れるので、スナバコンデンサ3aにかかる
電圧Ｖcは次式に従い徐々に上昇する。
Ｖc＝（1/C）∫idt 従って、第２図の下側の図のように本実施例ではIGBT
1aの端子電圧ｖの立上り速度が抑えられ、端子電圧ｖと
電流ｉの重なり区間が減少するため、スイッチング損失
ｐが軽減する。なお、IGBT1aの端子電圧ｖは立上りの最
終状態では直流リンク電圧を少し越えたものになる。
1aの端子電圧ｖの立上り速度が抑えられ、端子電圧ｖと
電流ｉの重なり区間が減少するため、スイッチング損失
ｐが軽減する。なお、IGBT1aの端子電圧ｖは立上りの最
終状態では直流リンク電圧を少し越えたものになる。
次に、第３図はIGBTのターンオン時における端子電圧
ｖと電流ｉの波形を示したものであり、上側の図のよう
に、従来の損失軽減対策の無いIGBTにおいてはターンオ
フ時と同じく端子電圧ｖと電流ｉに重なり区間が生じ、
スイッチング損失ｐが発生する。
ｖと電流ｉの波形を示したものであり、上側の図のよう
に、従来の損失軽減対策の無いIGBTにおいてはターンオ
フ時と同じく端子電圧ｖと電流ｉに重なり区間が生じ、
スイッチング損失ｐが発生する。
そこで、本実施例においては、第５図に抜き書きした
高速回収回路を伴った抑制用リアクトル６により、IGBT
1aの電流ｉの立上り速度を抑えるようにしている。すな
わち、IGBT1aのオン時に抑制用リアクトル６に蓄えられ
たエネルギは、続くオフ時に回収ダイオード８を通じて
回収コンデンサ９に高速で回収されるので、次のターン
オンまでに抑制用リアクトル６の電流はほぼ零の状態に
されている。ここでIGBT1aがターンオンすると、第２図
の下側の図のように抑制用リアクトル６がIGBT1aの電流
ｉの立上り速度を抑え、端子電圧ｖと電流ｉの重なり区
間が減少するため、スイッチング損失ｐが軽減する。
高速回収回路を伴った抑制用リアクトル６により、IGBT
1aの電流ｉの立上り速度を抑えるようにしている。すな
わち、IGBT1aのオン時に抑制用リアクトル６に蓄えられ
たエネルギは、続くオフ時に回収ダイオード８を通じて
回収コンデンサ９に高速で回収されるので、次のターン
オンまでに抑制用リアクトル６の電流はほぼ零の状態に
されている。ここでIGBT1aがターンオンすると、第２図
の下側の図のように抑制用リアクトル６がIGBT1aの電流
ｉの立上り速度を抑え、端子電圧ｖと電流ｉの重なり区
間が減少するため、スイッチング損失ｐが軽減する。
また、第６図のように負荷電流ｉが負の状態でIGBT1a
がターンオンした場合、スナバコンデンサ3aにかかる電
圧Ｖcは零の状態にあるので、抑制用リアクトル6,が
ないと大容量平滑コンデンサ７の電荷が急にスナバコン
デンサ3aに充電され、パルス状の大電流が流れる。抑制
用リアクトル6,はこの大電流を抑える役目もする。
がターンオンした場合、スナバコンデンサ3aにかかる電
圧Ｖcは零の状態にあるので、抑制用リアクトル6,が
ないと大容量平滑コンデンサ７の電荷が急にスナバコン
デンサ3aに充電され、パルス状の大電流が流れる。抑制
用リアクトル6,はこの大電流を抑える役目もする。
（エネルギの回収） 上でも述べたが、第７図のようにIGBT1aがターンオン
すると、オフ時にスナバコンデンサ3aに蓄えられたエネ
ルギは、回収ダイオード5a→回収コンデンサ９→抑制用
リアクトル６を通して流れるため、該回収コンデンサ９
に高速で回収される。また、IGBT1aがターンオフする
と、オン時に抑制用リアクトル６に蓄えられたエネルギ
も回収ダイオード８を通して回収コンデンサ９に高速で
回収される。このようにスイッチングに伴うスナバコン
デンサ3a,抑制用リアクトル６のエネルギは全て回収コ
ンデンサ９の充電のために使用される。次は、この回収
コンデンサ９のエネルギを主電源としての大容量平滑コ
ンデンサ７に高速で回収する回路を考えればよい。
すると、オフ時にスナバコンデンサ3aに蓄えられたエネ
ルギは、回収ダイオード5a→回収コンデンサ９→抑制用
リアクトル６を通して流れるため、該回収コンデンサ９
に高速で回収される。また、IGBT1aがターンオフする
と、オン時に抑制用リアクトル６に蓄えられたエネルギ
も回収ダイオード８を通して回収コンデンサ９に高速で
回収される。このようにスイッチングに伴うスナバコン
デンサ3a,抑制用リアクトル６のエネルギは全て回収コ
ンデンサ９の充電のために使用される。次は、この回収
コンデンサ９のエネルギを主電源としての大容量平滑コ
ンデンサ７に高速で回収する回路を考えればよい。
そこで、本実施例においては、第８図に示すようにMO
SFET11を使用したチョッパにより回収コンデンサ９のエ
ネルギをリアクトル10に高速で移し、該リアクトル10の
エネルギを大容量平滑コンデンサ７に高速で回収するよ
うにしている。ここで、回収コンデンサ９にかかる電圧
をＥc、大容量平滑コンデンサ７にかかる電圧をＥdと
し、Ｅc＋Ｅdを電源、Ｅdを負荷として考えると、降圧
チョッパである。ここで、制御率をηとすると、 η:1＝Ｅd:Ec＋Ｅd なる関係があるので、 Ｅc＝（１−η）Ｅd となる。MOSFET11にかかる電圧は理論上Ｅc＋Ｅdとなる
ので、１−η＝0.1、すなわちη＝0.9程度に選ばれる。
SFET11を使用したチョッパにより回収コンデンサ９のエ
ネルギをリアクトル10に高速で移し、該リアクトル10の
エネルギを大容量平滑コンデンサ７に高速で回収するよ
うにしている。ここで、回収コンデンサ９にかかる電圧
をＥc、大容量平滑コンデンサ７にかかる電圧をＥdと
し、Ｅc＋Ｅdを電源、Ｅdを負荷として考えると、降圧
チョッパである。ここで、制御率をηとすると、 η:1＝Ｅd:Ec＋Ｅd なる関係があるので、 Ｅc＝（１−η）Ｅd となる。MOSFET11にかかる電圧は理論上Ｅc＋Ｅdとなる
ので、１−η＝0.1、すなわちη＝0.9程度に選ばれる。
本実施例の損失回収回路を用いると、IGBTの場合はス
イッチング損失が90％程度減少し、その減少分は前記チ
ョッパ等による回収回路により80％程度の効率で大容量
平滑コンデンサに回収できることが実験的に確められ
た。従って、IGBTのストレスを軽減し、放熱フィンを小
さくすることができ、現在多く使用されている２個入り
のモジュール、６個入りのモジュール等を直接使用する
ことができるようになる。また、電力の浪費が減少し、
省エネルギ効果が大きい。
イッチング損失が90％程度減少し、その減少分は前記チ
ョッパ等による回収回路により80％程度の効率で大容量
平滑コンデンサに回収できることが実験的に確められ
た。従って、IGBTのストレスを軽減し、放熱フィンを小
さくすることができ、現在多く使用されている２個入り
のモジュール、６個入りのモジュール等を直接使用する
ことができるようになる。また、電力の浪費が減少し、
省エネルギ効果が大きい。
特に、本実施例ではスナバコンデンサ3aと抑制用リア
クトル６に蓄えられるエネルギを回収コンデンサ９に高
速で回収しているので、スイッチング周波数が高い場合
（特に1kHz以上の高周波）であっても、IGBTのスイッチ
ング損失を有効に軽減することができ、本来の高速スイ
ッチング特性を十分に生かすことができる。
クトル６に蓄えられるエネルギを回収コンデンサ９に高
速で回収しているので、スイッチング周波数が高い場合
（特に1kHz以上の高周波）であっても、IGBTのスイッチ
ング損失を有効に軽減することができ、本来の高速スイ
ッチング特性を十分に生かすことができる。
また、本実施例の損失回収回路は、比較的少ない部品
点数でしかも簡単な回路で上記効果を得ることができ、
たとえｎ（ｎ≧３）相にするためにIGBTを増やした場合
でも、スナバ回路とその回収ダイオードを増やすだけで
対応することができ、リアクトル６、その回収ダイオー
ド８、回収コンデンサ９、リアクトル10、MOSFET11及び
ダイオード12は増やす必要がないため、回路が複雑化す
ることもない。
点数でしかも簡単な回路で上記効果を得ることができ、
たとえｎ（ｎ≧３）相にするためにIGBTを増やした場合
でも、スナバ回路とその回収ダイオードを増やすだけで
対応することができ、リアクトル６、その回収ダイオー
ド８、回収コンデンサ９、リアクトル10、MOSFET11及び
ダイオード12は増やす必要がないため、回路が複雑化す
ることもない。
なお、本発明は前記実施例の構成に限定されるもので
はなく、例えば以下のように発明の趣旨から逸脱しない
範囲で任意に変更して具体化することもできる。
はなく、例えば以下のように発明の趣旨から逸脱しない
範囲で任意に変更して具体化することもできる。
（１）前記実施例ではIGBTでスイッチング素子を代表さ
せたが、例えばGTO、SIサイリスタ、バイポーラトラン
ジスタ、MOSFETのようなスイッチング素子についても同
様な回路で実現することが可能である。
せたが、例えばGTO、SIサイリスタ、バイポーラトラン
ジスタ、MOSFETのようなスイッチング素子についても同
様な回路で実現することが可能である。
（２）本発明は、ブリッジ又は非ブリッジの、 単相インバータ、 ｎ相（ｎ≧３）インバータ、 スイッチング素子を用いる単相コンバータ、 同じくｎ相（ｎ≧３）コンバータ 等に適用することができる。なお、非ブリッジのコンバ
ータの場合、前記チョッパは１個でよい。
ータの場合、前記チョッパは１個でよい。
［発明の効果］ 本発明のスイッチング素子の損失回収回路は、上記の
通り構成されているので、次のような優れた効果を奏す
る。
通り構成されているので、次のような優れた効果を奏す
る。
スイッチング素子の損失軽減に必要なスナバコンデン
サ及び抑制用リアクトルに蓄えられるエネルギを高速で
回収することができるため、スイッチング損失の軽減、
放熱フィンの小形化、省エネルギ等を実現することがで
きる。特に、本発明はスイッチング周波数が高い場合に
意義がある。
サ及び抑制用リアクトルに蓄えられるエネルギを高速で
回収することができるため、スイッチング損失の軽減、
放熱フィンの小形化、省エネルギ等を実現することがで
きる。特に、本発明はスイッチング周波数が高い場合に
意義がある。
また、比較的少ない部品点数でしかも簡単な回路で上
記効果を得ることができ、多数のスイッチング素子を使
用した場合であっても、副電源及びチョッパの数は少な
くて済むため、回路の簡素化及び小形化が可能である。
記効果を得ることができ、多数のスイッチング素子を使
用した場合であっても、副電源及びチョッパの数は少な
くて済むため、回路の簡素化及び小形化が可能である。
第１図は本発明をIGBTの損失回収回路に具体化した実施
例を示す回路図、第２図はIGBTのターンオフ時の端子電
圧と電流の波形を示す線図、第３図はIGBTのターンオン
時の端子電圧と電流の波形を示す線図、第４図はIGBTの
ターンオフ時の端子電圧の立上り速度を抑える回路図、
第５図はIGBTのターンオン時の電流の立上り速度を抑え
る回路図、第６図はIGBTのターンオン時のパルス状大電
流を抑える回路図、第７図はスナバコンデンサと抑制用
リアクトルに蓄えられるエネルギを副電源としての回収
コンデンサに蓄える回路図、第８図は該回収コンデンサ
に蓄えられるエネルギを主電源としての大容量コンデン
サに回収する回路図である。 第９図は従来のGTOのスイッチング損失を軽減する回路
図、第10図は従来のIGBTを使用したスイッチング回路
図、第11図は該IGBTのスイッチング損失を軽減する回路
図である。 1a,▲▼,1b,▲▼……スイッチング素子として
のIGBT、 3a,▲▼,3b,▲▼……スナバコンデンサ、 4a,▲▼,4b,▲▼……スナバダイオード、 5a,▲▼,5b,▲▼……回収ダイオード、 6,……抑制用リアクトル、 ７……主電源としての大容量平滑コンデンサ、 8,……回収タイオード、 9,……副電源としての回収コンデンサ、 10,▲▼……チョッパのリアクトル、 11,▲▼……同じくMOSFET、 12,▲▼……同じくダイオード。
例を示す回路図、第２図はIGBTのターンオフ時の端子電
圧と電流の波形を示す線図、第３図はIGBTのターンオン
時の端子電圧と電流の波形を示す線図、第４図はIGBTの
ターンオフ時の端子電圧の立上り速度を抑える回路図、
第５図はIGBTのターンオン時の電流の立上り速度を抑え
る回路図、第６図はIGBTのターンオン時のパルス状大電
流を抑える回路図、第７図はスナバコンデンサと抑制用
リアクトルに蓄えられるエネルギを副電源としての回収
コンデンサに蓄える回路図、第８図は該回収コンデンサ
に蓄えられるエネルギを主電源としての大容量コンデン
サに回収する回路図である。 第９図は従来のGTOのスイッチング損失を軽減する回路
図、第10図は従来のIGBTを使用したスイッチング回路
図、第11図は該IGBTのスイッチング損失を軽減する回路
図である。 1a,▲▼,1b,▲▼……スイッチング素子として
のIGBT、 3a,▲▼,3b,▲▼……スナバコンデンサ、 4a,▲▼,4b,▲▼……スナバダイオード、 5a,▲▼,5b,▲▼……回収ダイオード、 6,……抑制用リアクトル、 ７……主電源としての大容量平滑コンデンサ、 8,……回収タイオード、 9,……副電源としての回収コンデンサ、 10,▲▼……チョッパのリアクトル、 11,▲▼……同じくMOSFET、 12,▲▼……同じくダイオード。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 H02M 1/00 - 1/30 H02M 3/00 - 3/44
Claims (1)
- 【請求項１】スイッチング素子と並列に接続されたスナ
バダイオードとスナバコンデンサの直列回路と、主電源
と前記スイッチング素子の間に直列に接続された抑制用
リアクトルと、前記スナバコンデンサと前記抑制用リア
クトルに蓄えられるエネルギを各々ダイオードを介して
一括して回収する副電源と、該副電源に回収されるエネ
ルギをさらに主電源に回収するチョッパとを備え、 前記副電源は、前記主電源に直列接続され、 前記チョッパは、該直列接続された前記主電源及び前記
副電源の両端に入力側が接続されるとともに、前記主電
源の両端に出力側が接続され、前記入力側の電圧を前記
出力側の電圧に降圧するように構成されたスイッチング
素子の損失回収回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055681A JP3045301B2 (ja) | 1990-03-07 | 1990-03-07 | スイッチング素子の損失回収回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055681A JP3045301B2 (ja) | 1990-03-07 | 1990-03-07 | スイッチング素子の損失回収回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256569A JPH03256569A (ja) | 1991-11-15 |
| JP3045301B2 true JP3045301B2 (ja) | 2000-05-29 |
Family
ID=13005641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055681A Expired - Fee Related JP3045301B2 (ja) | 1990-03-07 | 1990-03-07 | スイッチング素子の損失回収回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5204481B2 (ja) * | 2005-04-04 | 2013-06-05 | 株式会社国際電気セミコンダクターサービス | 半導体製造装置、供給電力調整器、半導体デバイスの製造方法及び電力制御方法 |
-
1990
- 1990-03-07 JP JP2055681A patent/JP3045301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256569A (ja) | 1991-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982646A (en) | Voltage clamp snubbers for three level converter | |
| US5414613A (en) | Soft switching active snubber for semiconductor circuit operated in discontinuous conduction mode | |
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| CN102655376B (zh) | 直流电源装置 | |
| US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
| US5710698A (en) | Delta connected resonant snubber circuit | |
| JP2514872B2 (ja) | 直流電源装置 | |
| US6519164B1 (en) | Single power stage AC/DC forward converter with power switch voltage clamping function | |
| US5287260A (en) | GTO rectifier and inverter | |
| JP2000116120A (ja) | 電力変換装置 | |
| JP2002233150A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JPH0435994B2 (ja) | ||
| JP3045301B2 (ja) | スイッチング素子の損失回収回路 | |
| US12255550B2 (en) | Current source inverter using bidirectional switches with bidirectional power flow capability | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| US20020000923A1 (en) | Switching power supply circuit | |
| Matsui | Bidirectional soft switching arm topology for a nonresonant HF link converter | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JPH0444510B2 (ja) | ||
| JP2666133B2 (ja) | 電力変換装置 | |
| JP2555621B2 (ja) | インバ−タのエネルギ−回収回路 | |
| JPH07143733A (ja) | スナバ回路 | |
| EP4580017A1 (en) | Power converter and control method | |
| Takahashi et al. | How to get 99% inverter efficiency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |