JPS60213085A - 電気メツキ法による印刷回路基板とその製法 - Google Patents

電気メツキ法による印刷回路基板とその製法

Info

Publication number
JPS60213085A
JPS60213085A JP6899084A JP6899084A JPS60213085A JP S60213085 A JPS60213085 A JP S60213085A JP 6899084 A JP6899084 A JP 6899084A JP 6899084 A JP6899084 A JP 6899084A JP S60213085 A JPS60213085 A JP S60213085A
Authority
JP
Japan
Prior art keywords
copper
circuit pattern
catalyst
chemical
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6899084A
Other languages
English (en)
Inventor
北川 正夫
岡林 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAIYOU DENKI KENKYUSHO KK
Original Assignee
TAIYOU DENKI KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAIYOU DENKI KENKYUSHO KK filed Critical TAIYOU DENKI KENKYUSHO KK
Priority to JP6899084A priority Critical patent/JPS60213085A/ja
Publication of JPS60213085A publication Critical patent/JPS60213085A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、電子機器に使用される新規な回路構造を備
えた電子回路基板ならびに、その、フルパターン電気メ
ツキ法による製造方法に関する。
印刷回路基板の形成技術は、パネルパターン法とフルパ
ターン法とに2大別されるが、いずれも、その出発材料
としては、代表的には、いわゆる銅張積層板が使用され
る。この物は、エポキシ樹脂の如き絶縁基板の表裏に、
それぞれ鋼箔を被着したものである。
従来、回路をそなえた電子回路基板の製法としては、多
くはバネルバターンメ、キ法か多く用いられた。すなわ
ち、銅張積層板の銅箔層上に、銅分より成る導通部によ
って回路を構成するに当り、いわゆるパネルパターン法
により全面的に化学銅と電気銅との層を形成させ、回路
パターン部分にはレジスト層を付与したのち、非回路パ
ターン部分を溶解し去って回路パターン部分のみを残置
するものである。
しかし、この方法によるときは、銅分を多量に消費して
不経済かつ非能率であるばかりでなく、ややもすれば非
回路パターン部分に不必要な銅分が残留して隣接回路部
分間の絶縁性を弱める傾向があるために、電子技術の発
達に伴って次第に高密度化する回路を実現できない欠点
が顕著になってきた。
そのような欠点を償うために、基板全面に銅を被着する
代りに、回路パターン部分のみに回路構成用の銅分を被
着するために、いわゆるフルパターン法を採用する傾向
が生じたが、この方法では単に化学銅のみが付与される
に過ぎず、化学銅と電気銅との2層構成を実現すること
は出来なかった。しかし、化学銅は電気銅に比べるとそ
の成分の純度が劣るため、上記2層構成の回路パターン
をフルパターン方式にノ、キを通じて実現することは、
当業技術者が緊急に解決すべき技術的課題とし・て緊急
に要望されているところであった。
本発明は積層板の面上の非回路パターン部分には全く銅
層(いわゆる1次鋼)の被着を行わずに、いわゆるフル
パターン法によって所期の目的を達成するものであり、
その要旨は頭書に記載の特許請求の範囲に掲記したとお
りである。
本発明方法の具体的態様を銅張積層板を例にとり、かつ
図面を参照しながら説明する。
図面第1図中のブロック1は板取り工程を示し、市販の
銅張積層板を所定の平面寸法をもつものに切り揃えるの
である。第3図はそのようにして準備された銅張り積層
板Aをその部分断面図として略示したもので、13は絶
縁物層、14はその表裏の両面に被着されている銅箔層
を示す。なお、この板取りを行ったのちに公知のように
脱脂洗浄剤によって表面の洗浄処理をする。これには市
販の各種洗浄剤の任意適宜の物を選んで使用する。この
前処理により、後述するような、ソフトエツチング、触
媒付与等の効果を助長することができる。
図面中のプロ、り2は穴明は工程を示し、ドリルを使用
して所要数のスルーホール けする。
第3図の(2)はこのような穴明は工程後における積層
板の、1つのスルーホールおよびその付近の部分を図式
的に示した部分拡大断面図であって、13は絶縁物層、
14はその表裏両面に被着されている銅箔層、15は1
つのスルーホール(ただし、図面を明瞭にするために直
径をいちじるしく拡大して示した)である。第2図tは
銅張積層板のごく一部分の平面図で、そのような穴明は
位置の1例(図示は3個の場合)を示した。この図にお
いて10は3個のスルーホールを示し、11は後に形成
せらるべき回路パターン部、12は非回路・2タ一ン部
、すなわち素地部分をあられす。
次に第1図中のブロック3は1次研磨り程を示し、好適
には揺動式のブラシ研磨機とかホーニング機とかの公知
装置を使用して、穴明は部のパリ取りを行なう。かくし
て得られた半製品の断面図は第3図の(2)と実質的に
同じである。
次に第1図のブロック4は適宜の触媒を使用して行う粗
面化のだめの触媒付与工程を示す。
所要の処理は触媒の溶液にディ、ブして行なわれる。こ
の種の目的に使用される触媒としては、すでに多くのも
のが知られている。この工程においては促進剤および(
または)増感剤の付与を同時に行うこともあるし、次段
の別王程として付与することもある。
次に第1図のプロ、り5は2次研磨工程を示し、好適に
は揺動式のプラノ研磨機とか,+1−ニング機とかの公
知装置を使用し、スルーホール部を残して銅箔表面の全
面か呟実質的に触媒を除き去る。
かくして、スルーホール部以外の銅箔表面からはこの2
次研磨工程により触媒が除去されている。
このように処理する理由は銅箔表面は触媒がなくともメ
ッキによって追加の銅分を被着できるが、スルーホール
部分は樹脂であるために触媒がないと被着が不可能であ
るために残すわけである。但し、銅箔表面から全面的に
触媒が除去されているかというと、多少は残っている。
そのような触媒残留分が少ないほど、付加鋼の密着度が
高い。
なお、第3図の(3)はこのような2次研磨後の状態と
、その次段の非回路パターン部にメツキレシスト16を
付与した状態とを合せ示している。
次に第1図のプロ、り6はパターン形式1程を示し、常
法にしたがい、ドライフィルムもしくはスクリーンを使
用して1弓路パタ一ン部分の形成を行う。ドライフィル
ム使用の場合は、現像と修正との工程がこれに含まれる
次に第1図のブロック7は付加的銅付与工程であって、
化学銅17および電気銅18の付与を回路パターン部分
に対してのみ行う。化学銅および電気銅を付与したのち
に、さらに引続いて半田メッキ19の付与をする。この
状況を第3図の(4)に示した。
次に、第1図のブロック8はドライフィルム使用の場合
に限って行なわれる剥離工程であって、ドライフィルム
を剥がす。すると、回路パターン部分とスルーホールの
みに化学銅17、電気銅18のほかに、さらにエツチン
グレジストとしての半田メッキ19が付与されている。
この状況が第3図の(5)に示されている。
次に第1図のブロック9は工、チング工程である。これ
により、酸処理が行なわれ、非回路パターン部分の銅箔
は溶去されるが、エツチングレジストを施こされた回路
パターン部分は酸素を受けることなく残置される。この
状況を第3図の(6)に示した。なお、第3図の(3)
に現われるスルーホールの触媒20は同図の(4)〜(
6)にも同様に存在するのであるが、図面の複雑化を避
けて図示は省略されている。
本発明の重要工程として、スルーホール以外の部分から
研磨により触媒の除去作業を行うのは、これによりスル
ーホール以外のすべての銅表面が研磨されて触媒を除去
することにあるが、その理由は銅表面は触媒がなくても
、化学銅メッキ及び電気メッキが行なわれるが、スルー
ホールの部分は非導電性の樹脂面が露出しているために
銅メッキが出来ないからである。従ってこれらの銅メッ
キをするための媒介手段として触媒が是非必要なわけで
ある。ただし、研磨処理により銅表面から完全に触媒が
除去されてしまうのではなく、スクラブ研磨等の研磨処
理なのであるから多少は残っている。もちろん、触媒除
去が充分であるほど、製品たる印刷基板の回路パターン
を高密度にすることが出来る。
なお、上記において、化学銅、電気銅、半田メッキは実
質上、ワンラックで実施ができる効果がある。
数値的実施例 代表的な1例として、表裏の銅箔の厚さが18〜35μ
、絶縁基板の厚さが1.6〜3.2篩であるものを適寸
、たとえば20cmX30mの矩形板に板取りしたもの
を50枚調製した。
次に揺動式のブラシ研磨機またはホーニング機を使用し
て1次研磨を行ない、スルーホールのまわりに出来てい
たパリを除去した。
次に、洗浄・脱脂用の公知の前処理剤、たとえばシフラ
イ・シャツ々ン株式会社の販売に係る1クリーナ・コノ
デインヨナ−1110 ’を1容、水19容の洗浄浴を
建浴しく酸の適量を加えることができる)、温度65〜
77℃で2〜5分の間、被処理物を動かしなからディ、
ブして、ひどい指紋や軽度の付着油を除去して清浄にす
る。それから、2回水洗を行なう。
次に触媒付与工程に移るのであるが、第1法としては特
許第1η3脇 号(特公昭55−34220号公報)に
記載されているワニリンを促進剤ないし増感剤として使
用するとともに、それから公知のソフトエツチング法を
採用した。前記のための処理浴としては、 塩化パラジウム ・・・・・・・・・・・・ 0.02
F塩化第一錫・・・・・・・・・・・・・・・・・・・
・・ 0.5y−ワニリン ・・・・・・・・・・・・
・・・・・・・・・・・・ 0.035’IN−HC石
 ・・・・・・・・・・・・・・・・・・・・・・・・
 5 cc蒸蒸水水・・・・・・・・・・・・・・・・
・・・・・・・・・・1!の割合の浴を建浴し、フェノ
ール樹脂鋼張積層板を2分間浸漬して、活性化処理と触
媒付与工程とを同時に実施し、水洗し乾燥した。
次に第2法として、触媒付与工程のみをまず行ない、そ
れから活性化処理を行なう方法を採用した。
すなわち、蒸溜水か脱イオン水840m1に対しシブレ
イ・ファーイースト株式会社の市販に係る触媒液1キヤ
タボジツト44′を30 at加えた割合の処理液を造
り40℃で2〜4分間上記の積層板を浸漬してスルーホ
ールを含む全面に対して金属パラジウム・コロイドを触
媒として付与した。次に、その積層板を充分に水洗した
次に、水5容に対しシブレイ・ファーイースト株式会社
の販売に係る促進剤°アクセレレータ−191を1容加
えたものの適量を建浴し、上記の積層板を3〜5分間浸
漬して活性化した。
次にそれを充分に水洗して、次段の工程へ持ち込んだ。
次に、揺動ブラシ型の研磨機にかけて2次研磨処理を行
ない、上記の積層板のスルーホール部を除く全表面から
、触媒分を実質的に取り除いた。しかし、付着している
促進剤の量にはあまり変化はないと推定される。
次は、パターン形成工程であって、ドライフィルム(又
はスクリーン)を使用し非回路パターン部分(但し、ス
ルーホール部分を除く)上にメツキレシストを付与して
マスキングすることによって回路パターンを形成するの
である。
この工程が終ると、化学鋼と電気鋼ならびに半田メッキ
をメッキ工程によって回路パターン部分とスルーホール
部分とのみに付与するのである。この工程が終了した状
況は第3図の(4ンに模式的に示されている。
なお、銅箔と化学鋼との密着を強固なものにするために
、いわゆるソフトエツチングを行なって銅箔表面をツヤ
消し状に粗化することができる。このためKは過酸化ア
ンモニウムを純水もしくは水道水に150〜2501μ
なるべくは2001μの割合で添加したものを用いて建
浴し温度25〜35℃に保ちつつディップによって粗化
させることができる。この場合、基板を5〜10crn
のストローク幅で毎分3〜lO回の割合で揺動させて目
的を達成することができる。
なお、化学銅メッキ、電気銅メッキの建浴、処理温度、
処理時間、電流密度などは通例にしたがうことができる
。半田メッキについても同様であるが、その1例を示す
と、金属錫対金属鉛の比が60%: 4(lであるよう
な半田メッキ皮膜が得られるようにするには、適量の蒸
溜水に対し □ 45%ホウフッ化錫・・・・・・・・・・・・・ 65
 m9/1)45チホウフツ化鉛・・・・・・・・・・
・・・ 23 m4/145チホウフツ化水素酸 ・・
・・・200 m1l13を加え、さらに若干の添加剤
を加えてなる組成の浴を建浴した。この浴を温度26℃
に保持し、陰極電流密度2.1 A/drn’において
2〜5分間処理するがよい。
以下に、本発明の作用効果について要約すれば次のとお
りである。
すなわち本発明においては、2次化学鋼および2次電気
銅を付与する必要がなく、シかも、銅箔の素地面VCは
化学鋼および電気銅はなんら付与する必要がないから、
必要な銅量を純にも減少できる。しかも、化学鋼および
電気銅の付与は回路パターンの部分とスルーホールの部
分のみで、全面積のし3〜V5あるいはそれ以下となり
、メッキ(その厚さは約18〜35μ程度が好適である
)のための銅量、化学薬品および作業時間が従来の内程
度の2hで足り、全工程の所要時間および電力がいちじ
るしく節約できる。
製造コストもそれに準じて低廉化しうる。
【図面の簡単な説明】
第1図は本発明の印刷回路基板の製法工程を示したプロ
、り図、第2図は本発明の印刷回路基板において3個の
スルーホールを有する回路の一部分を拡大して示した略
図的平面図、第3図は本発明方法の数次工程において、
触媒、化学銅、電気銅、半田メッキが被着される過程を
示した略図断面的説明図である。 これらの図において、 1〜9・・・・・・工程。 10・・・・・・スルーホ
ール。 11・・・・・・回路パターン部。12・・・・・・非
回路パターン部。 13・・・・・・絶縁物層。 14・・・・・・銅箔。 15・・・・スルーホール。16・・・・・・レジスト
層。 17・・・・・・化学鋼。 18”°゛°°°電気銅・
19・・・・・・半田メッキ。 20・・・・・・触媒
。 第1図 口四■肩巨【=r9 第3図

Claims (2)

    【特許請求の範囲】
  1. (1) 回路パターン部の断面は絶縁基材、銅箔、化学
    銅、電気鋼の各層が逐次被着合体せられたものから成る
    が銅箔と化学銅との間には触媒分を実質的に含まず、非
    回路パターン部は絶縁基材のみで銅層を含まず、スルー
    ホール部は絶縁基材、化学銅、電気鋼の各層が被着合体
    せられたものから成り、しかも絶縁基材と化学鋼との間
    には促進剤と触媒分を含む層が存在せしめられているこ
    とを特徴とする印刷回路基板。
  2. (2)絶縁基材の表裏両面に銅箔を被着した印刷回路基
    板にスルーホールを穴明し、洗浄処理し、それから促進
    剤を含みうる触媒層を付与し、乾燥した後、スルーホー
    ル部分を残して表裏両面から触媒を実質的に研磨除去し
    、それから非回路パターン部分をドライフィルムにより
    レジストし、焼付、現像処理を行なうか、又はスクリー
    ン法で回路パターンを形成し、それから後に回路パター
    ン部分とスルーホール部分に化学銅、電気鋼の各層を実
    質子ワンラ、りにて付与することを特徴とする特許請求
    の範囲第1項に記載の印刷回路基板の製法。
JP6899084A 1984-04-09 1984-04-09 電気メツキ法による印刷回路基板とその製法 Pending JPS60213085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6899084A JPS60213085A (ja) 1984-04-09 1984-04-09 電気メツキ法による印刷回路基板とその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6899084A JPS60213085A (ja) 1984-04-09 1984-04-09 電気メツキ法による印刷回路基板とその製法

Publications (1)

Publication Number Publication Date
JPS60213085A true JPS60213085A (ja) 1985-10-25

Family

ID=13389605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6899084A Pending JPS60213085A (ja) 1984-04-09 1984-04-09 電気メツキ法による印刷回路基板とその製法

Country Status (1)

Country Link
JP (1) JPS60213085A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589398A (ja) * 1981-07-10 1983-01-19 株式会社日立製作所 プリント回路用基板の製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589398A (ja) * 1981-07-10 1983-01-19 株式会社日立製作所 プリント回路用基板の製造法

Similar Documents

Publication Publication Date Title
US4444619A (en) Method of producing printed circuits
CN102046849B (zh) 增进抗酸性的组合物
JP2007523263A (ja) アルミニウムへの電気メッキ方法
JPS60207395A (ja) スルーホールメツキした電気プリント回路板の製造法
US6044550A (en) Process for the manufacture of printed circuit boards
JPS596597A (ja) 印刷回路板にめくら貫通孔を穿孔する方法
JPS6257120B2 (ja)
JPH04100294A (ja) プリント配線板の製造方法
GB2080630A (en) Printed circuit panels
JPS63168077A (ja) プリント配線板の製造法
JPS60213085A (ja) 電気メツキ法による印刷回路基板とその製法
JPH05259611A (ja) プリント配線板の製造法
US6003225A (en) Fabrication of aluminum-backed printed wiring boards with plated holes therein
JP3475962B2 (ja) プリント回路板の製造方法
JPH06260759A (ja) プリント回路板の製造方法
JPH06260757A (ja) プリント回路板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JPH03201592A (ja) プリント配線板の製造法
JPH05235519A (ja) 配線板の製造法
JPH02312295A (ja) プリント基板の製造方法
JPS62266895A (ja) 耐熱性単層及び多層積層基板の製法
JPS63299297A (ja) 導体回路板の製造方法
JPH06260758A (ja) プリント回路板の製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPH0794871A (ja) 多層配線板の製造法