JPS60211822A - Ｓｏｉ結晶形成法 - Google Patents

Ｓｏｉ結晶形成法

Info

Publication number
JPS60211822A
JPS60211822A JP59068021A JP6802184A JPS60211822A JP S60211822 A JPS60211822 A JP S60211822A JP 59068021 A JP59068021 A JP 59068021A JP 6802184 A JP6802184 A JP 6802184A JP S60211822 A JPS60211822 A JP S60211822A
Authority
JP
Japan
Prior art keywords
film
groove
silicon film
laser
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59068021A
Other languages
English (en)
Inventor
Koji Egami
江上　浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59068021A priority Critical patent/JPS60211822A/ja
Publication of JPS60211822A publication Critical patent/JPS60211822A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電子デバイス工業に用いられる半導体装置用基
板の１つであるＳＯＩ　（Ｓｉｏｎ　Ｉｎ５ｕｌａｔｏ
ｒ　）結晶の形成法に関するものである。
（従来技術とその問題点） 絶縁体基板上のシリコン膜をレーザビームにより再結晶
化させて、単結晶化する場合、単結晶化させようとする
領域の周辺部の温度は該領域の中心部の温度より高くす
ることが盛装である。なぜならば、再結晶化は温度の低
い領域から、賃い領域へ向って進行し、結晶が成長する
。したがって中心部の温度か低く、周辺部の温度が高い
と、単結晶化領域には結晶粒界が導入されず、均一で大
面積の単結晶化領域が得られるからである。ドーナツ型
ヒーム法（文献１　）　（Ｓ、Ｋａｗａｍｕｒａ、Ｊ、
５ａＫｕ−ｒａ　ｉ　＋Ｎ、Ｎａｋａｎｏ　Ｔ　ａｎｄ
Ｍ、Ｔａｋａｇ　ｉ　１Ａｐｐ　１　、Ｐｈｙｓ　、Ｌ
ｅｔｔ　、　４０　。
３９４（１９８２）、）はレーザの発振モードを制御し
、Ｔ　Ｅ　ＭｏｒとＴＥＭ、。の線型結合セードを作成
し、レーデビームの形状をドーナツ型にすることにより
、加熱源のエネルギー分布を中心部か小さく、周辺部が
大きくなるようにしたものである。この方法は発振モー
ド制御が非常に難しいという間迫点がある。
一方、キャップ膜法（文献２　）　（−Ｊ、Ｐ、Ｃｏｌ
ｉｎＣｏｌｌｎ　Ｅ、Ｄｅｒｎｏｕｌ　ｉｒ＋＋Ａｐｐ
ｌ　、Ｐｈｙｓ、Ｌｅｔｔ、４１　、３４６　（１９８
２）、）はシリコンより屈折率の小さい、５ｉｓＮ。
や５ｔｏ２膜を再結晶化す七゛る領域にストライブ状に
抜機し、キャンプ膜／シリコン膜／基板橋造から生じる
光学的干渉を制御し、キャップ膜會ｖａした領域下のシ
リコンの温度をキャップ膜の無い領域の温度エリ高くす
るという方法である。この方法の光学的干渉制御は空気
／キャップ膜／シリコン／基板という構造の下で、最適
化するために、制御する、膜厚、屈折率等のパラメータ
が多く、難しいという問題点がある。
（発明の目的） 本発明は、このような従来例の欠点、特に制御の難しさ
を除去せしめて、制御性か良く、製造工程が容易なＳＯ
Ｉ結晶結晶形合法供することにある。
（発明の構成） 本発明によれは、絶縁体基板上にシリコン膜勿堆積した
後、該シリコン膜表面に溝を加工し１、レーザビームを
溝と平行に走査することにより、荷と平行方向に長く伸
びた単結晶シリコン膜を形成することが可能なＳＯＩ結
晶結晶形合法４られる。
（発明の原理） マス、シリコン膜表面に溝を設けることにより、シリコ
ン膜に膜厚差が生ずる。溝の閑さを側御することにより
、溝が設けらノ１ていない領域では、空気／シリコン／
基板構造から生する光学的干渉効果のうち、レーザの波
長に内周る反射光干渉ピークが極太になるように定める
。また、溝が設（すられている領域では同じ＜、空気／
シリコン／基板構造から生１−る光学的干渉効果のうち
、レーザの波長に対する反射光干渉ヒータが極小になる
工うに定める。したがって、単にシリコン膜厚差を設げ
、レーザのエネルギー吸収量に大小の差勿生じさせるだ
げではなく、干渉効果を考慮した上で、レーザのエネル
ギー吸収量に大小の差を生じさせ、溝の設（すられてい
ない領域の温度が、溝の設けられている領域の温度より
制御性良く、安定的に低くなるので、レーザを溝と平行
方向に走査すれは、溝と平行方向に長く伸ひた単結晶シ
リコン膜か得られる。
（実施例） ある。直径７５市、板厚４５０μｍの石英ガラス基板１
上に減圧化学気相成長法で多結晶シリコン膜２を堆積し
、次いで溝３を加工した。シリコン膜２の膜厚ｔは０．
６１μｍとしだ。溝３は周期りで加工し、その溝幅ｌは
２μｍ１その溝の床さＸは０１６μｍ　とした。なお、
周期りとして、１５，２０．２５μｍの３種類のものを
加工した。溝加工は通常のフォトリソグラフィ技術を用
い、ドライエツチングにより行った。上記のごとく得ら
れた試料では、先ず、溝の設けられていないシリコン膜
ではその膜厚ｔは、シリコンの屈折率ｎ（アルゴンレー
ザの波長λ、０．５μｍに対する）が約３．９であり、
整数Ｎとして９を選ぶと、２ｎｔ＝（２Ｎ＋１　）λ／
２　の式を誤着１．５％以内で満足する。これはアルゴ
ンレーザ波長に対して、反射干渉ピークの極大に対応し
ている。次に、溝の設けられているシリコン膜ではその
膜厚は（ｔ−ｘ）であり、整数Ｎとして７を選ぶと、２
ｎ（ｔ−ｘ）＝Ｎλの式を誤差１．９％以内で満足する
。これはアルゴンレーザ波長に対して、反射干渉ピーク
の極小に対応し℃いる。したがって、溝の設けられてい
るシリコン膜の方が、溝の設けられていないシリコン膜
エリ、単位体積当り、より多くのエネルギーを吸収する
ことがわかる。
さて、次に、上記の試料を３００”Ｃに加熱し、ｃｗ−
Ａｒ　レーザ（波長０５μｍ）を用いて７二−ルした。
レーザの出力は３Ｗ、ビーム径１００μｍ１走査速 条件で、アニールを行った。再結晶化して得た試料に５
ｅｃｃｏエツチングを施して結晶性を評価したところ、
溝の周期りが１５＋２０１２５μｍのいずれの試料にお
いても、結晶粒界が心らがじめｍ３ｔ″加工しておいた
領域下にのみ見られ、その粒界は溝３と平行方向に伸び
ていた。本発明で得られた単結晶シリコン膜では、その
幅は、溝３の周期りに対応していることが判明し、幅１
５，２０．２５μｍで長さ３〜５　ｍｔｘという大きな
シリコン単結晶膜が形成された。
本実施例では、基板として石英ガラスを用いたが、サフ
ァイア等の他の絶縁体基板や表面に絶縁膜を形成した半
導体基板を用いても、同様な結果が得られた。ｆた、レ
ーザとしてＣＷ−Ａｒ＋を用いたが、他の波長の異なる
レーザを用いても同様の結果が得られる。
（発明の効果） 前記従来例では、得られた単結晶シリコン膜の長さは数
百μＴｒＬ程度であるが、本発明では、シリコン膜厚の
みを制御すれは良く、非常に制御性が良いので、単結晶
シリコン膜の長さが３〜５１１１程度のものが得られた
。以上詳細に述べた曲り、本発明によれば、大面積の単
結晶シリコン膜を得ることか出来、半導体装置製造に当
り、多大の効果をもたらす。
【図面の簡単な説明】
第１図は、本発明の一実施９１」を説明するために用い
た基板断面の模式図。 １・・・石英ガラス基板、２・・・シリコン膜、３・・
・溝代臥弁コ士内原　晋、・ ２．−　″

Claims (1)

    【特許請求の範囲】
  1. 絶縁体層上のシリコン膜をレーザビームアニールによっ
    て単結晶化させるＳＯＩ結晶結晶形成光いて、絶縁体層
    上に膜厚ｔの非晶質または多結晶シリコン膜を堆積し、
    該シリコン膜の膜厚ｔは用いるレーザビームの波長λ、
    シリコンの屈折率ｎに対して、２ｎｔ　＝　（２Ｎ＋　
    １　）λ／２（ただし、Ｎは任意の整数）をほぼ満足す
    る値とし、次いで、該シリコン膜表面に周期りで、幅１
    ｃｌ＜Ｌ）、深さｘ（ｘ＜ｔ）の溝を形成し、該酵部分
    のシリコン膜の膜厚（ｔ−ｘ）は２ｎ（ｔ−ｘ）＝Ｎλ
    （ただし、Ｎは任意の整数）をほぼ満足する値とし、し
    かる後、レーザビームを該溝と平行方向に走青し、該シ
    リコン膜を単結晶化することを特徴とするＳＯＩ結晶結
    晶形成
JP59068021A 1984-04-05 1984-04-05 Ｓｏｉ結晶形成法 Pending JPS60211822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59068021A JPS60211822A (ja) 1984-04-05 1984-04-05 Ｓｏｉ結晶形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59068021A JPS60211822A (ja) 1984-04-05 1984-04-05 Ｓｏｉ結晶形成法

Publications (1)

Publication Number Publication Date
JPS60211822A true JPS60211822A (ja) 1985-10-24

Family

ID=13361739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59068021A Pending JPS60211822A (ja) 1984-04-05 1984-04-05 Ｓｏｉ結晶形成法

Country Status (1)

Country Link
JP (1) JPS60211822A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170912A (ja) * 1987-01-08 1988-07-14 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170912A (ja) * 1987-01-08 1988-07-14 Matsushita Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS6392012A (ja) 積層物品およびその製造方法
US4773964A (en) Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support
JPH07283138A (ja) シリコンへの炭素のレーザー蒸着による炭化シリコンの結晶学的整合フィルムの作成
JPH05326402A (ja) 半導体装置の製造方法
US4737233A (en) Method for making semiconductor crystal films
JPS60211822A (ja) Ｓｏｉ結晶形成法
JPS60189922A (ja) 単結晶層の製造方法
JPS61241909A (ja) Ｓｏｉ結晶形成法
Davis et al. Recrystallisation of CVD poly-Si on insulator by dual electron-beam processing
JP4032553B2 (ja) 半導体製造装置
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPS5522811A (en) Manufacturing of semiconductor apparatus
JPS59148322A (ja) 半導体装置の製造方法
JP3142893B2 (ja) 薄膜半導体装置
KR930000227B1 (ko) Sog를 이용한 soi 소자 제조방법
JPH10214978A (ja) 半導体マイクロマシン及びその製造方法
JP3484547B2 (ja) 薄膜形成方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPS6237922A (ja) 半導体基板
JPH0442358B2 (ja)
EP0431685A1 (en) Method of forming thin defect-free strips of monocrystalline silicon on insulators
JPS59121823A (ja) 単結晶シリコン膜形成法
JPS58212123A (ja) 単結晶薄膜の製造方法
JPS59139624A (ja) 試料の加熱方法