JPS6392012A - 積層物品およびその製造方法 - Google Patents

積層物品およびその製造方法

Info

Publication number
JPS6392012A
JPS6392012A JP62245958A JP24595887A JPS6392012A JP S6392012 A JPS6392012 A JP S6392012A JP 62245958 A JP62245958 A JP 62245958A JP 24595887 A JP24595887 A JP 24595887A JP S6392012 A JPS6392012 A JP S6392012A
Authority
JP
Japan
Prior art keywords
capping layer
film
silicon
deposited
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62245958A
Other languages
English (en)
Inventor
フランシス　ポール　フェールナー
ロジャー　アレン　ミラー
アーサー　ジョン　ホイットマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Glass Works
Original Assignee
Corning Glass Works
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Glass Works filed Critical Corning Glass Works
Publication of JPS6392012A publication Critical patent/JPS6392012A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/905—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、さらに詳細には
、絶縁層上で半導体材料の層を結晶化するための方法に
関する。
シリコンは結晶化／再結晶化法において最も一般に使用
されている材料であるから、この明細古では「シリコン
」という用語は、ゲルマニウム、ヒ化ガリウム等のよう
な他の半導体材料を使用しうる方法を記述するためにも
用いられる。
「結晶化する」および「結晶化」という用語は、無定形
材料を加熱して結晶化させる方法および多結晶材料を加
熱して再結晶化させる方法の両方を記述するために用い
られる。なぜなら、これらの方法ではその材料が溶融状
態から結晶化されるからである。
絶縁体上のシリコン膜は、フラット・パネル表示装置に
適した大面積装置アレイ、高電圧、高周波数集積回路の
ための誘電的に隔絶された装置等を製造するために使用
されうる。
シリコン膜は適当な基板上に、無定形または多結晶のシ
リコンを、大面積膜または島のプレイとして沈積させる
ことによって作成されている。半導体ｎ９は、半導体装
置が基板の表面を横切る方向に同様に離間されるべき場
合には島アレイとして形成されることが多い。続いて、
シリコン膜全体またはそれの一部分がそれを結晶化させ
るためにレーザビームまたは高強度光源を照射すること
によって加熱される。あるいは、結晶化エネルギ源とし
て電子ビームまたは可動ストリップ・ヒータが用いられ
ている。
シリコン膜はガラスまたは溶融シリカの基板上に形成さ
れている。熱膨張的に沈積されるシリコン膜に近似した
ガラス基板を用いることにより、レーザ結晶化時の熱応
力亀裂が軽減または除去されうる。ガラス基板上にシリ
コン膜を沈積させる前に、そのガラス基板上には耐熱性
材料の障壁層が沈積される。Ｓｉ、Ｎ、のようなイオン
障壁層および／または５ｉＯｚのような電子障壁層を用
いることができる。このような障壁層は従来化学蒸気沈
積（ＣＶ　Ｄ）法によって沈積される。アプライド・フ
ィジックス・レターズ（ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ
　　　　Ｌｅｔｔｅｒｓ）、Ｖｏｌ、　　　４　０　　
、　Ｎｏ、６　．１９８２年３月１５日、第４６９〜４
７１頁における「ガラス上におけるＳｉ膜のレーザ結晶
化」という名称のアール・エイ・レモンズはかの論文に
種々のガラス基板について論述されている。この論文は
、狭い周縁凹部（ｍｏａｔｓ）と小さい島（ｉｓｌａｎ
ｄｓ）でシリコン膜をパターン化することによって、溶
融石英とシリコンとの不整合によるシリコン膜のクレー
ジング（ｃｒａｚｉｎｇ）が回避されうろことをも示し
ている。
層が溶融された場合に集塊化（ａ（Ｈｇｌｏｍｅｒａｔ
ｉＢ）するのを防止するために、それの表面上にキャッ
ピング層（ｃａｐｐｉｎＩＸｌａｙｅｒ）が沈積される
。米国特許第４３７１４２１号に教示されているように
、そのキャッピング層は、例えばＣＶＤまたは最初に添
着された無定形または多結晶シリコン膜上での熱酸化の
ような方法で形成されたＳ　ｉ　Ｏｚの層よりなる。そ
の米国特許は、二酸化シリコン・キャッピング層上また
はその下にＣＶＤのような方法によって窒化シリコン（
ＳｉｚＮ−）の付加層が形成されうろことをさらに教示
している。その付加５ｉｓＮａは、５ｉ０２の単一層に
比較して被覆層の濡れ特性をさらに向上させるように思
われる。Ｓｉｎ、キャッピング層の厚さは通常０．５〜
２．０μｍである。Ｓｉ、ＮＪＪＩＪは数百オンゲスロ
ムの厚さを有しうる。
キャッピング層を有しない大面積シリコン膜は、レーザ
・パワー、走査速度等のようなプロセス・パラメータが
非常に注意深く制御されれば、集塊化することなしに結
晶化されうる。しかし、そのような方法は、プロセス裕
度が小さいので産業用としては適していない。一般に、
特にシリコン膜が島状をなしている場合には、表面の平
滑性および一体性をうるために、キャッピング層が必要
とされる。さらに、薄いシリコン膜は厚いものよりも容
易に集塊化する傾向がある。
アプライド・フィジックス・レターズ、　　Ｖａｔ。
４７、Ｎｏ、　２．１９８５年７月１５日、第１５７〜
１５９頁におけるエル・プフェイファはかの「通気孔を
設けられたＳ　ｉ　０２キヤンプ下でのゾーン溶融によ
る高結晶完成度を有するシリコンオンインシュレータ膜
」という名称の論文は、ＳｉＯ□キャッピング層に開孔
のアレイをエツチングにより形成することにより熔融処
理のために作成されたゾーン溶融された厚い（少なくと
も１５μｍ）シリコンオンインシュレータ膜の結晶完成
度が著しく改善されたことを報告している。
この論文は、その改善が、結晶化の前に溶融シリコン中
の過剰溶解Ｓｉｎｇのレベルを低下させる通気通路の創
成によるものであることを理論づけている。上記プフエ
イファの論文の離散した通気孔は次のような難点を生じ
うる。すなわち、通気孔の寸法が大きすぎると、通気孔
内でシリコンの集塊化が生じろる。シリコン膜の通気領
域と非通気領域とが異なる光学的特性を有する。さらに
、通気孔を形成するために余分なフォトリソグラフ工程
が必要とされ、処理時間とコストを増大させる。
本発明の目的は、表面平滑度がその表面上に薄膜トラン
ジスタを形成するのに十分であるような態様で半導体膜
を結晶化する方法を提供することである。他の目的は、
半導体膜上に存在するキャッピング層上に離散した通気
孔を形成することなしに前記膜の結晶化時に発生するガ
スを通気させることを特徴とするそのような方法を提供
することである。
本発明は、耐熱性材料の表面上に沈積されそしてその後
に結晶化された半導体材料の膜の表面平滑度を向上させ
る方法に関する。この方法は前記膜力り８融状態にあっ
て結晶化されている場合に前記膜の集塊化を防止するた
めに、前記膜を結晶化させる前に、前記膜上にキャッピ
ング層を沈積させる工程を含む。前記キャッピング層と
耐熱性材料の表面との間にサンドイッチ状に配置された
状態で、熱がその膜に加えられ、その膜を結晶化させる
０本発明の特徴は、前記膜が結晶化されているあいだに
発生されたガスがキャッピング層の孔を通して通気され
るのに十分なだけ前記キャッピング層が多孔質である条
件下で前記キャッピング層を沈積させることである。
耐熱性材料の表面は適当な基体の表面かあるいは基体上
に形成された障壁層の表面かのいずれかでありうる。「
耐熱性材料」というのは、結晶化プロセスのあいｌどに
半導体材料を汚染しないように十分に高い軟化点温度を
有しているものを意味している。
前記沈積工程は供給源から蒸気を発生させ、そしてその
蒸気が前記膜上に沈ｆｉｌｌするように前記表面を位置
づけることよりなりうる。前記沈積工程は酸素中で実施
され、前記蒸気が酸素と反応して前記膜上に酸化物キャ
ッピング層を形成するようになされうる。前記供給源が
シリコンよりなるものでありかつ前記沈積工程が酸素中
で実施される場合には、シリコン蒸気が酸素と反応し前
記ＩＩり上にシリコンの酸化物を形成する。沈積用チャ
ンバ内の酸素の分配は、膜上にシリコンリッチの多孔質
キャッピング層が形成されるように十分に低いことが好
ましい。キャッピング層のシリコン膜、・チ性と多孔性
との両方が溶融シリコンに対する濡れ特性を改善し、よ
り平滑度の高いシリコン膜が形成されることになる。
以下図面を参照して本発明の実施例について説明しよう
。
本発明のレーザ結晶化方式が第１図に概略的に示されて
いる。結晶化されるべき膜２６を有するサンプル１０が
ヒータ１２に取付けられている。
このヒータ１２はサンプル１０のホルダでもある。
ヒータ１２は通常抵抗加熱器であり、サンプルの背面に
接触する。ヒータ１２を用いることにより、膜２６を溶
融させかつ所望の結晶化プロセスを開始させるのに必要
な入射レーザパワーが軽減されるとともに、そのプロセ
ス時における熱勾配および熱衝機が軽減される。シリコ
ンのレーザ結晶化のための好ましい実施例では、ヒータ
１２によって供給される偏倚加熱はサンプルの正面を３
００℃と５００℃との間の温度に維持するのに十分であ
る。
ヒーターサンプル・ホルダ１２はＸ−Ｙ位置決めテーブ
ル（図示せず）上に取付けられており、そのテーブルは
加熱されたサンプルを集束したレーザビームの下方に位
置づけて走査することができるようにする。一定のレー
ザパワーにおいて、サンプルの表面に直交する集束され
たビームの形状、方位およびパワー密度がそのビームを
集束させるために用いられるレンズ１４、Ｉ６の選択に
よって制御されうる。「方位Ｊ　（ｏｒｉｅｎｔａｔｉ
ｏｎ）とは、膜上における光のだ円スポットの長軸の、
そのスポットの移動方向に対する角度を意味する。
ビーム入射は基体表面に対して直交関係かあるいは傾斜
関係かのいずれかでありうる。Ｘ−Ｙ位置決めテーブル
を用いるのではなしに、サンプルは、レーザビームがそ
れを横切って走査しているあいだ、静止状態に保持され
てもよい。
第１図には、だ円形状に集束されたスポットを与える円
柱レンズと球面レンズの組合せが示されている。第１図
に示されているジグザグ走査時にはレーザビームはサン
プル１０の表面上にとどまっていてもよい、第３図に示
されている一方向走査方式は後で説明する特定の実施例
で用いられた。
第３図に示されているように、光スポット３０は一方向
にサンプル１０の表面を横切って走査する。
走査ｌのあいだに半導体膜の一部分を結晶化して後、走
査２．３および４のあいだ、光スポット３０はサンプル
１０を離れる。走査５は、走査ｌによって加熱された表
面の一部分にオーバラップして、再びサンプル表面を横
切って行われる。クロスハンチングで示された領域３２
は、サンプルの結晶化が生じた部分を示す。
サンプル１０は、第２図にさらに詳細に示されており、
溶融シリカ、ガラス、セラミック、ガラス・セラミック
、またはシリコン等の基体２２を有している。この基体
２２がＳｉＯ□のような適当な耐熱性材料で形成された
ものであれば、シリコンのような無定形または多結晶の
半導体材料の膜２６がその基体の表面上に直接形成され
うる。
溶融シリコンが耐熱性基体上に直接存在しうる結晶化プ
ロセスの時間のあいだにおけるシリコンと基体との相互
作用を最小限に抑えるために、シリコン膜と基体との間
にＳｉＯ□、Ｓｉ＊Ｎ４、Ａ　１　！　ＯｓまたはＳｉ
、ＯＮ、のような耐熱性材料の障壁層２４が設けられな
ければならない、相互作用を防止するためには、イオン
ビーム・スパッターされたＳ　ｉ　ｚ　ＯＮ　ｚまたは
ＣＶＤ沈積されたＳｉ、Ｎ、よりなる厚さ１０００人〜
１５００人の膜で十分である。このような障壁層は基体
中のトランプ・アルカリが、シリコンの沈積、結晶化時
、および／またはそれに続く薄膜トランジスタ（ＴＰＴ
）作成時に、そのシリコンに到達するのを防止するため
にも必要とされる。さらに、シリコン薄膜トランジスタ
の背面に対して電子的絶縁を与えるために、耐熱性障壁
層（例えばＳ！ｚＮａ）とシリコン膜との間にＳ　ｉ　
Ｏｘ層が設けられなければならない。
米国特許第４１８０６１８号に開示されているもののよ
うなガラス組成はシリコンのそれに適合しうる熱膨張係
数を有しているので、基体材料として用いられることが
望ましい、熱膨張不整合に基因する結晶化時のシリコン
の亀裂を防止するために、基体と障壁層の組合せの実効
熱膨張が実効的に、５ｈｏｔの比較的小さい膨張係数で
はなくて、膨張的に適合しうる基板の膨張係数となるの
に十分なだけ、ＳｉＯ□障壁層は薄い状態に保持されな
ければならない、従って、５ｉｏｚ障壁層の厚さは約１
．０μｍ以下であることが好ましい。
半４体膜２６を沈積するためには種々の公知の技術を使
用することができる。微粒子多結晶のＣＶＤ１：ｔａさ
れたシリコン膜と無定形の電子ビーム蒸着されたシリコ
ン膜との両方が本発明の方法によって結晶化された。ス
パッタリングのような他の膜沈積技術も効果的であろう
。シリコン膜の厚さは通常０．３μｍと２．２μｍの間
である。
結晶化時に溶融半導体材料のマスムーブメント（＋ｗａ
ｓｓ翔ｏｖｅｍｅｎ　Ｌ）を最小限に抑えかつそれの集
塊化を防止するために、半導体膜上に被覆層（ｅｎｃａ
ｐｓｕｌａｔｉｏｎ　１ａｙｅｒｓ）が用いられた。こ
のような被覆層は従来ＳｉＯ□、Ｓ　１ｓＮａまたはそ
れらの組合せのような耐熱性材料で形成されている。
本発明によれば、シリコン膜が結晶化されているあいだ
に発生されるガスが開孔を通じて通気されるのに十分な
だけ多孔質とする条件下で多孔質キャッピング層２８が
沈積される。ガス流に対する多孔質セラミック物体の透
過率は多孔率が５〜８％以下になると急激に低下する（
　Ｊ　ｏｈｎ　Ｗｉｌｅｙ＆ｔ　　５ｏｎｓ、１９７６
、発行「セラミックス入門」（ｌ　ｎｔｒｏｄｕｃｔｉ
ｏｎ　ｔｏ　Ｃｅｒａｍｉｃｓ）、第２版、第５２０〜
５２２頁参照）、従って、多孔質キャッピング層は、そ
のような通気が生ずるためには、理論密度の約９５％以
下の密度を有しなければならない、薄着、筒周波スパッ
タリング、反応高周波スパッタリング、イオンビーム・
スパッタリング、反応イオンビーム・スパッタリングの
ような他の技術も多孔質キャッピング層を沈積するため
に有効であろうｓ　２　Ｘ　１０−’Ｔｏｒｒの酸素圧
のもとて２人／秒の沈積速度でシリカを反応蒸着するこ
とにより形成された場合、多孔質キャッピング層２８は
若干のブルー・キャストをともなって透明であった。こ
の方法によって沈積された多孔質Ｓ　ｓ　Ｏｔの多孔率
は約１００ｒｒｌ／ダラムとなるように決定された。
キャッピング層はそれが連続するのに十分な厚さに沈積
されなければならない。すなわち、このキャッピング層
は半導体膜の全表面を被わなければならない。シリコン
のレーザ結晶化のためには、厚さ０．４〜２．０μｍの
８１０．多孔質層が適していることが認められた。表面
平滑を維持するために必要であればそれよりも厚いキャ
ッピング層が用いられうる。Ｓｉ３Ｎ、のような他の公
知の耐熱性キャッピング層材料が単独であるいはＳｉｎ
。
と組合せて混合物としてまたは積層構造として用いられ
うる。電気的に活性のドーパントでシリコンを汚染しな
い他の耐熱性材料でも多孔質キャッピング層を形成する
ことができ、そのような材料の例としては、炭化シリコ
ン、酸イツトリウム、および酸化タンタルがある。炭化
シリコンでも、それの厚さが大きすぎてシリコンに十分
な光エネルギを伝送することができない場合には、電子
ビームのような代替工ふルギ源を用いれば、キヤ。
ピング層として有用であろう。
最適結晶化のために用いられるレーザ・パワーはそれぞ
れの新しいグループのサンプルについて実験的に決定さ
れる。これは、代表的なテスト・サンプルに漸進的に大
きくなるレーザ・パワーを与え、キャッピング層をエツ
チング除去し、次にサンプルを選択的エッチャント（例
えばライト・エッチ（Ｗｒｉｇｈｔ　ｅｔｃｈ）　）で
エツチングし、その後で、各パワー・レベルで発生した
結晶化の状態を顕微鏡的に評価することによって行われ
る。ライト・エッチについての説明およびシリコン結晶
の欠陥を評価するためにそれを用いることについての論
述が、ジャーナル・オブ・エレクトロケミカル・ソサイ
エティ、ソリッド・ステート・サイエンス・アンド・テ
クノロジー、Ｖｏｌ、１２４、Ｎｏ、５．１９７７年５
月、第７５７〜７２６真におけるエム・ダブリユウ・ジ
ェンキンスの「シリコン結晶の欠陥に対する新しく好ま
しいエッチ」という名称の論文になされている。一般的
に、最も大規模でかつ最も高度に方位された結晶成長は
フィルムのＥｔｔ　ｔＲｉ値より少し低いパワー・レベ
ルで止する。
レーザ結晶化プロセスではだ円形状のレーザビームが用
いられることが多い。そのだ円形状レーザビームの長軸
の方位は、入射レーザビームによって画定された軸線の
まわりで円柱レンズを回転させるだけで変更されうる。
多孔質シリカ・キャッピング層はレーザ結晶化時または
そのまま残り、湿潤剤５ｉａＮｎが存在していなくても
、シリコン膜上に平滑な表面を維持する。表面プロフィ
ルメータ・トレースが沈積されたままのシリコン膜とレ
ーザ結晶化されたシリコン膜の両方について行われた。
この場合、レーザ結晶化された膜は、レーザ・パワーが
１０ワツト、だ円ビームが３２０μｍ×２５μｍ（長軸
が走査方向に対して４５＠の角度をなしている）、偏倚
温度が５００℃、走査速度が８１／秒、ステップが０．
１６　＊■という典型的な結晶化条件で結晶化された。
そのプロセスにおける沈積されたままのシリコン膜はＲ
ＭＳ表面あらさが５０人であり、レーザ結晶化された膜
のＲＭＳあらさば２１０人であった。結晶化されたシリ
コン膜が比較的平滑であるのはレーザ結晶化時にその上
に多孔質のシリコン膜が存在したことによるものと考え
られる。
表面の平滑さを維持することは薄膜トランジスタを処理
するために重要である。本発明によるキャッピング層を
用いて作成されたレーザ結晶化膜を処理して実用可能な
薄膜トランジスタを得ることに成功した。
キャッピング層の除去は、半導体装置および集積回路を
作成するためのフォトリトグラフインク・プロセス（ｐ
ｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ　ｐｒｏｃｅｓｓ）
で用いられる酸であるところの緩衝フン化水素酸でエツ
チングすることによって行われうる。第４図のグラフは
種々のシリコン層のエツチング速度を示している。曲線
４０は本発明の多孔質シリカ膜（２Ｘ　１０−’Ｔｏｒ
ｒの酸素圧において２人／秒の沈積速度でシリカを反応
蒸着させて形成された）のエツチング速度を示している
０曲線４２はレーザ結晶化した後での上記多孔質シリカ
膜のエツチング速度を示している０曲線４４はシリコン
を熱酸化して形成された５ｉＣｈのエツチング速度を示
す。
曲線４０と４４を比較すると、沈積されたままの多孔ｙ
ｓｔｏ□層のエツチング速度は熱酸化によって形成され
た従来のＳｉＯ，層よりも何倍も速いことがわかる。し
かしながら、曲線４０と４２を比較すると、多孔質キャ
ッピング層のエツチング速度は、レーザ結晶化が行われ
た後では、大幅に低下することがわかる。これらの観察
は膜の多孔率に関して解釈されうる。このような多孔率
は薄着膜において公知であり（例えばチャツプマン・ア
ンド・ホール・リミテッド、ロンドン、１９６６年発行
、エル・ホランド著「ＴｇＪ膜の真空沈積」第２０９頁
、第２２０頁参照）、かつそれは、１０ワツトのレーザ
処理の後でキャッピング層２８の厚さが１６％収縮した
ことの原因であることは明らかである。
本発明の方法は次のような利点を有している。
キャッピング層の沈積が単一の工程で行われうる。
従来用いられていたＳｉ＊Ｎａ濡れ層は必要とされない
。キャッピング層の開花がレーザ結晶化時に発生したガ
スに対する通気機構を与える。このような通気は、シリ
コン膜のゾーン溶融時に優れた平滑性と結晶品質を得る
ために有益である。この有益な通気効果は、フォトリト
グラフィによって離散した通気孔を形成することなしに
得られる。
多孔質キャッピング層は、Ｓｉ３Ｎ４を含んだ従来の非
多孔質複合層よりもＨＦによってより容易に除去される
。
シリコンの方位は、転位のないシリコンが用いられるＭ
Ｏ３装置製造技術において重要であり、その場合には、
（１００）シリコンは＜１１１）シリコンに比較よりも
表面密度が３倍低いから、（１００）シリコンの方が（
１１１）シリコンよりも好ましい。本発明のレーザ結晶
化されたシリコン膜の方位は好ましい（１１１）方位と
なるように決定された。この結果は、（１００）方位シ
リコンが見出されたレーザ結晶化についてのほとんどの
公開された報告と異なっている。しかしながら、レーザ
結晶化されたシリコン膜では、表面状態密度における３
の係数がかくれてしまう程度に転位密度が高く、かつ両
方の方位は装置製作上等しく有用である。
本発明の方法を例示する下記の実施例では、サンプル１
０は次のようにして作成された。基体２２は本質的にＳ
ｉ０□　６６重世％、／ｌ！２０，１９重量％１、Ｂａ
０９重量％、およびＣａ０６重量％よりなるアルカリ土
類金属アルミノケイ酸塩ガラスの厚さ１．０ｍｍのシー
トであった。このガラスは清澄のためにバッチに導入さ
れたＣ１を０．５％以下含存していた。３ｉｚＯＮｇよ
りなる厚さ０．１５μｍの障壁層が、５００℃の温度に
保持された基体表面に約１．０人／秒の速度でイオンビ
ーム・スパッターされた。基体が３５０℃の温度に保持
された状態において、１．５ｘ　１０−”Ｔｏｒｒの圧
力下で、厚さ０．５μｍのシリコン膜が約２０人／秒の
割合で障壁層上に電子ビーム蒸着された。３５０℃の温
度に保持されたシリコンの表面上に、５ｉ０２よりなる
多孔質キャッピング層が反応蒸着された。電子ビーム蒸
着されるシリコンをカチオン供給源とした場合、多孔質
Ｓｉｎｇが２×１０−’Ｔｏｒｒの酸素圧で沈積された
。沈積は、厚さ０．５μｍの層が形成される末で、２人
／秒の割合で生じた。５ｉｚＯＮ、の障壁層が沈積され
ているあいだ、基体は静止していた。厚さの均一性を改
善するために、シリコンおよびＳｉＯ□キャッピング層
沈積時に、その基体が回転された。
サンプルはピーク／サンプル・ホルダ１２に固定され、
このヒータがサンプルの正面を５００℃に維持した。
サンプルは、４５８〜５１４ｎｍマルチライン・モード
で動作する８ワツトＣＷアルゴン・イオンレーザを照射
された。この照射は無定形シリコンおよび極微細粒子ポ
リシリコンによって容易に吸収されたが、ガラス基体に
よっては吸収されなかった。焦点距離３００ｍ５の円柱
レンズと焦点距１ｉｉ１１８５ｕの球面レンズよりなる
レンズ・アセンブリによってレーザ出力がサンプル上に
集束された。
それら２つのレンズは８２０　Ｉｌｌだけ離間されてい
る。この場合、Ｔ　Ｅ　Ｍ　ｏ。モードでありかつ波長
が５１４龍であるとすると、得られるだ円状ビームに対
するｌ／ｅ”点におけるレーザビーム寸法の計算値は２
５μ×３１０μである。しかしながら、レーザは完全開
口を有するマルチライン・モードで用いられるので、レ
ーザ出力にはより高次のモードが存在していてもよく、
かつこれは実際の集束ビーム寸法を計算値よりも大きく
する傾向がある。
加熱されたサンプルは、電気的に駆動されるプログラマ
ブルＸ−Ｙ位置決め器を用いてレーザビームを走査され
、この場合のＸ方向走査速度は８国／秒であった。ビー
ム長軸と走査方向との間の角度は４５″であった。Ｘ方
向走査量のＹステップ幅は０．１２ｍｍであった。第３
図の単方向走査が用いられた。Ｙステップは各ラインが
前のラインに３０％〜５０％だけ重複するように選定さ
れた。
このようにして得られたシリコン膜は、Ｘ線回折によっ
て決定される好ましい（１１１）方位を示した。光学顕
微鏡（３００Ｘ）は小角度粒界を示唆している。
シリコンの島の形成を生じた次の実施例は、下記の点板
外は前述の実施例と同様である。０．１５ｐｍのＣＶＤ
沈積されたＳ：３Ｎａと１．０ｐｍのＣＶＤ沈積された
Ｓｉｎ、の積層障壁層が、前述した組成を有するガラス
基体上に形成された。大気圧ＣＶＤによって沈積された
２、０μｍシリコン膜が、フォトリトグラフインク技術
によって、２０、ｃ＋ｍｘｌｌｏ、ｃ＋ｍ−１２５μｍ
ｘ５７５μｍの寸法範囲の島にパターン化された。Ｓｉ
Ｏ□の０．５μｍ多孔質キャッピング層が前述のように
反応電子ビーム蒸着によって沈積された。３ワツト・レ
ーザビームが上記島を横切って０．２■／秒の速度で走
査された。レーザビームは２５μｍＸ３２５μｍの２つ
の重複しただ円スポットに集束された。
それらのだ丙申ｒ（、−Ｃま３００／Ｊｍだけ離間され
た。
このようにしてダンベル形の光スポットが走査時にシリ
コン島の全幅を含んだ。ビームの長軸と走査方向との間
の角度は９０″であった。基体温度は５００℃であった
。光学顕微ｔｉ？（３００Ｘ）は、１２５μｍＸ５７５
μｍの島でさえ単結晶であることを示した（エツチング
の後では可視粒界は存在しない）。
【図面の簡単な説明】
第１図は半導体膜を結晶化するための装置を示す概略図
、第２図は第１図の線２−２に沿ってみたサンプルの断
面図、第３図は単方向レーザビーム走査パターンの概略
図、第４図は種々のシリカ層のエツチング速度を示すグ
ラフである。 図面において、１ｏはサンプル、１２はヒータ、１４．
１６はレンズ、２２は基体、２４は障壁層、２６は半導
体膜、３ｏは光スポットをそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 １、耐熱性材料の表面を有する基体と、 前記表面上の半導体材料の膜と、 前記膜上に沈積されており、ガスを透過しうるのに十分
    なだけの多孔性を有する耐熱性材料よりなる多孔性キャ
    ッピング層を具備した積層物品。 ２、特許請求の範囲第１項記載の物品において、前記キ
    ャッピング層が理論密度の９５％以下の密度を有する前
    記物品。 ３、特許請求の範囲第１項記載の物品において、前記キ
    ャッピング層がＳｉＯ＿２よりなる前記物品。 ４、特許請求の範囲第３項記載の物品において、前記キ
    ャッピング層がシリコンリッチのＳｉＯ＿２よりなる前
    記物品。 ５、特許請求の範囲第１項記載の物品において、前記基
    体が耐熱性材料よりなる前記物品。 ６、特許請求の範囲第５項記載の物品において、前記基
    体がＳｉＯ＿２よりなる前記物品。 ７、特許請求の範囲第１項記載の物品において、前記基
    体はその表面上に耐熱性材料の障壁層を有する非耐熱性
    材料よりなる前記物品。 ８、耐熱性材料の表面に沈積されそしてその後で結晶化
    された半導体材料の膜の表面平滑度を高めて積層物品を
    製造する方法であって、前記膜が溶融状態にあって結晶
    化されつつある場合に前記膜の集塊化を防止するために
    、前記膜を結晶化させる前に、前記膜上にキャッピング
    層を被着させ、前記膜が前記キャッピング層と前記耐熱
    性材料の表面との間にサンドイッチ状に配置されている
    場合に、前記膜に熱を加えてそれを結晶化させる工程を
    含む方法において、 前記膜が結晶化されている場合に発生されたガスが前記
    キャッピング層を通じて通気されるのに十分なだけ多孔
    質である条件下で前記キャッピング層を沈積させること
    を特徴とする積層物品の製造方法。 ９、特許請求の範囲第８項記載の方法において、前記沈
    積工程が、供給源から蒸気を発生させそしてその蒸気が
    前記膜上に沈積するように前記基体を位置決めすること
    よりなる前記方法。 １０、特許請求の範囲第９項記載の方法において、前記
    沈積工程が酸素中で実施され、前記蒸気が前記酸素と反
    応して前記膜上に酸化物キャッピング層を形成するよう
    になされる前記方法。 １１、特許請求の範囲第９項記載の方法において、前記
    供給源がシリコンよりなり、かつ前記沈積工程が酸素中
    で実施され、前記蒸気が前記酸素と反応してシリコンの
    酸化物を形成するようになされる前記方法。 １２、特許請求の範囲第１１項記載の方法において、前
    記沈積工程における前記酸素の分圧が、シリコンリッチ
    のキャッピング層が形成されるのに十分なだけ低くなさ
    れる前記方法。 １３、特許請求の範囲第８項記載の方法において、前記
    沈積工程は、前記キャッピング層の密度が理論密度の約
    ９５％以下となる条件下で前記キャッピング層を沈積さ
    せることよりなる前記方法。
JP62245958A 1986-10-01 1987-10-01 積層物品およびその製造方法 Pending JPS6392012A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US913998 1978-06-09
US06/913,998 US4915772A (en) 1986-10-01 1986-10-01 Capping layer for recrystallization process

Publications (1)

Publication Number Publication Date
JPS6392012A true JPS6392012A (ja) 1988-04-22

Family

ID=25433792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62245958A Pending JPS6392012A (ja) 1986-10-01 1987-10-01 積層物品およびその製造方法

Country Status (5)

Country Link
US (1) US4915772A (ja)
EP (1) EP0262789A1 (ja)
JP (1) JPS6392012A (ja)
KR (1) KR950012909B1 (ja)
CA (1) CA1333042C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016015A (ja) * 2000-04-28 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US4992393A (en) * 1989-06-01 1991-02-12 Ricoh Company, Ltd. Method for producing semiconductor thin film by melt and recrystallization process
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
NL9000324A (nl) * 1990-02-12 1991-09-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
ATE132919T1 (de) * 1990-04-10 1996-01-15 Canon Kk Verfahren zur herstellung einer halbleiterdünnschicht
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH06140704A (ja) * 1992-10-26 1994-05-20 Mitsubishi Electric Corp レーザ光照射装置
DE69430230T2 (de) * 1993-10-14 2002-10-31 Neuralsystems Corp Verfahren und Vorrichtung zur Herstellung eines Einkristallinen dünnen Films
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6723590B1 (en) * 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JP3453436B2 (ja) * 1994-09-08 2003-10-06 三菱電機株式会社 半導体層を溶融再結晶化するための装置
US5893948A (en) * 1996-04-05 1999-04-13 Xerox Corporation Method for forming single silicon crystals using nucleation sites
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
US6087276A (en) * 1996-10-29 2000-07-11 National Science Council Method of making a TFT having an ion plated silicon dioxide capping layer
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6383913B1 (en) * 2001-04-06 2002-05-07 United Microelectronics Corp. Method for improving surface wettability of low k material
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
FR2844920B1 (fr) * 2002-09-24 2005-08-26 Corning Inc Transistor a couche mince de silicium et son procede de fabrication
US6764927B1 (en) * 2003-04-24 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Chemical vapor deposition (CVD) method employing wetting pre-treatment
WO2005078458A1 (en) * 2004-02-05 2005-08-25 Analog Devices, Inc. Capped sensor
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384014A (ja) * 1986-09-27 1988-04-14 Agency Of Ind Science & Technol 半導体単結晶層の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4565599A (en) * 1981-12-21 1986-01-21 Massachusetts Institute Of Technology Graphoepitaxy by encapsulation
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US4632723A (en) * 1983-03-31 1986-12-30 Massachusetts Institute Of Technology Orientation filtering for crystalline films
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4444620A (en) * 1983-09-12 1984-04-24 Bell Telephone Laboratories, Incorporated Growth of oriented single crystal semiconductor on insulator
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
US4536251A (en) * 1984-06-04 1985-08-20 Xerox Corporation Method for eliminating laser-induced substrate fissures associated with crystallized silicon areas

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384014A (ja) * 1986-09-27 1988-04-14 Agency Of Ind Science & Technol 半導体単結晶層の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016015A (ja) * 2000-04-28 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US4915772A (en) 1990-04-10
EP0262789A1 (en) 1988-04-06
KR950012909B1 (ko) 1995-10-23
CA1333042C (en) 1994-11-15
KR880005665A (ko) 1988-06-29

Similar Documents

Publication Publication Date Title
JPS6392012A (ja) 積層物品およびその製造方法
US5108843A (en) Thin film semiconductor and process for producing the same
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP2000119096A (ja) シリコン上にアルカリ土類金属シリサイドを形成する方法
US4599133A (en) Method of producing single-crystal silicon film
JPH05507390A (ja) 基板の薄化エッチングのための方法
Hawkins et al. Growth of single‐crystal silicon islands on bulk fused silica by CO2 laser annealing
JPH05326402A (ja) 半導体装置の製造方法
JPS60189922A (ja) 単結晶層の製造方法
JPS605233B2 (ja) 高融点化合物薄膜の製造方法
JPH02143415A (ja) 単結晶シリコン膜の形成方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPH0442358B2 (ja)
JPS58212123A (ja) 単結晶薄膜の製造方法
JPS6347256B2 (ja)
JP2929660B2 (ja) 半導体装置の製造方法
JP2779033B2 (ja) 多結晶Ｓｉ薄膜の成長方法
JPS5825220A (ja) 半導体基体の製作方法
JPH01200615A (ja) 薄い単結晶半導体材料層を絶縁体に形成する方法
EP0431685A1 (en) Method of forming thin defect-free strips of monocrystalline silicon on insulators
JPS5979531A (ja) 薄膜形成方法
JP2007300028A (ja) 結晶性ケイ素薄膜の製造方法
JPH03138925A (ja) 半導体膜の結晶化法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS61179523A (ja) 単結晶薄膜形成方法