JPS60210185A - チヨツパ周波数測定制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、乗客輸送用車両の推進モータ制御回路に関し
、更に詳細には、マイクロプロセッサが結合されたモー
タ制御チョッパに関する。

米国特許第４，２８２，４６６号明細書に開示されるよ
うに、モータ制御チ望ツバ装置に結合されたマイクロプ
ロセッサを用いて乗客輸送用車両の推進モータ回路の動
作を制御することが当該技術分野において知られている
。チ厘ツバの周波数サイクルは、米国特許第４．３３９
．６９７号明細書に示されるように、水晶制御型の割込
みクロックを用いて制御することができる。チョッパ動
作の頻度は、軌道信号ブロックからの車両検知／速度制
御信号に対する発生したノイズによる妨害が減少する、
ように選択される。

現在解決を迫られている問題の１つは軌道信号装置の動
作に対する妨害を防止するためにチョッパの周波数サイ
クルをその車両速度制御／検知に用いる特定の軌道信号
周波数との関連でクロック信号で正確に制御しなければ
ならないということである。たとえ軌道信号フィルタ回
路によりセットされる、高調波を発生しないように選ば
れた周波数の水晶制御型発振器を用いてチョッパ周波数
割込みクロックを発生するとしても、チョッパ割込みク
ロック信号の周波数変化が車両速度制御／信号ブロック
位置検知動作にとり問題となる前にその周波数シフトを
検知する必要がある。

本発明の主要目的は、動作周波数（頻度）を測定して軌
道信号及び車両速度信号に対する妨害を阻止する制御装
置を提供することにある。

上記目的に鑑み、本発明は、第１の周波数のクロック信
号を発生する内部クロックを備えたマイクロプロセッサ
により制御される、モータ動作決定用チョッパの周波数
測定制御装置であって、前記モータの１つの動作状態が
生じると制御信号を発生するモータ動作状態感知のため
の第１の手段と、前記第１の周波数より低い第２の周波
数の割込み信号を発生し前記チョッパに結合されてその
周波数を制御する第２の手段と、前記制御信号により始
動されて前記クロ７り信号及び割込み信号に応答し前記
第１と第２の周波数を比較して前記第２の周波数に所定
の変化が生じたことを確認する第３の手段とより成るこ
とを測定するチョッパの周波数測定制御装置に関する。

要約すれば、本明細書はモータに結合されたチョッパ装
置と共働するチョツノく割込みクロック信号周波数測定
装置であって、この周波数の所定の変化が検知されると
プログラムされたマイクロプロセッサにより制御される
チョッパ装置の動作を停止させる装置を開示する。マイ
クロプロセッサの作動に用いる内部クロック発生器の周
波数とチョツノぐ割込みクロック信号の周波数とを比較
により、後者の周波数が所定の大きさ以上に変化したか
どうかのチェックが行なわれるが、この比較動作は乗客
輸送用車両の所定の動作に応答して行なわれる。

以下、添付図面を参照して、本発明の実施例を詳細に説
明する。

第１図は、乗客輸送用車両の推進モータ装置のための従
来型チョツ、＜動作制御回路を示す。チョッパ１０は電
動機モードでモータ回路１２の電流を制御する。チョツ
ノぐ１０の主サイリスタ１４がエフオート・リクエスト
（ｅｆｆｏｒｔ　ｒｅｑｕｅｓｔ）　Ｐ信号に応答して
導通制御回路１５によりターンオンすると、直流電源１
６の正の端子からモータ回路１２及びアース１８を介し
て電源１６の負の端子へ戻る回路が完成し、モータ回路
１２の電流が増加する。チョッパの主サイリスタ１４が
転流キャパシタ２０及びインダクタ２１と共働する転流
サイリスタ１９によりり・−ンオフすると、モータ回路
１２のモータ争リアクトル２２及びインタフダンスに蓄
積されたエネルギーによりフリーライリング・ダイオー
ド２３を介してモータ回路１２を流れる電流が維持され
る。モータ回路１２にかかる平均電圧はチョッパのオン
時間に対するオフ時間の比率を調節することにより制御
される。この調節は所望の平均モータ電流、従ってモー
タトルクを維持するよう導通制御回路１２により行なわ
れる。

水晶発振器２６は、入力２８に供給されるエフオート・
リフニス）Ｐ信号に応じて主サイリスタ１４を点弧すべ
く制御信号を２１８ヘルツのような所定のレートで導通
制御回路１５へ供給する。水晶発振器２６はまた同じ制
御信号を所定の同一レートで鋸歯状波発生器３０へ供給
する。モータ回路１２の実際の電流ＩＭは電流センサ３
２により検知され、電流信号３４は位相制御エラー回路
３８の第１の入力３６へ送られる。エラー回路３８の第
２の入力４０はＰ信号、検知した車両速度及び車両重量
に応じて電流リクエスト信号ＩＲＷを受信する。エラー
回路３８は比例−積分動作により、入力３６における実
際のモータ電流ＩＭと入力４０におけるリクエストされ
たモータ電流ＩＲＷの差であるエラー４２がめる。比較
器４４は、このエラー信号４２を鋸歯状ランプ信号４６
と比較し、エラー信号４２がランプ信号４６に交差する
場合転流サイリスタ４９を点弧し主サイリスタ１４をタ
ーンオフするオフパルス４８の印加時点を決める。水晶
発振器２６は２１８ヘルツのような水晶時間ベースで導
通制御回路１５と共働しかつ入力２８エフオート−リク
エストＰ信号に応答して主サイリスタ１４のターンオン
時間を決定する。主サイリスタ１４のターンオフ時間は
、エラー信号４２とランプ信号４６の関係により決定さ
れる。

第２図は、ＣＰＵマイクロプロセッサ５０を含む従来型
モータ制御装置の機能図である。マイクロプロセッサは
、ＦＲＯＭ５２及び中間記憶に用いるスクラッチパッド
ＲＡＭ５４と共働する。上述の米国特許第４，２８２．
４６６号に開示したようなモータ制御のｔ、あ。アッ、
ヶーッ、２ｙＨヶ、１よプログラム可能メモリ５２に記
憶されている。第２図に示すように、乗客輸送用車両の
典型的なモータ制御動作に関する入力及び出力信号には
図示の４つのカテゴリーがある。デジタル入力信号はデ
ジタル人力５６を介して供給され、チョッパ割込みクロ
ック２６からの信号を含む。アナログ入力信号はアナロ
グ入力５８を介して供給される。デジタル出力信号はデ
ジタル出力６０を介して供給され、アナログ出力６２は
電流リクエスト信号Ｉ＋をアナログ位相制御器６４へ供
給し、この制御器はモータ回路１２に結合されたチョッ
パ装置２０をターンオンするためのＴ１制御信号、及び
チョッパ装置ｌＯをターンオフするためのＴ２制御信号
を供給するよう動作する０図示のＴ５制御信号は、所望
であれば推進モータ制御チョッパ装置ｌＯのダイナミッ
クブレーキ動作を制御する。チョッパのターンオンの時
間周期はクロック２６により決定される一定の周波数２
１８ヘルツである。

各車両と共働する列車制御システム、あるいは車両オペ
レータはエフオート・リクエストＰ信号を供給し、この
信号により所望の推進動作が選択される。この信号は０
〜１００ミリアンペアの範囲で変化し、所定の車両によ
り所望される推進動力あるいはブレーキの程度を決める
。

第３図は、第２図に示した従来型モータ制御装置の典型
的な入力信号動作及び出力動作を示し、その装置にはラ
ンダム・アクセス・メモリ５４及びプログラム可能メモ
リ５２と共働するマイクロプロセッサ５０が含まれて−
いる。アナログ入力信号はアナログ入力５８、マルチプ
レクサ７４、アナログ／デジタルコンバータ７６、及び
データバス８０及びアドレスバス８２と共働するマイク
ロプロセッサ５０の入力ポードア８を介して送られる。

アドレスバス８２及びデータバス８０は、出力ポート８
４を介してマルチプレクサ７４及びアナログ／デジタル
コンバータ７６が制御されるように働く。デジタル入力
はバッファ８６及びデータバス８０．アドレスバス１２
８と共働する入力ポート８８を介して供給される。デジ
タル出力信号は、出力ポート９０．９２、それぞれドラ
イバ９８、ｌＯＯを有するアイソレーション回路９゛４
．９６を介して供給される。アナログ出力６２は出力ポ
ート１０２．１０４、バッファ１０６及びアナログ位相
制御器６４と協働するデジタル／アナログ・コンバータ
１０８を介して動作する。

エフオートΦリクエス）Ｐ信号はマルチプレクサ７４を
介して特定の車両動作をリクエストする。制御プロセッ
サ５０は種々の電流、電圧及び車両速度を感知し、バッ
ファを介しデジタルフィードバック信号を受信して電流
及び電圧から動力回路の状態を知ろうとする。制御プロ
セッサア５０は出力コマンド信号を動力回路へ供給し、
このコマンド信号はデータバス上を流れる。出力ポート
はラッチとして働き、そのためプロセッサ５０は各ラッ
チが所与のアドレスにデータバス上にあるものを記憶す
る間他の仕事を行なうことができる。制御プロセッサ５
０は所望のごとく必要な動力スイッチを閉じる信号を出
力し、またリクエストされたモータ電流を出力し、この
電流はデジタル／アナログコンバータで復号される。ア
ナログモータ制御回路はこの電流リクエストに応答して
実際のモータ電流及び転流キャパシタ電圧を検知し、も
しすべてが満足なものであればモータ制御回路がチョッ
パ装置のドライバを適宜ターンオンする。

第４図は、本発明のチョッパ周波数測定制御回路を示す
機能図である。チョッパ周波数割込みクロック２６はＣ
ＰＵ信号５０へ信号を供給し、アナログ制御器６４から
ＴＩ信号を供給させてチョッパ装置１０をターンオンす
る。更に、ＣＰＵ５０はその動作を制御する内部クロッ
ク１２０を有する。ＣＰＵ５０が割込みクロック２６か
ら割込み信号を受信すると、主推進制御プログラムの全
部及び優先割込みプログラムの所定の第１の部分の実行
が開始される。この優先割込みプログラムは常に同じで
あるように選択される。従ってその実行にかかる時間は
同じである。Ｃ’ＰＵが、所定の時間インターバルの間
モータ１２が規定の動作状態へ到達したことを示すゼロ
速度信号のような所定の車両動作信号をタコの周波数の
チェックを開始するが、クロック２６からの次の割込み
信号を受信後便先割込みプログラムの第１部分が完了す
るとクロック１２０からのパルスをカウントするレジス
タのインクリントを開始する。クロック２６から第２の
割込み信号が受信されると、レジスタはそのカウント動
作を停止し、ＣＰＵ５０はそのレジスタに蓄積されたカ
ウント値をチェックする。レジスタのカウント値が所定
のカウント範囲外にある場合は、シャットダウン手順を
実施しモータ制御チョッパ装置ｌＯの動作を停止するフ
ラッグがセットされる。レジスタのカウント値がこの所
定のカウント範囲内にあればそのフラッグはセットされ
ず、モータ制御チョッパ装置ｌＯの動作はその推進制御
のアプリケーションプログラムに沿って継続する。この
ようにしてゼロ速度状態を指示するような所定の信号が
発生するたびごとに、割込みクロック２６のチョッパ周
波数がクロック１２０からの所定数のクロックカウント
の範囲内にあるかどうかチェックされる。チョッパ周波
数割込みりロック２６はＴｌパルスによるチョッパ装置
ｌＯの点弧時点を決定する。Ｔｌパルスは割込みクロッ
ク２６により発生され、電流リクエストｌＲＷがチョッ
パ装置ｌＯをターンオンするＴ２パルスのその後のタイ
ミングを決定する。通常の動作では、割込みクロック２
６がＣＰＵ５０へ制御パルスを供給し、そのＣＰＵがチ
ョッパ装置のアナログ制御器６４を介してターンオンを
制御する。割込みクロック２６の周波数をチェックする
ために、５メガヘルツのような高い周波数で動作するＣ
ＰＵ５０の内部クロック１２０からの信号が２１８ヘル
ツのような低い周波数で動作する割込みクロックからの
連続する信号間のインターバルの間カウントされ、周波
数コンパレータ１２６が遅い割込みクロック２６からの
連続する割込みパルス間に速い内部クロック１２０から
のパルスが何個発生したかをチェックする。このチェッ
クは、車両速度が所定のゼロ速度状態へ減少したような
ある車両状態の発生を指示する所定の車両動作信号が発
生すると、一度行なわれる。この車両動作が生じるたび
ごとに割込みクロック周波数がチェックされる。周波数
コンパレータ１２６は、割込みクロック周波数が入力ク
ロック１２０の所定のカウント数より大きい量だけシフ
トしてカウントが増加したかあるいは減少したかどうか
チェックする。チョッパ装置ｌＯは、もしこのチェック
により割込みクロックからの連続するパルス間の連続時
間周期におけるレジスタのカウントパルス値が内部クロ
ック１２０からのパルスカウントの許容範囲外にあるこ
とが判明すると停止される。

所定の車両動作が感知されるまで、チョッパ周波数レジ
スタは、チョッパ割込みクロックｌＯからの連続割込み
信号間にＣＰＵのクロック１２０から供給されるはずの
正しい数のカウントにイニシャライズされたままである
。従って、ステップ１５２において行なわれる比較動作
は割込み入力信号が発生するたびごとに満足する状態に
あり、プログラム動作はステップ１４１において主プロ
グラムへ戻る。チョッパ周波数レジスタのカウントは所
定の車両動作状態が感知されるまでイニシャライズされ
固定された値に保たれるが、その状態が感知されるとこ
のレジスタのイニシャライズされた正しい数がクリアさ
れ、ＣＰＵクロック１２０からの実際のパルス数がクロ
ック２６からの連続する割込み信号間でカウントされて
、クロック２６の動作周波数が許容範囲内で所望の周波
数と同一であると言えるかどうかチェックされる。この
所望の周波数はステップ１５２においてレジスタのカウ
ントと比較されるため、プログラムに含まれている。

ステップ１４５において優先プログラム第１部分の実行
に必要な時間は常に同一で既知の値であり、そのためク
ロック２６からの連続割込み信号間の全時間からこの優
先プログラム第１部分の実行時間を差し引いたものが、
チョッパ周波数レジスタがＣＰＵクロック１２０からの
出力パルスをカウントするカウント時間周期となる。ス
テップ１５２においてレジスタのカウントと比較される
ためにプログラムに含まれた正しいカウント数は、この
時間周期の間ＣＰＵクロック１２０から供給される出力
パルスの数に従って与えられる。

第５図は、本発明によるマイクロプロセッサ５０のプロ
グラム動作を説明するためのものである。それは主推進
モータ制御プログラム及び割込みプログラムの第１の部
分の実行を含む。ステップ１３４において、ゼロ速度状
態のような所定の速度動作が生じたかどうかのチェック
が行なわれ、もし車両がこの動作を経験していない場合
には、割込みプログラムの残余部がステップ１３６で実
行される。もしその車両動作が生じておれば、割込みク
ロック周波数のステータスを決定するためのチェックが
ステップ１３８で行なわれ、その後主推進制御プログラ
ム１３０へ戻る。

第６図に示すように、本発明による周波数比較動作のフ
ローチャートによれば、ステップ１４０においてＲＡＭ
内のチョッパ周波数レジスタが、クロック２６からの連
続する割込みパルノー内部クロック１２０から供給され
るパルスの所望の数にイニシャライズされる。ステップ
１４１において、ＣＰＵ５０は主モータ制御プログラム
を実行し、その後ステップ１４２においてホールトする
。クロック２６からの次の割込み（これが割込Ａｈとす
ると）はステップ１４３で感知され、ステップ１４４に
おいてブツシュ・スタック動作が行なわれる。この動作
ではＣＰＵ５０内のテンポラリ−・レジスタの内容がＲ
ＡＭ５４のメモリスタック上にブツシュされるためＣＰ
Ｕ５０はこの情報を失なうことなく割込みプログラムを
実行できる。ステップ１４５において優先割込みプログ
ラムの第１の部分が実行されるが、これらのプログラム
は変化しないよう選択されておりその実行時間は既に知
られている。ステップ１４６において、チョッパ周波数
のチェックを開始させるゼロ、速度状態のような所定の
車両動作をその車両が経験したかどうかのチェックが行
なわれる。このチェックは車両がこのゼロ速度状態に到
達した場合のように所定の車両動作が生じた時１度行な
われる。例示の目的のために、車両はこのゼロ速度状態
に到達しておらずその車両の動作フラッグはクリア状態
にあると仮定する。その場合、ステップ１４８において
チョッパ周波数のテンポラリ−レジスタの実際のカウン
トの読みを取っておくべきかどうかの決定が成される。

車両動作状態に応答して内部クロックパルスのカウント
の実際の読み（ゼロ速度状態では車両のタコメータから
のパルスが所定の時間周期の間毎秒所定数以下になる）
は取っておかれていないため、ステップ１４８において
その決定はそのフラッグがクリア状態あるということで
ある。そして、ステップ１５０においてチョッパ周波数
テンポラリ−の読みを取っておくと言うフラッグがクリ
アされる。ステップ１５２において実際のカウントを所
望のカウントと比較することによりＲＡＭ内のチョツＩ
く周波数パルスカウントが正しいかどうかの決定が行な
われる。クロχり２６からの連続する割込みパルス間の
クロック１２０からのノくルス周波数のパルスカウント
の読みは取られていないが、ＲＡＭのチョッパ周波数し
抄スタはステップ１４０において、プログラムに含まれ
た所望のカウントにイニシャライズされており、そのた
め所望のカウントとのこの比較は正しい、ステップ１５
４において優先プログラムの残余部分が実行される。ス
テップ１５５においてメモリスタックがＲＡＭからＣＰ
Ｕ内ヘボップされ、ＣＰＵ５０の動作は戻ってプログラ
ムステップ１４１を実行し、その後ステップ１４２にお
いてホールトする。

以　下　余　白 第６図に示したプログラムは、第４図のＣＰＵ５０とし
てインテル社の８０８６マイクロプロセツサに用いるも
のとして書かれており、このマイクロプロセッサは割込
み中に情報をレジスタスタツタヘプッシュし、その割込
みが完了するとその情報をスタックからポツプして外す
。

説明の便宜のため、前の割込みＡがゼロ速度状態のよう
な所定の動作を車両が経験する前に生じ、その後ゼロ速
度状態が割込みＡとその次の割込みＢの間で生じたもの
と仮定する。ゼロ速度状態は、タコメータからの出力パ
ルスが毎時約１マイルあるいはそれ以下の車両の走行に
相当する毎秒１８０個のパルスのような毎秒所定数のパ
ルス以下になると検知される。この速度状態は１または
２秒のような所定の時間周期の間存在し、の第４図に示
すゼロ速度センサ１２４により感知されてゼロ速度フラ
ッグ信号がセットされる。

ステップ１４３において、その動作状態が感知されて後
、２１８ヘルツあるいはそれ以外のチョッパ周波数のク
ロック２６からの第１の割込みＢに応答して、ＣＰＵは
ステップ１４４においてスタックをブツシュし、ステッ
プ１４５においてチョッパを作動する優先プログラムの
第１の部分を実行する。ステップ１４６において、車両
動作フラッグがセットされているかどうかのチェックが
行なわれるが、割込みＢ以前に車両のゼロ速度状態が感
知されているためそのフラッグはセットされている。プ
ログラム動作はステップ１５６へ進んで車両動作フラッ
グがクリアされる。ステップ１５７において、新しいカ
ウント情報が受信されるため、チョッパ周波数レジスタ
の値をとって置くフラッグはセットされる。ステップ１
５８においてこの新しい情報に対して準備を行なうため
ＣＰＵのチョッパ周波数テンポラリ−レジスタがクリア
される。ステップ１６０においてこのテンボブラリ−レ
ジスタは、感知された車両動作に続くチョッパ割込みク
ロック２６から次の第２の割込みＣが受信されるまでＣ
ＰＵクロック１２０からの出力パルスによりインクリメ
ントされる。この割込みＣは所定の車両動作が検知され
て後生じる第２の割込みである。この第２の割込みＣに
よりステップ１６１において動作は元に戻り、スタック
がステップ１４４でブツシュされる。

なんらかの理由により割込みクロック２６が故障するか
あるいは誤作動してもうひとつ割込みが遅いかあるいは
発生されない場合にはステップ１６０においてレジスタ
は最大カウントＦＦＦＦＨまでカウントし、その後ホー
ルトステップ１６２へ進む。

ステップ１６１において車両動作状態検知後第２の割込
みＣに応答して、プログラムはステップ１４４へ進み、
ＣＰＵレジスタの情報をＲＡＭメモリのスタックへブツ
シュする。ステップ１４５において優先プログラムの第
１の部分が実行される。ステップ１４６において、車両
動作フラッグがセットされているかどうかのチェックが
行なわれるが、この時そのフラッグはステップ１５６に
より前にクリアされているためセット状態にない。

ステップ１４８においてチョッパ周波数レジスタフラッ
グがセットされているかどうかのチェックが行なわれる
が、これはレジスタに新しい情報があるためセット状態
である。

ステップ１６８においてこのチョッパ周波数レジスタの
情報がＲＡＭのスタックからポツプオフされてＣＰＵへ
戻る。ステップ１６７においてこのカウント情報はＲＡ
Ｍのチョッパ周波数レジスタへ移動される。ステップ１
６８において最大カウントがＲＡＭのスタックレジスタ
へブツシュされる。ステップ１５０において、新しい情
報は既にＲＡＭレジスタ内にあるためチョッパ周波数レ
ジスタフラッグがクリアされる。

ステプ１５２において、ＣＰＵクロックｌ２０からのパ
ルスのレジスタ上の実際のカウントがこの目的でプログ
ラムに与えられた所望のカウント数に関連して正しいか
どうかの比較チェックが行なわれる。

もしこの実際のカウント数が比較のためにプログラムに
与えられた所望のカウント数と同じである場合には、プ
ログラムはステップ１５４へ進んで以前と同じように優
先プログラムの残りの部分を実行する。しかしながら、
割込みクロック２６からの連続する割込みパルス間にＣ
ＰＵクロック１２０から送られるパルスの所望のカウン
トから１あるいは２カウント、即ちその１％のような所
定の所望許容範囲の外にあるようにその実際のカウント
数が正しい値でない場合には、ステップ１７０内でオー
バーロードフラッグがセットされる。オーバーロードフ
ラッグはＣＰＵの各プログラムサイクル時短にチェック
され、かかるオーバーロード状態によりＣＰＵ５０の動
作が停止する。他のオーバーロード状態の典型的なもの
としては、モータ電圧が高すぎる、線電流が高すぎる等
がある。オーバーロードフラッグに対してチェックする
周知のオーバーロードルーティーンにより、オーバーロ
ードフラッグのセットに応答してＣＰＵ５０の動作が停
止される。

ステップ１７０においてオーバーロードフラッグがセッ
トされて後、プログラムはステップ１５４へ進んで優先
プログラムの残余部分を実行する。ステップ１５５にお
いてスタッグがポツプされ、ＣＰＵ５０は現在の動作が
第２の割込みＣに応答するものであったことを知り、そ
のためプログラムは１７２を通ってステップ１６０へ進
み、ステップ１６８において最大ＦＦＦＦＨが以前にこ
のレジスタ上へブツシュされているためプログラムはス
テップ１６２に進んでホールトし１、感知された車両動
作に続く第３の割込みＤを待つ、第３の割込みＤがステ
ップ１７４において生じると、プログラムはステップ１
４４へ戻ってスタックをブツシュする。この第３の割込
みＤへの応答は、スタック上の各ブツシュがそのスタッ
クの対応するポツプと確実にマツチするように行なわれ
る。プログラムは前述したように進んで、ステップ１４
６において車両動作フラッグはセットされず、ステップ
１４８ではチョッパ周波数レジスタフラッグはセットさ
れず、ステップ１５２においてもし実際のカウントがそ
れが依然として正しい前に正しかった場合にはステップ
１５５においてスタックがポツプされる。ＣＰＵ５０は
第３の割込みＤの後パス１７Ｂに従うことを知っており
、ステップ１７８において、ステップ１５６．１５７．
１５８．１６０及び１６１に関連する第１の割込みＢに
関連してポツプスタックステップ１５５は含まれておら
ずないためスタックは再びポツプされ、このため１７８
において行なわれるスタックのそのもう１つのポツプは
第１の割込みＢのステップ１４４におけるスタックのブ
ツシュに匹敵する。

ＣＰＵは、車両動作が感知される前の割込みＡの後パス
１８０に従うこと、車両動作が感知された後の第１の割
込みである後続する最初の割込みＢの後パス１７２に従
うこと及び車両動作が感知された後第２の割込みである
後続する２番目の割込みＣの後作動パス１７６に従うこ
とを知っている。

ステップ１５２において実際のカウント数がプログラム
に与えられた所望のカウント数との関連で正しい場合に
は、車両の動作が検知された後の第３の割込みＤは通常
のパス１８０を辿る。

ステップ１６０におけるレジスタのインクリメント動作
は、ＣＰＵ５０内の中間レジスタに関するものである。

ステップ１４４において、ＣＰＵ５０内の中間レジスタ
の内容はＲＡＭのメモリスタックヘブッシュされる。

ステップ１６６及び１５５においてＲＡＭスタックの情
報はＣＰＵ５０ヘポツプバツクされる。ステップ１５７
においてＣＰＵ５０の情報はＲＡＭのチョッパ周波数レ
ジスタへ移動される。

ＣＰＵ５０はインテル８０８８であれば５メガヘルツあ
るいは８メガヘルツで動作できる。もしＣＰＵ５０が他
のマイクロプロセッサであれば異なるクロック周波数で
動作する・従って、ステップ１５２における周波数比較
のための所望の精度あるいは誤差許容範囲はＣＰＵ５０
と共に働くクロック１２０の周波数に関連し、チョッパ
周波数レジスタの実際のカウントと比較されるプログラ
ム中の所望のカウント基準値はそれに従って選択される
。

【図面の簡単な説明】

第１図は、輸送用車両の従来型推進モータ制御装置を示
す。 第２図は、従来型モータ制御装置を制御するプログラム
されたマイクロプロセッサの機能動作を示す。 第３図は、第２図の装置の典型的な入力信号動作及び出
力信号動作を示す。 第４図は、本発明のチョッパ周波数制御装置を示すブロ
ック図である。 第５図は、本発明のマイクロプロセッサ制御装置のプロ
グラム動作を示す。 第６Ａ及び６Ｂ図は、本発明の周波数測定動作を説明す
るためのフローチャートである。 ｌＯ・・・・チョッパ装置 １２・・・・モータ回路 １５・・・・導通制御装置 １Ｂ・・・・電源 ２６・・・・割込みクロック ５０・・・φＣＰＵ ６４・・・・アナログ制御器 １２０・・内部クロック １２４・・・・車両動作センサ １２Ｂ・・・・周波数コンパレータ −一子一′：Ｊ尿； ＦＩＧ、４ ＦＩＧ、５ ＦＩＧ、６Ｂ 手　続　補　正　書　彷幻 昭和６０年５月８日 １、事件の表示　昭和５９年特許願第１８３６０６号２
、発明の名称　チョッパ周波数測定制御装置３、補正を
する者 事件との関係　特許出願人 住　所　アメリカ合衆国、ペンシルベニア州、ピッツバ
ーグ。 ゲイトウェイφセンター（番地ナシ） 名称（７１１）　ウェスチングハウス・エレクトリック
・コーポレーシゴン 代表者　ジェイ・ビーｅファーガソン 国　籍　アメリカ合衆国 ４、代理人 住　所　神戸市中央区京町７６の２番地入江ビルウェス
チングハウス・エレクトリック・ジャパン制御装置」に
訂正する。

Claims (1)

1. 【特許請求の範囲】 １、第１の周波数のクロック信号を発生する内部クロ７
   りを備えたマイクロプロセッサにの１つの動作状態が生
   じると制御信号を発生するモータ動作状態感知のための
   第１の手段と、前記第１の周波数より低い第２の周波数
   の割込み信号を発生し前記チョッパに結合されてその周
   波数を制御する第２の手段と、前記制御信号により始動
   されて前記クロック信号及び割込み信号に応答し前記第
   １と第２の周波数を比較して前記第２の周波数に所定の
   変化が生じたことを確認する第３の手段とより成ること
   を測定するチョッパの周波数測定制御装置。 ２、前記第１の手段はまた前記モータに結合されてその
   モータ速度に関する出力パルスを発生するタコメータを
   含み、前記動作状態は前記出力パルスが所定の時間周期
   より長い時間の間所定のパルスレートより低いし・−ト
   で発生されている状態であることを特徴とする前記第１
   項記載の制御装置。 ３、前記動作状態は、モータが所定時間周期の間所定の
   ゼロ速度で動作する時発生するモータのゼロ速度状態で
   あることを特徴とする前記第１または２項記載の制御装
   置。 ４、前記マイクロプロセッサは基準カウントを有するプ
   ログラムを含み、また第２の周波数の連続する割込み信
   号の間において発生される前記第１の周波数のクロック
   信号の実際のカウントを与えるレジスタを含み、前記第
   ３の手段は前記実際のカウントと前記基準カウントを比
   較して前記第２の周波数に過大な変化が生じたことを確
   認すことを特徴とする前記第１．２、または３項記載の
   制御装置。 ５、前記第１の周波数は数百刃ヘルツのオーダであり、
   前記第２の周波数は数百ヘルツのオーダであることを特
   徴とする前記第４項記載の制御装置。