JPS6132898B2

JPS6132898B2 -

Info

Publication number: JPS6132898B2
Application number: JP53114512A
Authority: JP
Inventors: Masayoshi Isaka; Hiroaki Ishikawa; Kyoshi Nakamura; Yoshimi Kurotaki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-09-20
Filing date: 1978-09-20
Publication date: 1986-07-30
Also published as: JPS5543912A

Description

【発明の詳細な説明】本発明はサイリスタ変換装置に係り、特にこの
サイリスタ変換装置が不健全な点弧状態で運転さ
れないようにサイリスタ変換装置の点弧異常を確
実に検出する点弧異常検出装置に関する。

第１図はサイリタ変換装置の故障検出装置の従
来例で、サイクロコンバータでリニアモータを駆
動するシステムに適用した１相分のブロツク図で
あるが、サイリスタ変換装置２は電流パターン印
加端子１０に与えられる電流パターンに基づいて
セクシヨン開閉器３３を介してリニアモータコイ
ル３４に通電する。

サイクロコンバータは逆並列接続されたサイリ
スタ変換器２４，２５より構成され、交流入力電
源６から変圧器２６および交流しや断器２７を介
してサイリスタ変換器２４，２５に与えられる。

そして、サイクロコンバータの出力電流制御は
電流パターンと電流検出器２８の偏差信号を減算
器２１で求め、電流制御装置２２はこの偏差が小
さくなるようにゲート制御装置２３に指令を与
え、ゲート制御装置２３が所定の点弧角でサイリ
スタ変換器２４，２５を点弧することにより行な
われる。

サイリスタ変換装置の故障などによるシステム
異常にはサイクロコンバータの出力電流が平常時
とか相違するので、この相違でサイリスタ変換器
などの故障を検出しようとするのが第１図のブロ
ツク図であるが、ここで電流パターンが正弦波の
場合について第１図のブロツク図の動作を第２図
に示した動作波形図を用いて説明する。

平常時は、電流パターンの絶対値（絶対値回路
４１の出力波形４１０）に対して出力電流の絶対
値（絶対値回路４２の出力波形４２０）は図に実
線で示したごとくであるから減算器４３の出力波
形は実線４３０のごとくになる。

ここで、リニアモータコイルが短絡した場合の
出力電流波形の例が第２図に破線で示したような
場合すなわち絶対値回路４２の出力波形４２１で
あるとすると短絡により電流制御系が変化するか
ら図に示したように出力電流は振動的になる。

そして、減算器４３の偏差信号４３１が設定値
△Ｉ_p以上になると比較器４５が動作し（第２図
のt₃の時点（出力波形４５０））、記憶回路４６は
システムの異常を記録（出力波形４６０）する。

比較器４５のレベルを−△Ｉ_pと負側に設けて
出力電流が電流パターンよりも△Ｉ_p以上の場合
に動作するようにしたのは第２図の平常時の減算
器４３の出力波形４３０で知られるように、逆並
列接続されたサイリスタ変換器の順逆切換時など
で平常時でも偏差信号が△Ｉ_p以上（電流パター
ンが大になる第２図のt₁―t₂の間のような状態）
になる場合があるので、これを識別するためであ
る。

また、遅れ回路４４は平常時の電流制御系の振
動による短時間のオーバシユートおよび電流パタ
ーンが矩形波の場合の順逆切換時に生じる短時間
の負の偏差信号を減衰させて誤検出を防止するた
めに設けたものである。

なお、故障検出が行なわれて記憶回路４６が出
力をだすと、ゲート制御装置２３へサイリスタ変
換器２４，２５の点弧パルスを停止する指令を出
すとともに電源しや断器２７へしや断指令をだ
し、サイリスタ変換器の動作を停止する。

以上のように、第１図のブロツク図は電流パタ
ーンの大小の如何にかかわらず出力電流との偏差
でサイリスタ変換器などの故障を検出することが
できるとともにサイリスタ変換装置の動作を停止
することができるが、しかし次に述べるような欠
点がある。

すなわち、サイクロコンバータでリニアモータ
を駆動するシステムの場合、サイクロコンバータ
を構成するサイリスタ変換器のゲートパルスが平
常時よりも位相が進んだ時点に発生するような異
常たとえばノイスなどでサイリスタ素子が誤点弧
するような場合またはゲートパルスが正常でもサ
イリスタ素子が失弧するような異常が発生した場
合、サイクロコンバータの出力電流が電流パター
ンよりも必ず大きくなるとは限らないので前述し
た異常を検出することができないなどの欠点があ
る。

本発明の目的は、逆変列接続されたサイリスタ
変換器の点弧異常を確実に検出することができ、
かつサイリスタ変換器が不健全な点弧状態で運転
されることがない点弧異常検出装置を提供するこ
とにある。

本発明の特徴は、逆並列接続されたサイリスタ
変換器の電流切換制御回路の出力に基づいてサイ
リスタ変換器正常時に相当する出力波形を得る時
間設定回路の出力とサイリスタ変換器の出力電流
検出回路の出力とを比較し、時間設定回路の出力
よりも電流検出回路の出力の時間幅が長くてもあ
るいは短かくてもサイリスタ変換器のゲートパル
スあるいはサイリスタ素子が異常になつたと判断
してサイリスタ変換装置の動作を停止するように
した点弧異常検出装置にある。

以下、図面を参照しながら本発明の実施例の動
作を詳細に説明する。

第３図はサイクロコンバータでリニアモータを
駆動するシステムに本発明を適用した実施例を示
すサイリスタ変換装置の点弧異常検出装置の１相
分のブロツク図で、第１図と同一記号は同一物を
意味するので説明は省略する。

１は入力端子１０から与えられる電流パターン
と増幅器８の出力である負荷電流を比較して電流
を制御する電流制御装置、３はゲートパルスの位
相を調節する移相器、４および５はそれぞれ正側
変換器２４および逆側変換器２５のサイリスタの
ゲートにパルスを印加する正側パルス増幅器およ
び逆側パルス増幅器、２８１，２８２はそれぞれ
正側変換器２４および逆側変換器２５の電流を検
出する電流検出器、９は電流パターン１０の極性
に応じて正側変換器２４への通電指令Ｗ_pおよび
逆側変換器２５への通電指令Ｗ_Nを発生する通電
指令回路で、第４図にその具体例を示したが、周
知のものである。

すなわち、交流波形パターンを電流パターン１
０として用いた場合の極性検出回路１１，１２
（１１は正方向検出回路、１２は負方向検出回
路）とサイクロンバータ起動停止指令９０（起動
がレベル１で、停止がレベル０）から構成され、
電流パターン１０が正方向で、かつ起動停止指令
９０がレベル１の場合にのみアンドゲート９１が
出力をだして正側変換器２４への通電指令Ｗ_pを
発生し、一方電流パターン１０が負方向で、かつ
起動停止指令９０がレベル１の場合にのみアンド
ゲート９２が出力をだして逆側変換器２５への通
電指令Ｗ_Nを発生する。

２８３，２８４は電流検出器２８１，２８２の
出力より電流零を検出するもので、完全な電流零
を検出することは不可能に近いため比較的小さい
電流を検出する電流零検出器である。

５０は無循環電流切換制御回路で、正逆通電指
令Ｗ_pおよびＷ_Nならびに正逆電流零検出信号Ｚ_p
およびＺ_Nを入力とし正逆変換器２４，２５への
ゲートパルスの分配信号ならびに強制的なゲート
パルスの位相しぼり信号を作成する回路である。

無循環電流制御回路５０は、通電指令Ｗ_pと電
流零検出信号Ｚ_pとを入力とするノアゲートA₁と
A₁の出力を入力とするノツト回路A₂とA₂の出力
を入力として第１の所定時間（t₃―t₁）だけ出力が
零になるタイマーA₃とA₁とA₃の出力を入力とす
るナンドゲートA₄とから構成されて正側変換器
２４の電流零検出後第１の所定時間経過した時点
でレベルが０になる論理回路（以下A₁〜A₄で構
成成される回路を論理回路A₁と称する）と、論
理回路A₁と同様に通電指令Ｗ_Nと電流零検出信号
Ｚ_Nとを入力とするノアゲートB₁、ノツト回路
B₂、第１の所定時間（t₃―t₁）だけ出力が零にな
るタイマーB₃、ナンドゲートB₄から構成されて
逆側変換器２５の電流零検出後第１の所定時間経
過した時点でレベルが０になる論理回路（以下
B₁〜B₄で構成される回路を論理回路B₁と称す
る）と、それぞれ論理回路A₁または論理回路B₁
の出力が０になつた後第２の所定時間（t₄―t₃）だ
け出力が０になるタイマーＣおよびＤと、ナンド
ゲートA₅とノツト回路A₆とから構成され論理回
路A₁の出力およびタイマーＤの出力のいずれも
がレベルが１つで、かつ逆側変換器２５にゲート
パルスが付勢されていないときにレベルが１にな
る論理回路（以下A₅とA₆で構成される回路を論
理回路A₂と称する）と、論理回路A₂と同様にナ
ンドB₅とノツト回路B₆とから構成され論理回路
B₁の出力およびタイマーＣの出力のいずれもが
レベルが１で、かつ正側変換器２４にゲートパル
スが付勢されていないときにレベルが１になる論
理回路（以下B₅とB₆で構成される回路を論理回
路B₂と称する）と、ノツト回路E₁，E₄，ノアゲ
ートE₂，E₅，オアゲートE₃で構成され通電指令
Ｗ_pまたはＷ_Nがレベル０となつてからその通電指
令に対応した論理回路A₁またはB₁の出力レベル
０になるまでサイリスタ変換器のゲートパルスの
位相しぼり信号をだす論理回路（以下E₁〜E₅で
構成される回路を論理回路Ｅと称する）とからな
る。

上記の無循環電流切換制御回路５０の動作を第
５図の信号波形図を用いて説明する。

電流バターン１０が図のように正側から負側に
変わる場合を例にとる。t₀の時点で電流パターン
１０の極性が変われると正側の通電指令Ｗ_pはレ
ベル０に、また逆側の通電指令Ｗ_Nはレベル１に
切換わる。

このとき正側変換器２４には電流Ｉ_pが流れて
いるから電流零検出器２８３の出力信号Ｚ_pはレ
ベル１になつている。

したがつてノアゲートA₁の出力信号は引き続
きレベル０であり、サンドゲートA₄の出力もレ
ベル１を保つている。一方負エツジトリガのモノ
マルチで構成されるタイマーＤの出力（インバー
ス出力端子で平常時レベル１、入力が１から０に
変化したときレベルが０になりモノマルチの回路
定数で定まる所定の時間経過後再びレベル１に戻
る）がレベル１、ナンドゲートB₅の出力がレベ
ル１にあるからナンドゲートA₅の出力がレベル
０を持続するので、ノツト回路A₆の出力は引き
続きレベル１でゲート１でゲートパルスアンプ４
は正側変換器２４を付勢し続ける。一方、ノツト
回路E₁の出力はナンドゲートA₄の出力がレベル
１であるからレベル０であり、したがつて正側通
電指令Ｗ_pがレベル０になるとノアゲートE₂の出
力がレベル０からレベル１に変化する。そのた
め、この時点t₀からオアゲートE₃の出力はレベル
１になり、移相器３に強制的にゲートパルスの位
相しぼり指令が与えられる。

ゲートパルスの位相が強制的にしぼられるので
正側変換器２４の電流Ｉ_pは急速に減少し、電流
零検出器２８３の比較レベルに達したt₁の時点で
検出器２８３の出力信号Ｚ_pのレベルが１から０
に変化する。

このためノアゲートA₁の出力レベルが０から
１に変化しインバータA₂の出力レベルが０から
１に変化するから負エツジトリガのモノマルチで
構成されるタイマーA₃（出力端子はインバース
端子）の出力レベルが１から０に変わる。

したがつてナンドゲートA₄の出力は引き続き
レベルが１で後段のゲートの状態は変わらず引き
続きゲートシフト状態で正側変換器２４が付勢さ
れている。タイマーA₃の設定時間（第１の所定
時間）に達したt₃の時点でA₃の出力レベルが１に
戻るのでナンドゲートA₄の出力レベルが１から
０は変化する。したがつてナンドゲートA₅の出
力レベルは１に、またインバータA₆の出力レベ
ルは０になり正側変換器２４へのゲートパルスの
付勢が停止する。

また、ノツト回路E₁の出力レベルが１になる
のでノアゲートE₂の出力レベルは０に、オアゲ
ートE₃の出力レベルが０になるから位相しぼり
もこのt₃の時点で同時に解除される。

なお、このt₃の時点でナンドゲートA₄の出力レ
ベルが１から０に変化するので、負エツジトリガ
のモノマルチで構成されるタイマーＣの出力レベ
ル（出力端子はインバース端子）が１から０に変
わる。

一方、逆側通電指令Ｗ_Nはt₀の時点からレベル
１になつているからノアケートB₁の出力レベル
は０に、またナンドゲートB₄の出力レベルは１
になつている。しかし、t₃の時点まではナンドゲ
ートA₅の出力レベルが０であり、またt₃からタイ
マーＣの設定時間t₄まではタイマーＣの出力レベ
ルが０であるため、ナンドゲートB₅の出力レベ
ルは引き続き１に、またノツト回路B₆の出力レ
ベルは０であるから逆側変換器２５のゲートは付
勢されず、正逆変換器ともゲートパルスは停止状
態にある。

そして、タイマーＣの出力レベルが１に復帰す
るとナンドゲートB₅の入力信号レベルはすべて
１となり、その出力レベルは０になる。

したがつてノツト回路B₆の出力が１になりゲ
ートパルスアンプ５は逆側変換器２５へゲートパ
ルスを与え逆側変換器２５による通電が開始され
る。

Ｉ_Nは逆側変換器２５の電流を示し、t₃の時点
からt₄の時点までの設定時間が第２の所定時間で
ある。

なお、上記無循環電流切換制御回路５０で論理
素子B₁〜B₄は論理素子A₁〜A₄と、また論理素子
E₄，E₅は論理素子E₁，E₂と同じであり、逆側変
換器通電中に正側変換器に切換える場合も動作は
上述と同様であるから説明は省略する。

６０は点弧異常検出回路で、無循環電流切換制
御回路５０のタイマーＣおよびＤの出力とナンド
ゲートA₄およびB₄の出力を入力とする排他的オ
アゲートH₁およびI₁の出力と正逆変換器２４，２
５の電流検出回路２８１，２８２のそれぞれの出
力を入力とするオアゲートＬの出力とを入力とし
正逆変換器２４，２５のゲートパルスおよびサイ
リスタ素子の点弧状態のそれぞれが異常状態にな
つた場合のサイリスタ素子の点弧異常を検出する
回路である。

点弧異常検出回路６０は、無循環電流切換制御
回路５０のタイマーＣの出力とナンドゲートA₄
の出力を入力とする排他的オアゲートH₁とH₁の
出力を入力とするノツト回路H₂とH₂の出力レベ
ルが０になつた後第３の所定時間（t₅―t₄で第１
および第２の所定時間よりも十分短かい）だけ出
力が０になるタイマーH₃とタイマーA₃，Ｃおよ
びH₃のそれぞれの出力を入力とするアンドゲー
トH₄から構成されて正側変換器２４の電流零検
出した時点t₁からt₅の期間レベルが０になる論理
回路（以下H₁〜H₄で構成される回路を論理回路
Ｈと称する）と、論理回路Ｈと同様にタイマーＤ
の出力とナンドゲートB₄の出力を入力とする排
他的オアゲートI₁、ノツト回路I₂、第３の所定時
間だけ出力が零になるタイマーI₃およびアンドゲ
ートI₄から構成されて逆側変換器２５の電流零検
出した時点から第３の所定時間の期間レベルが０
になる論理回路（以下I₁〜I₄で構成される回路を
論理回路Ｉと称する）と、正逆変換器２４，２５
のそれぞれの電流検出器２８１，２８２の出力を
合成するオアゲートＬと、Ｌの出力を入力とする
ノツト回路M₁，N₁と、論理回路Ｈの出力とノツ
ト回路M₁の出力を入力とするアンドゲートM₂
と、M₂の出力を入力とする記憶回路M₃と、論理
回路Ｉの出力とノツト回路N₁の出力を入力とす
るアンドゲートN₂と、N₂の出力を入力とする記
憶回路N₃と、記憶回路M₃およびN₃の出力を合成
するオアゲートＰとからなる。

上記の点弧異常検出回路６０の動作を第５図の
信号波形図を用いて説明する。

正側変換器２４の電流検出器２８１の出力が零
になつてタイマーＣの出力レベルが０から１に復
帰した時点でノツト回路H₂の出力レベルが１か
ら０に変化したとき負エツジトリガのモノマルチ
で構成されるタイマーH₃の出力（インバース出
力端子で平常時はレベル１で、入力が１から０に
変化したときレベルが０になりモノマルチの回路
定数で定まる所定の時間経過後再びレベル１に戻
る）レベルが第３の所定時間だけ０になる。その
ため、タイマーA₃，ＣおよびH₃のそれぞれの出
力を入力とするとアンドゲートH₄はt₁〜t₅の期間
出力レベルが０になる。一方、正逆変換器２４，
２５のそれぞれの電流検出器２８１，２８２の出
力を合成するオアゲートＬの出力レベルはt₂〜t₄
の期間０になるからノツト回路M₁の出力レベル
がt₂〜t₄の期間１になるため、アンドゲートH₄と
ノツト回路M₁のそれぞれの出力レベルがt₁〜t₅の
期間内でともに１になることがないのでアンドゲ
ートM₂の出力レベルは０であるから記憶回路M₃
は出力をださない。

以上は逆側変換器２５ならびにそのゲートパル
スが正常な場合の第３図の回路の動作を説明した
が、正側変換器２４ならびにそのゲートパルスが
正常な場合の論理回路Ｉ、アンドゲートI₄，N₂お
よび記憶回路N₃のそれぞれの動作は前述したと
同様な動作が行なわれる。

次に、たとえば逆側変換器２５のゲートパルス
のスタート指令であるノツト回路B₆の出力レベ
ルが１になつたのに逆側変換器２５を構成するサ
イリスタ素子が遅れて点弧するような異常状態が
生じた場合の第３図の回路の動作を第６図の信号
波形図を用いて説明する。

電流パターン１０が図のように正側から負側に
変わり、かつt₄の時点で逆側変換器２５にゲート
パルスが与えられてもt₆の時点から電流が流れ始
めるような異常状態（たとえばt₄〜t₆の期間ゲー
トパルスが消滅したような場合あるいはt₄〜t₆の
期間に点弧すべきサイリスタ素子が失弧などで点
弧しなかつた場合など）が発生した場合を例にと
つて点弧異常検出装置６０のうちアンドゲート
H₄およびオアゲートＬのそれぞれの出力を入力
とするアンドゲートM₂以降の動作を説明する。

アンドゲートH₄はタイマーA₃，ＣおよびH₃に
より第１〜第３の所定時間の間（t₁〜t₅の期間）
出力レベルが０になるように設定されているから
逆側変換器２５を構成するサイリスタ素子がt₃の
時点以降どの時点で点弧しようともアンドゲート
H₄の出力レベルはt₁〜t₅の期間０になつている。

逆側変換器２５を構成するサイリスタ素子なら
びにそのゲートパルスが正常の場合にはt₄の時点
で逆側変換器２５のゲートパルスをスタートさせ
る指令がノツト回路B₆より与えられているので
破線で示した電流が逆側変換器２５に流れるが、
t₄の時点で逆側変換器２５にゲートパルスが与え
られてもt₆の時点から電流が流れ始めるような異
常状態が発生した場合（実線で示した波形）には
正逆変換器２４，２５のそれぞれに流れる電流を
検出する電流検出器２８１，２８２のそれぞれの
出力を合成するオアゲートＬの出力レベルがt₂〜
t₆の期間０であるからノツト回路M₁の出力レベル
がt₂〜t₆の期間だけ１になるのでアンドゲートH₄
の出力とはt₅〜t₆の期間ラツプするため、t₅〜t₆の
期間アンドゲートM₂の出力レベルが１になるの
で記憶回路M₃の出力レベルが１になる。

記憶回路M₃の出力レベルが１になるとオアゲ
ートＰの出力レベルが１になるからオアゲートＰ
の指令により移相器３の出力をしぼり、かつゲー
トパルスアンプ４，５のそれぞれ動作を停止させ
るとともに交流しや断器２７をしや断させて逆側
変換器２５を構成するサイリスタ素子、あるいは
そのゲートパルスが異常状態のままで運転し続け
ることがないので安全である。

以上のように本実施例によれば正逆電流切換制
御が終了し、いままで通電していた側とは反対側
の変換器を通電しようとゲートパルスを与えたが
その変換器を構成するサイリスタ素子がある時間
遅れで点弧するような異常状態が発生した場合、
この異常状態をアンドゲートH₄あるいはI₄とノツ
ク回路M₁あるいはN₁のそれぞれの出力パルスの
時間幅を比較することにより検出して記憶回路
M₃あるいはN₃を動作させ、オアゲートＰの出力
パルスで移相器３の出力をしぼり、かつゲートパ
ルスアンプ４，５の動作を停止させるとともに交
流しや断器２７をしや断し、変換器を構成するサ
イリスタ素子が異常状態のままで運転し続けるこ
とがないなどの効果がある。

また、ゲートパルスよりもある時間遅れて点弧
するような異常状態が発生した場合、正側変換器
のそれぞれに流れる電流の時間幅が異なるために
推力が不足して安定な浮上力が得られなかつたり
するが、前述したような異常状態が発生した場合
にオアゲートＰの出力パルスで移相器３の出力を
しぼり、かつゲートパルスアンプ４，５の動作を
停止させるとともに交流しや断器２７をしや断
し、かつ正逆変換器２４，２５のうちどちらが異
常状態になつたかを記憶回路M₃あるいはN₃で速
やかに検出して異常状態になつた変換器側のサイ
リスタ素子を点検することができるから異常状態
になつた原因の究明を早く行なうことができるな
どの効果がある。

第７図は本発明の別の実施例で、平常時のゲー
トよりも時間的に前にノイズなどでサイリスタ素
子が点弧するような異常状態を検出するサイリス
タ変換装置の点弧異常検出装置の１相分のブロツ
ク図であるが、サイクロコンバータでリニアモー
タを駆動するシステムに本発明を適用した場合を
示したもので、第３図と同一記号は同一物を意味
するのでその説明は省略する。

ＦおよびＧは第２の所定時間を設定するタイマ
ーＣおよびＤの出力を入力とするノツト回路であ
る。

次に、第７図の点弧異常検出回路６０の動作を
第８図の信号波形図を用いて説明する。

たとえば、正側変換器２４の電流検出器２８１
の出力が零になり、t₃の時点でタイマーＣの出力
レベルが１から０に変化したときノツト回路Ｆの
出力レベルが０から１に変わる時点より動作を説
明する。

t₃の時点からタイマーＣで設定される第２の所
定時間であるt₄の時点までタイマーＣの出力レベ
ルが０になるからノツト回路Ｆの出力レベルが１
になる。一方、正逆変換器２４，２５のそれぞれ
の電流検出器２８１，２８２の出力を合成するオ
アゲートＬの出力レベルがt₂〜t₄の期間０になる
ので、ノツト回路ＦとオアゲートＬのそれぞれの
出力レベルがt₂〜t₄の期間内でともに１になるこ
とがないため、アンドゲートM₂の出力レベルは
０であるからオアゲートＰは出力をださない。

以上は逆側変換器２５ならびにそのゲートパル
スが正常な場合の第７図の回路の動作を説明した
が、正側変換器２４ならびにそのゲートパルスが
正常な場合のノツト回路Ｇ、アンドゲートN₂お
よび記憶回路N₃のそれぞれの動作は前述したと
同様な動作が行なわれる。

次に、たとえば正側変換器２４の電流検出器２
８１の出力が零になり、t₄の時点からノツト回路
B₆の出力パルスにより逆側変換器２５にゲート
パルスを与えようにする前にノイズなどで逆側変
換器２５を構成するサイリスタ素子が誤点弧する
ような異常状態が発生した場合の第７図の回路の
動作を第９図の信号波形図を用いて説明する。

電流パターン１０が図のように正側から負側に
変わり、かつ逆側変換器２５に正規のゲートパル
スがt₄の時点から与えられる前にゲート回路にノ
イズなどが発生して逆側変換器２５がt₃₃の時点
から点弧するような異常状態が生じた場合を例に
とつて点弧異常検出装置６０のうちタイマーＣの
出力を符号反転するノツト回路Ｆおよびオアゲー
トＬのそれぞれの出力を入力とするアンドゲート
M₂以降の動作を説明する。

ノツト回路ＦはタイマーＣにより設定された第
２の所定時間の間（t₃〜t₄の期間）だけ出力レベ
ルが１になつている。

逆側変換器２５へのゲートパルスが正常の場合
は破線で示した電流がt₄の時点から逆側変換器２
５に流れるが、t₃₃の時点で逆側変換器２５のゲ
ート回路にノイズなどが発生してこの時点から逆
側変換器２５に電流が流れるような異常状態が発
生した場合（実線で示した波形）、正逆変換器２
４，２５のそれぞれに流れる電流を検出する電流
検出器２８１，２８２のそれぞれの出力を合成す
るオアゲートＬの出力レベルがt₂〜t₃₃の期間だけ
０になるので、ノツト回路Ｆの出力とはt₃₃〜t₄の
期間ラツプするため、t₃₃〜t₄の期間アンドゲート
M₂の出力レベルが１になるので記憶回路M₃の出
力レベルが１になる。

記憶回路M₃の出力レベルが１になるとオアゲ
ートＰの出力レベルが１になるからオアゲートＰ
の指令により移相器３の出力をしぼり、かつゲー
トパルスアンプ４，５のそれぞれ動作を停止させ
るとともに交流しや断器２７をしや断させて逆側
変換器２５がノイズなどで異常状態のまま運転し
続けることがないから安全である。

第１０図は本発明の別の実施例で、平常時のゲ
ートパルスが与えられる前あるいは与えられた後
にサイリスタ素子が点弧するような異常状態を検
出するサイリスタ変換装置の点弧異常検出装置の
１相分のブロツク図であるが、サイクロコンバー
タでリニアモータを駆動するシステムに本発明を
通用した場合を示したもので、第３図および第７
図と同一記号は同一物を意味するのでその説明は
省略する。

M₂₁およびN₂₁は第３図のブロツク図のアンド
ゲートM₂およびN₂と同様な動作を行なうアンド
ゲート、M₂₂およびN₂₂は第７図のブロツク図の
アンドゲートM₂およびN₂と同様な動作を行なう
アンドゲート、d₁〜d₄は逆流阻止用ダイオードで
ある。

次に、第１０図の点弧異常検出装置６０の動作
を第５図および第８図の信号波形図を用いて説明
するが、正逆変換器２４，２５のそれぞれを構成
するサイリスタ素子が正規のゲートパルスで点弧
する正常時には第３図および第７図のそれぞれの
ブロツク図の点弧異常検出装置６０と同様な動作
が行なわれるから正常時の動作の説明は省略す
る。

次に、たとえば正側変換器２４の電流検出器２
８１の出力が零になり、t₄の時点からノツト回路
B₆の出力パルスにより逆側変換器２５にゲート
パルスを与えたのに逆側変換器２５を構成するサ
イリスタ素子が遅れて点弧するような異常状態が
生じた場合あるいはt₄の時点からノツト回路B₆の
出力パルスにより逆側変換器２５にゲートパルス
を与えようとする前にノイズなどで逆側変換器２
５を構成するサイリスタ素子が誤点弧するような
異常状態が生じた場合の第１０図の回路の動作を
第６図および第９図の信号波形図を用いて説明す
るが、前者（t₄の時点よりも遅れて逆側変換器２
５に電流が流れる状態）は第３図のブロツク図の
点弧異常検出装置６０と同様な動作が行なわれ、
また後者（t₄の時点よりも前に逆側変換器２５に
電流が流れる状態）は第７図のブロツク図の点弧
異常検出装置６０と同様な動作が行なわれるので
前者および後者のそれぞれの異常状態が発生した
場合の第１０図の点弧異常検出装置６０の動作も
正常時と同様に省略する。

ただし、前者または後者の異常状態が発生した
場合ダイオードd₁〜d₄により高位優先で記憶回路
M₃またはN₃が出力をだす回路構成にした。

以上説明したように、第１０図の実施例によれ
ば、たとえばt₄の時点よりも前または後でサイリ
スタ変換装置に電流が流れるような異常状態が発
生した場合、アンドゲートM₂₁またはN₂₁および
アンドゲートM₂₂またはN₂₂のいずれかが出力を
だすため、記憶回路M₃またはN₃が出力をだすの
でオアゲートＰが出力をだして移相器３の出力を
しぼり、かつゲートパルスアンプ４，５の動作を
停止させるとともに交流しや断器２７をしや断
し、正逆側変換器２４，２５のそれぞれを構成す
るサイリスタ素子が異常状態のままで運転し続け
ることがないなどの効果がある。

第３図の実施例では第３の所定時間を設定する
回路がタイマーＣまたはＤの出力を使用している
が、第３の所定時間を設定する回路としてノツト
回路A₆またはB₆の出力を使用した本発明の別の
実施例を第１１図に示す。

第１１図の記号は第３図と同一記号で示したの
で省略するとともにノツト回路H₂またはI₂の入力
が第３図のブロツク図と異なるだけで第１１図の
回路動作は第３図のブロツク図と同様であるから
動作説明も省略する。

第３図、第７図、第１０図および第１１図のそ
れぞれの本発明の実施例では、異常状態が１発し
か発生しなかつた場合でも検出して交流しや断器
２７をしや断するなどするため、過保護になるな
どの問題がある。

第１２図Ａ〜Ｃはその問題を解決できるように
した本発明の別の実施例を示すものである。

Ａは第３図の点弧異常検出装置６０のアンドゲ
ートM₂またはN₂以降の回路にカウンタ回路など
を追加した回路であり、Ｂは第７図の点弧異常検
出装置６０のアンドゲートM₂またはN₂以降の回
路にカウンタ回路などを追加した回路であり、Ｃ
は第１１図の点弧異常検出装置６０のアンドゲー
トM₂またN₂以降の回路にカウンタ回路などを追
加した回路である。

第１２図Ａ〜Ｃの回路において、C₁，C₂はカ
ウンタ回路で、アンドゲートM₂またはN₂が出力
をだした場合、その出力パルス数を数えるととも
にその出力パルスがある数を超えた場合に出力を
だすものである。

他の記号は第３図および第７図のそれぞれのブ
ロツク図の点弧異常検出装置６０と同一記号であ
るからその説明は省略する。

まず、第１２図Ａの回路の動作を説明するが、
たとえば正側変換器２４の電流検出器２８１の出
力が零になり、t₄の時点から正規のゲートパルス
が逆側変換器２５に与えられた後ある時間経過し
た時点から逆側変換器２５に電流が流れるような
異常状態が発生した場合について述べると、この
異常状態が１発しか発生しない場合にはカウンタ
回路C₁は出力をださず異常状態が完了した時点
で平常状態に復帰するので平常状態で運転し続け
るから問題がなく、一方この異常状態が続発する
場合にはアンドゲートM₂からの出力パルス数を
数えるとともにその出力パルスがある数を超えた
場合にカウンタ回路C₁が出力をだす。

カウンタ回路C₁が出力をだすと、この出力を
記憶回路M₂で記憶して異常状態の原因追求を早
めるとともに出力をだし、この出力によりオアゲ
ートＰが出力をだすからこの出力で移相器３の出
力をしぼり、かつゲートパルスアンプ４，５の動
作を停止させるとともに交流しや断器２７をしや
断し、正逆側変換器２４，２５を構成するそれぞ
れのサイリスタ素子が異常状態のままで運転し続
けることがないので安全である。

すなわち、第１２図Ａの回路は前述した異常状
態が続発した場合にのみカウンタ回路C₁が出力
をだすため、過保護にはならず適切な点弧異常検
出装置であるなどの効果がある。

第１２図Ｃの回路は第１２図Ａの回路と同様に
t₄の時点よりある時間経過した時点から逆側変換
器２５に電流が流れるような異常状態が発生した
場合にその異常状態を検出するとともにその異常
状態が続発した場合にカウンタ回路C₁が出力を
だしてサイリスタ素子などを保護するもので、こ
の回路の動作は第１２図Ａの回路と同様であるか
ら動作説明は省略するが、第１２図Ａの回路より
も使用部品数が少なくなるなどの効果がある。

次に、第１２図Ｂの回路の動作を説明するが、
たとえば正側変換器２４の電流検出器２８１の出
力が零になり、t₄の時点から正規のゲートパルス
が逆側変換器２５に与られる前にノイズなどで逆
側変換器２５に電流が流れるような異常状態が発
生した場合について述べると、この異常状態が１
発しか発生しない場合にはカウンタ回路C₁は出
力をださず異常状態が完了した時点で平常状態に
復帰するので平常状態で運転し続けるから問題が
なく、この異常状態が続発する場合にはアンドゲ
ートM₂からの出力パルス数を数えるとともにそ
の出力パルスがある数を超えた場合にカウンタ回
路C₁が出力をだす。

カウンタ回路C₁が出力をだしたのちのカウン
タ回路C₁以降の回路の動作は第１２図Ａの回路
と同様であるから動作の説明は省略するが、第１
２図Ｂの回路は第１２図Ａの回路と同様に前述し
た異常状態が続発した場合にのみ動作するため、
適切な点弧異常検出装置であるなどの効果があ
る。

以上詳細に説明したように、本発明はいままで
通電していた側の変換器の動作が停止し、正規の
ゲートパルスが与えられてからある時間遅れた時
点からいままで通電していた側とは反対側の変換
器に電流が流れるような異常状態が発生した場合
あるいは正規のゲートパルスが与えられる前にノ
イズなどでいままで通電していた側とは反対側の
変換器に電流が流れるような異常状態が発生した
場合、一定時間を設定するための時間設定回路の
出力と正逆側変換器の電流検出器のそれぞれの出
力の和のそれぞれの時間幅を比較して前述したそ
れぞれの異常状態を検出するとともに比較回路の
出力で移相器の出力しぼり、かつゲートパルスア
ンプの動作を停止させるとともに交流しや断器を
しや断し、正逆側変換器のそれぞれを構成するサ
イリスタ素子が異常状態のままで運転し続けるこ
とがないなどの効果がある。

また、前述したような異常状態が１発しか発生
ない場合には動作せず、前述したような異常状態
が続発した場合にアンドゲートM₂あるいはN₂か
らの出力パルス数を数えるとともにその出力パル
スがある数を超えたときにカウンタ回路C₁ある
いはC₂が出力をだして移相器の出力をしぼるな
ど行ない、正逆側変換器のそれぞれを構成するサ
イリスタ素子が異常状態のままで運転し続けるこ
とがなく、また前述した異常状態が持続した場合
にのみ動作するため、適切な点弧異常検出装置で
あるなどの効果がある。

以上の説明は、サイリスタ変換装置として逆並
列接続されたサイリスタ変換器をサイリスタ変換
器をサイクロコンバータとして使用した場合で、
かつ１相分の点弧異常検出装置の動作について行
なつたが、３相分の点弧異常検出装置も同様な動
作が行なわれることは云うまでもなく、かつサイ
リスタ変換装置を使用してサイリスタ変換器の出
力電流の正逆を無循環切換回路で行なう場合の静
止レオナード、インバータなどにも本発明が適用
できることは云うまでもない。

本発明によれば、正規のゲートパルスが与えら
れてからある時間遅れた時点よりサイリスタ変換
器に電流が流れるような異常状態ならびに正規の
ゲートパルスが与えられる前にノイズなどにより
サイリスタ変換器に電流が流れるような異常状態
（逆並列接続されたサイリスタ変換器の場合には
逆並列短絡を生じるような異常状態）のそれぞれ
を確実に検出することができ、かつサイリスタ変
換装置が不健全な状態で運転し続けることがない
ようにするとともに１発の異常状態発生時には動
作せず異常状態が続発した場合に動作するように
異常状態の発生状況を判別する回路を設けて異常
状態検出後のサイリスタ変換装置の保護が過保護
にならないようにした点弧異常検出装置を提供す
ることができる。

【図面の簡単な説明】

第１図はサイスタ変換装置の故障検出装置の従
来例、第２図は第１図の従来例の動作例を示す動
作波形図、第３図は本発明の一実施例を示すブロ
ツク図、第４図は第３図における極性判別回路、
第５図、第６図は第３図の動作を説明するための
信号波形図、第７図は本発明の他の一実施例を示
すブロツク図、第８図、第９図は第７図の動作を
説明するための信号波形図、第１０図、第１１図
および第１２図Ａ〜Ｃはそれぞれ本発明の他の実
施例を示すブロツク図である。３……移相器、４，５……ゲートパルスアン
プ、６……交流入力電源、９……通電指令回路、
２７……交流しや断器、５０……無循環電流切換
制御回路、６０……点弧異常検出回路、２８１，
２８２……電流検出器、２８３，２８４……電流
零検出器、A₁，B₁，E₂，E₅……ノアゲート、
A₂，A₆，B₂，B₆，E₁，E₄，FG，H₂，I₂，J₁，
J₂，K₁，K₂，M₁，N₁……ノツト回路、A₃，B₃，
Ｃ，Ｄ，H₃，I₃……タイマー回路、A₄，A₅，
B₄，B₅……ナンドゲート、E₃，Ｌ，Ｐ……オア
ゲート、H₁，I₁……排他的オアゲート、H₄，I₄，
M₂，M₂₁，M₂₂，N₂，N₂₁，N₂₂……アンドゲー
ト、M₃，N₃……記憶回路、C₁，C₂……カウンタ
回路、Ｗ_p，Ｗ_N……通電指令、Ｚ_p，Ｚ_N……電流
零検出信号。

Claims

【特許請求の範囲】１通電指令に応じて負荷に所定方向の電流を流
す正側変換器と、これに逆並列接続され通電指令
に応じて負荷に前記方向とは反対方向に電流を流
す逆側変換器とで構成されるサイリスタ変換器に
おいて、サイリスタ変換器の通電電流の零電流を
検出する回路と、通電指令の切換と同時に変換器
のゲートパルスの位相しぼりを開始し、通電指令
が切換つてから通電電流のほぼ零電流を前記零電
流検出回路で検出したのち第１の所定時間経過し
た時点でそれまで通電していた側の変換器のゲー
トパルスをオフし、さらにそれより第２の所定時
間経過した時点で反対側の変換器のゲートパルス
をオンさせ、前記通電していた側の変換器のゲー
トパルスのオフよりも前に前記通電していた側の
ゲートパルスの位相しぼりを解除する電流切換制
御回路と、前記第２の所定時間経過した時点から
第３の所定時間を設定し、前記第１の所定時間か
ら前記第３の所定時間までを論理積回路で合成す
る回路と、前記正側変換器により負荷に流れる電
流を検出する第１の電流検出回路と、前記逆側変
換器により負荷に流れる電流を検出する第２の電
流検出回路と、前記第１の電流検出回路の出力と
前記第２の電流検出回路を論理和回路で合成する
回路と、前記論理和回路の出力の符号を反転する
インバータ回路と、前記論理積回路の出力と前記
インバータ回路の出力の時間幅を比較する回路
と、この比較回路の出力を記憶する記憶回路とを
備え、前記記憶回路の出力により前記正逆側のサ
イリスタ変換器の点弧異常を検出することを特徴
とするサイリスタ変換装置の点弧異常検出装置。２特許請求の範囲第１項記載の装置において、
前記比較回路から出力パルスが発生した場合、こ
の出力パルス数を数えるとともにそのパルス数が
ある数を超えたときに出力をだすカウンタ回路
と、このカウンタ回路の出力を記憶する記憶回路
とを備え、前記記憶回路の出力により、前記正逆
側のサイリスタ変換器の点弧異常を検出すること
を特徴とするサイリスタ変換装置の点弧異常検出
装置。３通電指令に応じて負荷に所定方向の電流を流
す正側変換器と、これに逆並列接続され通電指令
に応じて負荷に前記方向とは反対方向に電流を流
す逆側変換器とで構成されるサイリスタ変換器に
おいて、サイリスタ変換器の通電電流の零電流を
検出する回路と、通電指令の切換と同時に変換器
のゲートパルスの位相しぼりを開始し、通電指令
が切換つてから通電電流のほぼ零電流を前記零電
流検出回路で検出したのち第１の所定時間経過し
た時点でそれまで通電していた側の変換器のゲー
トパルスをオフし、さらにそれより第２の所定時
間経過した時点で反対側の変換器のゲートパルス
をオンさせ、前記通電していた側の変換器のゲー
トパルスのオフよりも後で前記反対側の変換器の
ゲートパルスのオンよりも前に前記通電していた
側のゲートパルスの位相しぼりを解除する電流切
換制御回路と、前記正側変換器により負荷に流れ
る電流を検出する第１の電流検出回路と、前記逆
側変換器により負荷に流れる電流を検出する第２
の電流検出回路と、前記第１の電流検出回路の出
力と前記第２の電流検出回路の出力を論理和回路
で合成する回路と、記第２の所定時間出力が零に
なるモノマルチの出力を符号反転するインバータ
回路と、前記論理和回路の出力と前記インバータ
回路の出力の時間幅を比較する回路と、この比較
回路の出力を記憶する記憶回路とを備え、前記記
憶回路の出力により前記正逆側のサイリスタ変換
器の点弧異常を検出することを特徴とするサイリ
スタ変換装置の点弧異常検出装置。４特許請求の範囲第２項記載の装置において、
前記比較回路から出力パルス発生した場合、この
出力パルス数を数えるとともにそのパルス数があ
る数を超えたときに出力をだすカウンタ回路と、
このカウンタ回路の出力を記憶する記憶回路とを
備え、前記記憶回路の出力により、前記正逆側の
サイリスタ変換器の点弧異常を検出することを特
徴とするサイリスタ変換装置の点弧異常検出装
置。５通電指令に応じて負荷に所定方向の電流を流
す正側変換器と、これに逆並列接続され通電指令
に応じて負荷に前記方向とは反対方向に電流を流
す逆側変換器とで構成されるサイリスタ変換器に
おいて、サイリスタ変換器の通電電流の零電流を
検出する回路と、通電指令の切換と同時に変換器
のゲートパルスの位相しぼりを開始し、通電指令
が切換つてから通電電流のほぼ零電流を前記零電
流検出回路で検出したのち第１の所定時間経過し
た時点でそれまで通電していた側の変換器のゲー
トパルスをオフし、さらにそれより第２の所定時
間経過した時点で反対側の変換器のゲートパルス
をオンさせ、前記通電していた側の変換器のゲー
トパルスのオフよりも後で前記反対側の変換器の
ゲートパルスのオンよりも前に通電していた側の
ゲートパルスの位相しぼりを解除する電流切換制
御回路と、前記第２の所定時間経過した時点から
第３の所定時間を設定し、前記第１の所定時間か
ら前記第３の所定時間までを論理積回路で合成す
る回路と、前記論理積回路の出力の符号を反転す
るインバータ回路と、前記正側変換器により負荷
に流れる電流を検出する第１の電流検出回路と、
前記逆側変換器により負荷に流れる電流を検出す
る第２の電流検出回路と、前記第１の電流検出回
路の出力と前記第２の電流検出回路の出力を論理
和回路で合成する回路と、前記インバータ回路の
出力と前記論理和回路の出力との時間幅を比較す
る第１の比較回路と、前記第２の所定時間出力が
零になるモノマルチの出力を符号反転する第２の
インバータ回路の出力と前記第１の論理和回路の
出力の時間幅を比較する第２の比較回路と、前記
第１の比較回路の出力と第２の比較回路の出力と
を合成する第２の論理和回路とを備え、前記第２
の論理和回路の出力により前記正逆側のイリスタ
変換器の点弧異常を検出することを特徴とするサ
イリスタ変換装置の点弧異常検出装置。