JPS60208868A - 低雑音ツエナーダイオードの製造方法 - Google Patents
低雑音ツエナーダイオードの製造方法Info
- Publication number
- JPS60208868A JPS60208868A JP60048099A JP4809985A JPS60208868A JP S60208868 A JPS60208868 A JP S60208868A JP 60048099 A JP60048099 A JP 60048099A JP 4809985 A JP4809985 A JP 4809985A JP S60208868 A JPS60208868 A JP S60208868A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- impurity
- concentration
- seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims description 75
- 239000012535 impurity Substances 0.000 claims description 35
- 230000004913 activation Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 238000001994 activation Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- AQLLMLUUWKQYRG-UHFFFAOYSA-N [B++] Chemical compound [B++] AQLLMLUUWKQYRG-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003708 ampul Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Radar Systems Or Details Thereof (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、一般的には低雑音半導体接合およびデバイス
のための装置および方法に関するものであり、更に詳し
く云うと改良された特性を有する低雑音ツェナーダイオ
ードのだめの改良された装置および方法に関する 発明の概要 非常に低い雑音特性および改善された歩留りを有するツ
ェナーダイオードおよびその他の半導体接合は、先づ適
当な不純物を基板ウェハ内にイオン注入し、次に非常に
急速な熱活性化およびアニーリングプロセスを用いてp
−n接合を作ることによって得られる。10 ” a
toma / cm’を超えるピーク濃度にまで硼素(
”B)kn形シリコンに注入して作ったp’−n接合の
場合には、急速活性化プロセスは12〜30秒で約室温
から約1150℃にまで加熱し、その後5秒以内に10
00℃以下に冷却することを含む。本発明のプロセスを
用いて作ったデバイスについて測定した雑音電圧は、先
行技術のデバイスの雑音電圧よシもはるかに低く、よシ
狭い範囲内に分類された。動作インピーダンスもまた僅
かに低下した。
のための装置および方法に関するものであり、更に詳し
く云うと改良された特性を有する低雑音ツェナーダイオ
ードのだめの改良された装置および方法に関する 発明の概要 非常に低い雑音特性および改善された歩留りを有するツ
ェナーダイオードおよびその他の半導体接合は、先づ適
当な不純物を基板ウェハ内にイオン注入し、次に非常に
急速な熱活性化およびアニーリングプロセスを用いてp
−n接合を作ることによって得られる。10 ” a
toma / cm’を超えるピーク濃度にまで硼素(
”B)kn形シリコンに注入して作ったp’−n接合の
場合には、急速活性化プロセスは12〜30秒で約室温
から約1150℃にまで加熱し、その後5秒以内に10
00℃以下に冷却することを含む。本発明のプロセスを
用いて作ったデバイスについて測定した雑音電圧は、先
行技術のデバイスの雑音電圧よシもはるかに低く、よシ
狭い範囲内に分類された。動作インピーダンスもまた僅
かに低下した。
背景技術
電圧基準ダイオードは半導体技術上周知である。
これらのデバイスは特定の電圧、一般的には約1.8ボ
ルトから200ボルト以上までの電圧で非破壊ツェナー
又は電子なだれ降伏に入るように設計されている。こ\
で用いられている術語”ツェナー”又は”ツェナーダイ
オード″は、電圧基準挙動くこと全意図している。
ルトから200ボルト以上までの電圧で非破壊ツェナー
又は電子なだれ降伏に入るように設計されている。こ\
で用いられている術語”ツェナー”又は”ツェナーダイ
オード″は、電圧基準挙動くこと全意図している。
一般的に云って、ツェナーダイオードは慎重に制御され
たドーパント濃度および分布を有する2つの反対に(o
ppositely) ドープした半導体領域で形成さ
れたp−n接合からなる。最小降伏電圧、即ち約1.8
ボルトヲ有するツェナーダイオードの場合には、pおよ
びn領域は両方ともきわめて高度に、一般的には101
9〜102100ml!の範囲でドープしなければなら
ず、接合は階段接合(abrupt junc−tio
n)でなければならない。このことはきわめて急激なド
ーピングプロフィール(very 5teep dop
−ing profile) f必要とする。
たドーパント濃度および分布を有する2つの反対に(o
ppositely) ドープした半導体領域で形成さ
れたp−n接合からなる。最小降伏電圧、即ち約1.8
ボルトヲ有するツェナーダイオードの場合には、pおよ
びn領域は両方ともきわめて高度に、一般的には101
9〜102100ml!の範囲でドープしなければなら
ず、接合は階段接合(abrupt junc−tio
n)でなければならない。このことはきわめて急激なド
ーピングプロフィール(very 5teep dop
−ing profile) f必要とする。
先行技術においては、アロイング(alloying)
Idl、8〜約10ボルトの電圧範囲のツェナーダイ
オードを製作する好ましい方法とされてきた。
Idl、8〜約10ボルトの電圧範囲のツェナーダイ
オードを製作する好ましい方法とされてきた。
ツェナー電圧は1.8〜約10ボルトの範囲の電圧に対
しては先づp−n接合の一方の側に対するドーピングを
減らし、次に約10〜200ポルトの範囲の電圧に対し
てはp−n接合の両側に対するドーピングを減らすこと
によって高めることができる。拡散法は約10〜200
ポルトの範囲で動作するツェナーダイオードを製作する
のに好ましい方法とされてきている。約10ボルトの電
圧を有するダイオードはいづれの方法で製作してもよい
。
しては先づp−n接合の一方の側に対するドーピングを
減らし、次に約10〜200ポルトの範囲の電圧に対し
てはp−n接合の両側に対するドーピングを減らすこと
によって高めることができる。拡散法は約10〜200
ポルトの範囲で動作するツェナーダイオードを製作する
のに好ましい方法とされてきている。約10ボルトの電
圧を有するダイオードはいづれの方法で製作してもよい
。
プロセス制御の多大の努力が払われているにもか\わら
ず、公称上は同じ処理をうけたツェナーダイオードの性
質には尚かなりの変動がある。例えば、この製造工程は
単一のツェナー電圧、動作インピーダンスおよび雑音出
力ではなく複数のツェナー電圧、動作インピーダンスお
よび雑音出力の分布を生じさせる。この結果、製造され
た製品は所望する特定の電圧、動作インピーダンスおよ
び雑音特性をうるために分類しなければならない。
ず、公称上は同じ処理をうけたツェナーダイオードの性
質には尚かなりの変動がある。例えば、この製造工程は
単一のツェナー電圧、動作インピーダンスおよび雑音出
力ではなく複数のツェナー電圧、動作インピーダンスお
よび雑音出力の分布を生じさせる。この結果、製造され
た製品は所望する特定の電圧、動作インピーダンスおよ
び雑音特性をうるために分類しなければならない。
これはあまシ経済的ではない。という訳は、生産高の分
布は一般に市場需要の分布と一致しないからである。特
に人気のある1セツトのツェナー特性の十分な供給金得
るためには、あまシ人気のないツェナー特性全有する他
のデバイスを必然的に製造しなければならない。時には
これらの製品を廃棄しなければならないこともある。従
って、所望する目標規格に対してよシ予想可能な、制御
可能な、反復可能な製造歩留D’に有するツェナーダイ
オードのための改良された装置および方法に対する必要
性が絶えず存在する。
布は一般に市場需要の分布と一致しないからである。特
に人気のある1セツトのツェナー特性の十分な供給金得
るためには、あまシ人気のないツェナー特性全有する他
のデバイスを必然的に製造しなければならない。時には
これらの製品を廃棄しなければならないこともある。従
って、所望する目標規格に対してよシ予想可能な、制御
可能な、反復可能な製造歩留D’に有するツェナーダイ
オードのための改良された装置および方法に対する必要
性が絶えず存在する。
先行技術のデバイスに伴う特定の問題は雑音指数である
。ツェナーダイオードは多数の回路応用例においてその
有用性全制限する電気的雑音を発生させる。この雑音゛
は他にも原因はあるが、降伏プロセス(break d
own process)における微細な変動から起き
ると考えられている。ある程度の雑音はすべてのデバイ
スにおいて避けられないが、先行技術のツェナーダイオ
ードの一般的な雑音レベルは所望するレベルよシ高いも
のとなっていた。
。ツェナーダイオードは多数の回路応用例においてその
有用性全制限する電気的雑音を発生させる。この雑音゛
は他にも原因はあるが、降伏プロセス(break d
own process)における微細な変動から起き
ると考えられている。ある程度の雑音はすべてのデバイ
スにおいて避けられないが、先行技術のツェナーダイオ
ードの一般的な雑音レベルは所望するレベルよシ高いも
のとなっていた。
一部の先行技術ダイオードが特定の範囲の電圧を有する
ことができるのと丁度同じように一部の先行技術のツェ
ナーダイオードは比較的低い雑音を示すことができるが
、一定且つ均等な低雑音特性をもったツェナーダイオー
ドを高歩留シで製造する方法は先行技術にはなかった。
ことができるのと丁度同じように一部の先行技術のツェ
ナーダイオードは比較的低い雑音を示すことができるが
、一定且つ均等な低雑音特性をもったツェナーダイオー
ドを高歩留シで製造する方法は先行技術にはなかった。
発明の目的
従って、本発明の目的は、改善され厳密に分類された特
性を有するツェナーダイオードのための改良された装置
およびその製造方法を提供することである。
性を有するツェナーダイオードのための改良された装置
およびその製造方法を提供することである。
本発明のもう1つの目的は、先行技術によって一般に見
られる雑音よシ低雑音を有するツェナーダイオードのた
めの改良された装置およびその製造方法を提供すること
である。
られる雑音よシ低雑音を有するツェナーダイオードのた
めの改良された装置およびその製造方法を提供すること
である。
本発明のもう1つの目的は、一定のツェナー電圧に対し
先行技術で一般に得られる動作インピーダンスと等しい
か又はそれよシ低い動作インピーダンスを有するツェナ
ーダイオードのための改良された装置およびその製造方
法を提供することである。
先行技術で一般に得られる動作インピーダンスと等しい
か又はそれよシ低い動作インピーダンスを有するツェナ
ーダイオードのための改良された装置およびその製造方
法を提供することである。
本発明の更にもう1つの目的は、生産量の大部分が先行
技術でえられる雑音および/又は動作インピーダンスよ
シ低い雑音および/又は動作インピーダンスを有するツ
ェナーダイオードのための改良された装置およびその製
造方法全提供することである。
技術でえられる雑音および/又は動作インピーダンスよ
シ低い雑音および/又は動作インピーダンスを有するツ
ェナーダイオードのための改良された装置およびその製
造方法全提供することである。
本発明のもう1つの目的は、上記の諸口的が同時に達成
されるツェナーダイオードのだめの装置およびその製造
方法を提供することである。
されるツェナーダイオードのだめの装置およびその製造
方法を提供することである。
発明の要約
これらの、およびその他の目的および利点は、低雑音半
導体接合の製造、特に十分に制御され反復可能な特性を
有する低雑音ツェナーダイオードの製造のための改良さ
れた工程が提供されている本発明によって達成さ、れる
ものでちゃ、前記工程は、 半導体基板金偏える工程と、 基板に不純物原子を所定の添加量(dose )および
深度(depth)tで注入し、接合における注入不純
物原子の傾斜定数(grade constant )
の減少を避ける一方で、イオン注入不純物原子を活性化
し注入損傷全アニール(anneal )するのに十分
な上昇した温度にまでイオン注入基板をきわめて急速に
加熱する工程と、 その後イオン注入基板を急速に冷却して不純物原子の著
しいそれ以上の拡散を停止させる工程と、金具える。
導体接合の製造、特に十分に制御され反復可能な特性を
有する低雑音ツェナーダイオードの製造のための改良さ
れた工程が提供されている本発明によって達成さ、れる
ものでちゃ、前記工程は、 半導体基板金偏える工程と、 基板に不純物原子を所定の添加量(dose )および
深度(depth)tで注入し、接合における注入不純
物原子の傾斜定数(grade constant )
の減少を避ける一方で、イオン注入不純物原子を活性化
し注入損傷全アニール(anneal )するのに十分
な上昇した温度にまでイオン注入基板をきわめて急速に
加熱する工程と、 その後イオン注入基板を急速に冷却して不純物原子の著
しいそれ以上の拡散を停止させる工程と、金具える。
好ましい実施例においては、加熱および冷却ステップは
、イオン注入基板k 1000℃を超えるピーク活性化
温度にまで急速に加熱し、冷却することによって行われ
る。シリコンに注入した硼素イオンの場合には、基板温
度は30秒以内に室温から約1000℃以上に高められ
、例えば約1150℃のピーク温度にまで達する。その
後イオン注入基板は、不“細物原子の連続的拡散による
傾斜定数の減少を避けるために1000℃以下にまで急
速に冷却される。
、イオン注入基板k 1000℃を超えるピーク活性化
温度にまで急速に加熱し、冷却することによって行われ
る。シリコンに注入した硼素イオンの場合には、基板温
度は30秒以内に室温から約1000℃以上に高められ
、例えば約1150℃のピーク温度にまで達する。その
後イオン注入基板は、不“細物原子の連続的拡散による
傾斜定数の減少を避けるために1000℃以下にまで急
速に冷却される。
5秒以内に1000℃以下にまで冷却することが好まし
い。よシ低い雑音および同等又はよシ低い動作インピー
ダンスを有するツェナー接合がそれによって得られる。
い。よシ低い雑音および同等又はよシ低い動作インピー
ダンスを有するツェナー接合がそれによって得られる。
第1図は上部表面11a f有する基板11.基板電極
12 、上部表面11a上の誘電体層13.拡散領域1
4゜拡散領域14ヲ貫通して基板11内に達してらる合
金領域15および頂部表面接点16からなる先行技術の
ツェナーダイオードの概略的断面図を示す。拡散領域は
深さ14a @有し、合金領域15は深さ14aよシ深
い深さ15a f有する。典型的な構造では、基板11
はN形シリコンであシ、拡散領域14は大量にドープさ
れたp形であシ、合金領域15は著しく(strong
ly)ドープされたp形である。アルミニウムは合金領
域15ヲ形成するのに便利な材料でラシ、硼素は拡散領
域14ヲドープするのに便利な不純物であシ、二酸化珪
素は誘電体層13用に用いられ、金属層16はTi−N
i−Ag又はその他の金属とするのが便利である。基板
電極12はまたTi −Ni −Ag又はその他の金属
で作ってもよい。1.8〜約10ボルトの範囲のツェナ
ー電圧を有するデバイスはこの寸法で容易に製作される
。よシ高電圧のデバイスを製作するためには、領域15
ヲ省略し、p−n接合を基板11と拡散領域14との間
に形成する。 第2図は本発明によシ作られた同等のツェナーダイオー
ドの断面図全概略図で示す。ダイオード加は上部表面3
1a ′f:有する基板31および下部電極32t−含
む。上部表面31aはその上に誘電体層おおよび上部電
極36f、有する。基板30がシリコンでできている場
合には、二酸化珪素又は窒化珪素が誘電体33に有用で
あシ、Ti−Ni−Agが上部電極36および下部電極
32に有用であるが、その他の材料も使用できる。一般
に拡散されているドープされた領域別は表面31aから
基板31内へ貫通している。 ドープされた領域あは一般にガードリングと云われる。 領域あは一般に円形又は丸い角をもった矩形であるが、
これは絶対に必要なことではない。 領域別は任意の閉じた環状の形をしていてもよい。 イオン注入し活性化されたドープ領域あけドープした領
域34内で側方に位置しておシ、上部電極あと接触して
いる。イオン注入し活性化されたドープ領域あの深さ3
5aはドープした領域あの深さ34&よシ浅い。ドープ
した領域あは、領域あが表面31aと交差する箇所の近
くの領域あの周辺部においてではなくドープした領域あ
と基板31との間の中央のp−n接合インタフェース3
5bにおいて降伏が起きることを保証する。中央のp−
n接合インタフェース35bは環状のドープした領域詞
内において側方に位置している。 第3図A〜第3図りは第2図に示した半導体接合を形成
する好ましい方法を示す。第3図Aにおいては、基板3
1はその上に開口部23a t−有する従来のマスキン
グ層23t−載せておシ、この開口部23at−通して
ドープした領域あが一般的には拡散によって形成される
。次にマスク23は、その周囲がドープした領域あよυ
上に出ている開口部33a t−有する誘電体・層およ
゛びマスクあによって置換される(第3図B参照)。層
おは一般的には酸化珪素および/又は窒化珪素でできて
いる。矢印によって示されているイオン28は従来のイ
オン28は従来のイオン注入方法を用いて基板31の表
面31aに向けられている。基板31がN形である場合
には、硼素が便利なp形ドーパントであシ、これを技術
上周知の方法によシイオン注入してもよい。不純物イオ
ン28は、その値が所望するツェナー特性に依存する所
定の用量まで領域250基板31に注入される。典型的
な例、抵抗率0.067 ohm−cmのN形シリコン
の基板では、硼素 Bを約100℃又はそれ以下の温度
で約lXl0’/am”の用量まで80keVでイオン
注入した。これらの条件下では、注入された硼素は表面
31aの下部0.28ミクロンのところでそのピーク濃
度を有する。注入された硼素濃度は、深さ25aにおけ
る破線25bによって示されているように、約0.65
ミクロンのところの背景基板の不純物濃度(例えば2
X 10 ”/ am” N形)に等しいレベルにまで
減少する。 不純物イオン囚が第3図Cに省着かれているように領域
25の基板31内に浸入すると、それらのイオンは中和
されて不純物イオンをつくる。注入が低温度で行われる
と、領域25におけるこれらの注入不純物原子のうちで
電気的に活性なものは殆んどない、。更に、かなシの量
の注入損傷(implantdamage ) 、即ち
それがなければ殆んど完全な基板31の結晶格子に対す
る活性イオン(energeticions) 28の
衝撃によって生じる損傷がある。注入されたま\のデバ
イス(as−implantel device)は注
入不純物全活性化し注入損傷をアニールするために加熱
しなければならないというのは技術上周知である。この
活性化プロセスは、注入した原子が主として無作為の位
置から基板の結晶格子の置換位置へ移行できるようにす
ると考えられている。その結果は第3図りに概略的に示
されておシ、そこでは活性化加熱プロセスの結果として
深さあaの活性注入領域あが深さ25aの不活性注入領
域部から作られる。こ\で用いである“活性化する”又
は”活性化″という術語は、イオン注入損傷をアニール
すること、および/又は注入されfc原子を電気的に活
性にしてそれらの原子がドナー又はアクセプタとして機
能するようにすることを含むことが意図されている。両
方のプロセスははy同時に起きると考えられている。 半導体接合、特にツェナーダイオードの特性は活性化プ
ロセスが行われる速度によって影響されることが発見さ
れている。特に、活性化プロセスが数10秒〜数秒又は
それ以下の程度の非命に短い時間で行われると優れた特
性のツェナーダイオードが得られることが発見されてい
る。このことは以前には知られておらず、又は認識され
てぃなかった。こ\で用いられている術語”急速活性化
”は、活性化加熱が数10秒又はそれ以下で行われるデ
バイス又はプロセス全天う。 本発明の方法によってえられる優れた特性は、非常に急
速な活性化が用いられるとイオン注入不純物分布が以前
には予想されなかった方法で変化する故に生じるものと
考えられる。特に、きわめて大きい傾斜定数が得られる
。傾斜定数とは、接合、即ち注入濃度が背景濃度と等し
い箇所における注入不純物濃度の傾斜でおる。 注入不純物が基板内によシ深く拡散しても傾斜定数は急
速活性化プロセスによって減少しないことが観察されて
いる。傾斜定数は増大するように思われる。このことは
予想しなかった結果であり、傾斜定数は注入後加熱の期
間中に注入不純物が基板内によシ深く拡散するにつれて
必然的に減少するという従来の考えと矛盾するものであ
る。本発明方法の結果として得られる非常に低い雑音パ
フォーマンスおよび改善された動2作インピーダンスも
また予想されなかった。という訳は、そのようなパフォ
ーマンスは、報告されている実験結果又は理論的解析に
基づくと、本発明の製作方法の結果として起きることは
先行技術においてはこれまでに知られている限シにおい
ては観察、示唆又は予測されていないからである。 第4図は本発明の方法による半導体接合、特にツェナー
ダイオードの急速活性化および特定の半導体−ドーパン
ト組合せに対する代表的な温度一時間プロフィール40
゛ヲ示す。第4図の時間および温度はシリコン中硼素(
”B)の急速活性化に対するものである。硼素は100
0〜1300℃の間の温度に対して0.08〜1.5
m1cron”7時間の範囲のシリコン中拡散率(at
ffuatvtty) ?有する。こ\に教示したとこ
ろを基礎にして当業者は半導体および/又はその他のド
ーパントの他の選択に対しどのようにして温度一時間プ
ロフィールを作るかを理解するであろう。 実施例 下記はいくつかの相異なる条件について本発明の方法を
実施した実施例でおる。 一般に半導体ウェハであるイオン注入基板は最初ははM
u温にある。例えば米国マサチューセッツ州グロスター
にあるパリアン−エクストリオン社(Varian−E
xtrion ) Jll’のlA20G型急速等温ア
ニーリング装置のような急速加熱装置が、ウェハを急速
に加熱、冷却するのに用いられる。その他の市販されて
いるシステムも使用できる。lA200装置においては
、加熱は排気された室に基板を入れることによって一般
に行われるので、基板は最初の接近では(to a f
ist approximation)放熱的に(ra
diatively)その周囲に結合しているにすぎな
い。基板は低温、一般的にははy室温にある呈によって
取囲まれている。基板のイオン注入面は可動シャッタに
面している。シャッタのうしろには放射熱源があp、こ
の放射熱源は基板と同じか又はそれよ多大きい面積を有
し、その温度は所望する活性化温度と等しいか又はそれ
よシも高い。熱源の温度は目標温度と云われる。ウェハ
に供給される熱パルスの持続時間はシャッタを開閉する
ことによって制御される。 その他の型の装置は急速等温加熱を行うためにや\異な
った方法を用いる。例えば強力な閃光電球(flash
lamp )がしばしば用いられる。エネルギー全急
速に結合させるために閃光の持続時間および/又は強度
全変化させるので、ウェハを同等な方法で急速に加熱お
よび冷却することができる。 この型の装置では、排気された室は不必要である。 下記の説明においては、lA200型装置に対応する方
法を述べである。゛これは単に例として述べているだけ
であシ、同等な温度一時間プロフィールは他の市販され
ている装置を用いて達成できることを当業者は理解する
であろう。 第4図のプロフィール4Oa−Cは3つの相異なる目標
温度およびヒータ暴露時間に対するウエノ・温度一時間
プロフィールを示す。フロフィール40aの目標温度は
1200℃、プロフィール40bの目標温度は1150
℃、プロフィール40cの目標温度は1150℃であっ
た。第4図に示しである温度は基板の背面、即ちシャッ
タおよびヒータの反対側の基板表面をみている光温度計
によって測定されている。 これらの試験に用いた温度計は約875℃以下の温度を
読取ることはできなかった。従って、第4図における実
線に対応する観察された温度プロフィール40a−cは
約875℃から始っているが、第4図の破線によって示
されているように実線のウエノ・温度ははソ呈温から上
昇する。 lA200装置のシャッタは速やかに開くので、基板の
イオン注入面は放射熱源に突然に暴露される。 シャッタの開きは第4図の時間1=0に対応する。 閃光電球型システムの場合には、1=0は閃光の開始に
対応する。ウェハ形基板の熱質量は非常に小さく、基板
は熱伝導的にはその周囲から絶縁されている。従って、
基板の温度は放射熱源の温度に向って非常に急速に上昇
する。約4秒以内に基板温度は温度計によって測定可能
な最低温度(875℃)以上に上昇する。 例えば1150℃の目標温度を有する温度一時間プロフ
ィール40bについて考えてみよう。基板31の温度は
温度一時間曲線4(lk+の部分40 b (u)によ
って示されているように時間間隔42bの期間中に活性
化温度41bにまで上昇する。時間間隔42bは時間零
から基板温度が所定の活性化温度41bに達するまでの
間になっている。基板31として直径100mm。 厚さ20ミル(0,5mm )のシリコンウェハを用い
ると、基板31は約8秒はどの短時間にはV室温から1
050〜1200℃の範囲の活性化温度に加熱できるこ
とが発見された。目標温度が高ければ高い程、よυ速や
かに一定のピーク温度に達する。このことは温度一時間
プロフィール40aおよび40bを比較すると判る。 時間42bにおいてIA 200装置のシャッタは急速
に閉じるので、基板31はもはやヒータに暴露されない
。閃光電球システムにおいては、閃光は時間42bにお
いて消光又はしゃ断される。こ\に用いられている6開
放シャッタ時間“という術語は、時間t=oから例えば
曲#J40b、時間42bVcオケるようにシャッタが
閉じられ又は閃光電球が消されてウェハへの熱入力がし
ゃ断されるまでの時間間隔を一般に云う。 熱入力が曲線40b上の時間42bにおいてしゃ断゛さ
れると、ウェハ基板31は活性化温度41bに達してい
る。シャッタが閉じると、基板は再び低温環境にとシ囲
まれ、温度一時間曲線40bの部分40b(d)によっ
て示されるように基板31の温度は今度は急速に低下す
る。温度が急速に低下するのは、基板31は僅かな熱質
量と広い放熱面金有するからである。基板温度は例えば
シャッタを閉じることにょシ又は閃光電球をしゃ断する
ことによって放射熱エネルギー人力が終った後約2秒ま
でに950 u以下に低下する。約950℃以下では温
度計は温度又は温度変化の速度を正確に測定できない。 実際の基板温度は破線によって概略的に示すように室温
に向って低下しつづける。 基板31の温度が室温にまで完全に低下する必要はない
。不純物原子の再分布速度は成る臨界温度43において
温度変化速度と比べると無視してもよい程の速度にまで
低下する。冷却速度は注入不純物原子が急速活性化後に
もはや著しくは移動しないようになるのに十分な程急速
であることが重要である。さもないと通常の拡散による
再分布が傾斜係数を減少させる。従って、基板31の温
度が時間44a−cにおいて臨界温度以下に急速に低下
することが重要である。シリコン中硼素の場合には、臨
界温度43は900〜1000℃の範囲にある。臨界温
度43に対応する時間44a−cはヒータしゃ断時間4
21L−eの2〜3秒以内に達しうろことが温度プロフ
ィール40a−cから判る。基板温度は約5秒以内、で
きれば2〜3秒以内に900〜1000℃以下に低下す
ることが望ましい。基板31は温度が基板31の著しい
酸化が起きうる温度以下になった後の任意の時に悪影響
なしにシステムから除去することができる。基板31の
著しい酸化が起きうる温度はシリコンでは約500℃で
ある。 第5図は、80keV Bイオン f I X 10
tons/am”の用量まで8 X 10”/ Cm5
N−ドープしたシリコンに注入した場合の濃度(a、t
oms/Cm”)対深【(ミクロン)のグラフを示す。 曲線力は二次イオン質量分析法(SIMS)t−用いて
測定した注入したま\の濃度プロフィールである。曲線
51および52は第4図に関連して説明したような急速
活性化ステップ後に測定した濃度プロフィールである。 曲線51は目標温度1100℃で20秒の開放シャッタ
時間に対する急速活性化に対応する。曲線52i目標温
度1200℃で15秒の開放シャッタ時間に対する活性
化に対応する。曲線51および52はSIMS全用いて
測定した。SIMS技術は技術上周知である。線、54
はN形基板の背景ドーピング密度を示し、この密度はこ
れらのサンプルでは約8 X 10’/am”であった
。 傾斜定数1a”は下記の式によって与えられる。 a = −d (C(X戸/dX、 at x=Xj但
し、C(X)は濃度、Xは表面からの距離、XjはC(
増か背景濃度CBに等しい深度である。 C(X) t−第5図におけるようにグラフに描くと、
傾斜定数14. a =−2,’3 m CBによって
与えられることが証明できる。但し、mは基板濃度CB
における濃度プロフィールに対する接線の傾斜である。 接線50a+ 51aおよび52aはそれぞれ濃度プロ
フィール犯、51および52に対して示されている。 従来の拡散理論から予想されるように、第5図の活性化
プロフィール51および52のピーク濃度は注入された
ま\のプロフィール犯のピーク濃度よシ低い。同じ〈従
来の理論から予想されるように、注入された不純物はひ
ろがシ、基板内に殆んど0.2ミクロンはどよシ深く拡
散する。 通常は不純物プロフィールの傾斜も同じく小さくなるも
のと予想される。予想に反してこのことは観察されなか
った。接線51aおよび52aは接線50aよシ大きい
傾斜を有することは第5図から明らかである。その差は
少なくとも50%はある。急速活性化加熱後の傾斜定数
は注入されたま\のプロフィールの傾斜定数よシ大きい
。傾斜定数の増大は最初の注入量に依存し、注入量が多
ければ多いほど傾斜定数の増大かえられる可能性が犬と
なシその増加も大きくなることが更に測定された。 注入量が少ないと、傾斜定数は増大しないかもしれない
。ピーク注入温度は10 ”atoms/ cm”以上
とすることが望ましい。発明されたプロセスによって得
ることができる大きな傾斜定数は優れた性質のツェナー
ダイオードを製作するのに有利である。 接合を作るのに急速活性化イオン注入不純物を用いると
、非常に低雑音の接合が得られることが発見されている
。第6図A〜第6図Bは特定の雑音電圧金有する製造ロ
ットにおけるツェナーダイオード数の代表的ヒストグラ
ムを示す。第6図Aは先行技術によって作ったデバイス
についてのものであシ、第6図Bは本発明によシ作った
デバイスについてのものである。第6図Aのデータは拡
散によって製造したデバイスからとった。第6図Bのデ
ータは約I X 10 atoms/ em”で80
keVでシリコンに注入し約15秒の開放シャッタ時間
に対し目標温度1200℃で急速活性化した硼素(ii
n ) +用いて得た。両セットのデバイスははソ同
じツェナー電圧(約12ボルト)ヲ有し、同じ方法によ
シそれぞれの製造ロットからぬきとり、不偏サンプルと
考えられるものが作られるようにした。これらのサンプ
ル全技術上周知の技術を用いて同じ方法で試験した。 雑音電圧Nvは利得100ヲ有する前置増幅器・加00
H2に中心のある2000Hz帯域幅帯域フィルタおよ
びマイクロボルトの目盛のある真のRM8電圧計を用い
て250マイクロアンペアの導電電流で測定した。雑音
密度Ndは通常はマイクロボルト/サイクルの平方根帯
域幅で表わされる。第6図A〜第6図Bの横軸に示され
ている測定された雑音電圧Nvをマイクロボルト/サイ
クルの平方根帯域幅で表わされる雑音密度に変換するた
めには、銀の値(ボルト)に1 / C100X (2
000)%) = 2.24 X 10−’を乗算する
。第6図A〜゛第6図Bのヒストグラムを構成している
データのサンプル数(n)、平均値(Nv)およびアン
プル標準偏差(s)は図に示されている。 先行技術デバイスからのヒストグラム(第6図A)は雑
音電圧の幅広い分布を示しているが、本発明の教示によ
って作ったデバイスからのヒストグラム(第6図)はそ
れよりはるかに狭い分布の雑音電圧およびはるかに低い
全体的雑音電圧値を示している。下記の表においてデー
タが比較されている。 5 1.1 0 50 10 2.2 0 65 20 4.5 10 74 40 8.9 29 83 60 13.4 45 87 本発明は、低雑音電圧および非常に範囲が狭い雑音電圧
値グループ化を有するデノ(イスの非常に高い歩留シを
与えることは明らかである。同じサンプルからの他のツ
ェナーダイオ−トノくラメータの標準測定値は、本発明
の方法によシ作られたデバイス拡先行技術の方法によっ
て作られたデノ(イスに匹敵するか、又はより優れてい
ることを示した。他の点が同等であるとしても、ツェナ
ー特性の急激な変化点(knee)で測定した動作イン
ピーダンスZzk tri本発明の方法によシ作ったデ
ノくイスの方が一般にや\低かった。ツェナーダイオー
ドの特徴づけに一般に用いられるZzkおよびその他の
パラメータの定義は、米国アリシナ州、フェニックスに
あるモトローラ社が1980年に発行したモトローラツ
ェナーダイオードマニアルに見出すことができる。 、 従って、本発明により低雑音半導体接合、特にツェナー
ダイオード接合のための改良された装置および方法が提
供されていることは明らかである。 更に、先行技術にお゛けるよシも低く狭い範咄に分類さ
れた雑音電圧(又は雑音値)および動作インピーダンス
値、および低雑音密度と動作インピーダンスでのよシ高
い歩留ルが他のデバイス特性又は歩留pの低下なしに得
られる改良された特性を有するツェナーダイオードのた
めの装置および方法が提供されている。 本発明金一部の推奨された材料、不純物およびデバイス
構成に関して説明したが、本発明の装置および方法は、
改良された性質、特に低雑音半導体接合を得ることが所
望される場合には、他の基・板および不純物材料、他の
形、および他のデバイス構成についても有用なことが当
業者によって理解されるであろう。更に、温度および時
間はシリコン中の硼素について示されているが、より大
きい傾斜定数および低雑音接合を得るためにイオン注入
不純物の非常に高速な活性化を用いるという本発明に教
示されている原理は多種類の半導体基板およびドーパン
ト材料および相異なる活性化装置に一般に適用可能であ
シ、他の材料および装置に対する活性化温度および時間
はこ\に含壕れる教示を用いて決定できること紘当業者
には明らかであろう。従って、本発明の範囲内に入るも
のとしてそのようなすべての変形を含むことが意図され
ている。 第1図は、先行技術によって作られた合金ツェナーダイ
オードの断面図を概略図で示す。 第2図社、本発明によるイオン注入−急速活性化ツェナ
ーダイオードの断面図を概略図で示す。 第3図A〜第3図りは、製造の相異なる段階における本
発明のイオン注入−急速活性化ツェナーダイオードの連
続断面図を概略図で示す。 第4図は、本発明によるツェナーダイオード又はその他
の半導体接合の急速活性化に対する温度一時間プロフィ
ールを示す。 第5図は、本発明の方法による注入した際のプロフィー
ルおよび急速活性化後のプロフィールに対するシリコン
中の硼紫の濃度対深度を示す。 第6図A〜第6図Bは、先行技術によシ製造したデバイ
スおよび本゛発明によシ製造したデバイスに対する特定
の雑音電圧を有する製造ロット中のツェナーダイオード
数のヒストグラムを示す。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久 五 部 (先行技術) 、ノ ニE”xsascE 深 度(ミクロン) 二してbココ−5 (ミリボルト) Nv I工5 as 5’−21 (ミ1ノボルト) Nv −二I−テ5=t3B 第1頁の続き o発 明 者 シト壷アール・ウィル ソン
12 、上部表面11a上の誘電体層13.拡散領域1
4゜拡散領域14ヲ貫通して基板11内に達してらる合
金領域15および頂部表面接点16からなる先行技術の
ツェナーダイオードの概略的断面図を示す。拡散領域は
深さ14a @有し、合金領域15は深さ14aよシ深
い深さ15a f有する。典型的な構造では、基板11
はN形シリコンであシ、拡散領域14は大量にドープさ
れたp形であシ、合金領域15は著しく(strong
ly)ドープされたp形である。アルミニウムは合金領
域15ヲ形成するのに便利な材料でラシ、硼素は拡散領
域14ヲドープするのに便利な不純物であシ、二酸化珪
素は誘電体層13用に用いられ、金属層16はTi−N
i−Ag又はその他の金属とするのが便利である。基板
電極12はまたTi −Ni −Ag又はその他の金属
で作ってもよい。1.8〜約10ボルトの範囲のツェナ
ー電圧を有するデバイスはこの寸法で容易に製作される
。よシ高電圧のデバイスを製作するためには、領域15
ヲ省略し、p−n接合を基板11と拡散領域14との間
に形成する。 第2図は本発明によシ作られた同等のツェナーダイオー
ドの断面図全概略図で示す。ダイオード加は上部表面3
1a ′f:有する基板31および下部電極32t−含
む。上部表面31aはその上に誘電体層おおよび上部電
極36f、有する。基板30がシリコンでできている場
合には、二酸化珪素又は窒化珪素が誘電体33に有用で
あシ、Ti−Ni−Agが上部電極36および下部電極
32に有用であるが、その他の材料も使用できる。一般
に拡散されているドープされた領域別は表面31aから
基板31内へ貫通している。 ドープされた領域あは一般にガードリングと云われる。 領域あは一般に円形又は丸い角をもった矩形であるが、
これは絶対に必要なことではない。 領域別は任意の閉じた環状の形をしていてもよい。 イオン注入し活性化されたドープ領域あけドープした領
域34内で側方に位置しておシ、上部電極あと接触して
いる。イオン注入し活性化されたドープ領域あの深さ3
5aはドープした領域あの深さ34&よシ浅い。ドープ
した領域あは、領域あが表面31aと交差する箇所の近
くの領域あの周辺部においてではなくドープした領域あ
と基板31との間の中央のp−n接合インタフェース3
5bにおいて降伏が起きることを保証する。中央のp−
n接合インタフェース35bは環状のドープした領域詞
内において側方に位置している。 第3図A〜第3図りは第2図に示した半導体接合を形成
する好ましい方法を示す。第3図Aにおいては、基板3
1はその上に開口部23a t−有する従来のマスキン
グ層23t−載せておシ、この開口部23at−通して
ドープした領域あが一般的には拡散によって形成される
。次にマスク23は、その周囲がドープした領域あよυ
上に出ている開口部33a t−有する誘電体・層およ
゛びマスクあによって置換される(第3図B参照)。層
おは一般的には酸化珪素および/又は窒化珪素でできて
いる。矢印によって示されているイオン28は従来のイ
オン28は従来のイオン注入方法を用いて基板31の表
面31aに向けられている。基板31がN形である場合
には、硼素が便利なp形ドーパントであシ、これを技術
上周知の方法によシイオン注入してもよい。不純物イオ
ン28は、その値が所望するツェナー特性に依存する所
定の用量まで領域250基板31に注入される。典型的
な例、抵抗率0.067 ohm−cmのN形シリコン
の基板では、硼素 Bを約100℃又はそれ以下の温度
で約lXl0’/am”の用量まで80keVでイオン
注入した。これらの条件下では、注入された硼素は表面
31aの下部0.28ミクロンのところでそのピーク濃
度を有する。注入された硼素濃度は、深さ25aにおけ
る破線25bによって示されているように、約0.65
ミクロンのところの背景基板の不純物濃度(例えば2
X 10 ”/ am” N形)に等しいレベルにまで
減少する。 不純物イオン囚が第3図Cに省着かれているように領域
25の基板31内に浸入すると、それらのイオンは中和
されて不純物イオンをつくる。注入が低温度で行われる
と、領域25におけるこれらの注入不純物原子のうちで
電気的に活性なものは殆んどない、。更に、かなシの量
の注入損傷(implantdamage ) 、即ち
それがなければ殆んど完全な基板31の結晶格子に対す
る活性イオン(energeticions) 28の
衝撃によって生じる損傷がある。注入されたま\のデバ
イス(as−implantel device)は注
入不純物全活性化し注入損傷をアニールするために加熱
しなければならないというのは技術上周知である。この
活性化プロセスは、注入した原子が主として無作為の位
置から基板の結晶格子の置換位置へ移行できるようにす
ると考えられている。その結果は第3図りに概略的に示
されておシ、そこでは活性化加熱プロセスの結果として
深さあaの活性注入領域あが深さ25aの不活性注入領
域部から作られる。こ\で用いである“活性化する”又
は”活性化″という術語は、イオン注入損傷をアニール
すること、および/又は注入されfc原子を電気的に活
性にしてそれらの原子がドナー又はアクセプタとして機
能するようにすることを含むことが意図されている。両
方のプロセスははy同時に起きると考えられている。 半導体接合、特にツェナーダイオードの特性は活性化プ
ロセスが行われる速度によって影響されることが発見さ
れている。特に、活性化プロセスが数10秒〜数秒又は
それ以下の程度の非命に短い時間で行われると優れた特
性のツェナーダイオードが得られることが発見されてい
る。このことは以前には知られておらず、又は認識され
てぃなかった。こ\で用いられている術語”急速活性化
”は、活性化加熱が数10秒又はそれ以下で行われるデ
バイス又はプロセス全天う。 本発明の方法によってえられる優れた特性は、非常に急
速な活性化が用いられるとイオン注入不純物分布が以前
には予想されなかった方法で変化する故に生じるものと
考えられる。特に、きわめて大きい傾斜定数が得られる
。傾斜定数とは、接合、即ち注入濃度が背景濃度と等し
い箇所における注入不純物濃度の傾斜でおる。 注入不純物が基板内によシ深く拡散しても傾斜定数は急
速活性化プロセスによって減少しないことが観察されて
いる。傾斜定数は増大するように思われる。このことは
予想しなかった結果であり、傾斜定数は注入後加熱の期
間中に注入不純物が基板内によシ深く拡散するにつれて
必然的に減少するという従来の考えと矛盾するものであ
る。本発明方法の結果として得られる非常に低い雑音パ
フォーマンスおよび改善された動2作インピーダンスも
また予想されなかった。という訳は、そのようなパフォ
ーマンスは、報告されている実験結果又は理論的解析に
基づくと、本発明の製作方法の結果として起きることは
先行技術においてはこれまでに知られている限シにおい
ては観察、示唆又は予測されていないからである。 第4図は本発明の方法による半導体接合、特にツェナー
ダイオードの急速活性化および特定の半導体−ドーパン
ト組合せに対する代表的な温度一時間プロフィール40
゛ヲ示す。第4図の時間および温度はシリコン中硼素(
”B)の急速活性化に対するものである。硼素は100
0〜1300℃の間の温度に対して0.08〜1.5
m1cron”7時間の範囲のシリコン中拡散率(at
ffuatvtty) ?有する。こ\に教示したとこ
ろを基礎にして当業者は半導体および/又はその他のド
ーパントの他の選択に対しどのようにして温度一時間プ
ロフィールを作るかを理解するであろう。 実施例 下記はいくつかの相異なる条件について本発明の方法を
実施した実施例でおる。 一般に半導体ウェハであるイオン注入基板は最初ははM
u温にある。例えば米国マサチューセッツ州グロスター
にあるパリアン−エクストリオン社(Varian−E
xtrion ) Jll’のlA20G型急速等温ア
ニーリング装置のような急速加熱装置が、ウェハを急速
に加熱、冷却するのに用いられる。その他の市販されて
いるシステムも使用できる。lA200装置においては
、加熱は排気された室に基板を入れることによって一般
に行われるので、基板は最初の接近では(to a f
ist approximation)放熱的に(ra
diatively)その周囲に結合しているにすぎな
い。基板は低温、一般的にははy室温にある呈によって
取囲まれている。基板のイオン注入面は可動シャッタに
面している。シャッタのうしろには放射熱源があp、こ
の放射熱源は基板と同じか又はそれよ多大きい面積を有
し、その温度は所望する活性化温度と等しいか又はそれ
よシも高い。熱源の温度は目標温度と云われる。ウェハ
に供給される熱パルスの持続時間はシャッタを開閉する
ことによって制御される。 その他の型の装置は急速等温加熱を行うためにや\異な
った方法を用いる。例えば強力な閃光電球(flash
lamp )がしばしば用いられる。エネルギー全急
速に結合させるために閃光の持続時間および/又は強度
全変化させるので、ウェハを同等な方法で急速に加熱お
よび冷却することができる。 この型の装置では、排気された室は不必要である。 下記の説明においては、lA200型装置に対応する方
法を述べである。゛これは単に例として述べているだけ
であシ、同等な温度一時間プロフィールは他の市販され
ている装置を用いて達成できることを当業者は理解する
であろう。 第4図のプロフィール4Oa−Cは3つの相異なる目標
温度およびヒータ暴露時間に対するウエノ・温度一時間
プロフィールを示す。フロフィール40aの目標温度は
1200℃、プロフィール40bの目標温度は1150
℃、プロフィール40cの目標温度は1150℃であっ
た。第4図に示しである温度は基板の背面、即ちシャッ
タおよびヒータの反対側の基板表面をみている光温度計
によって測定されている。 これらの試験に用いた温度計は約875℃以下の温度を
読取ることはできなかった。従って、第4図における実
線に対応する観察された温度プロフィール40a−cは
約875℃から始っているが、第4図の破線によって示
されているように実線のウエノ・温度ははソ呈温から上
昇する。 lA200装置のシャッタは速やかに開くので、基板の
イオン注入面は放射熱源に突然に暴露される。 シャッタの開きは第4図の時間1=0に対応する。 閃光電球型システムの場合には、1=0は閃光の開始に
対応する。ウェハ形基板の熱質量は非常に小さく、基板
は熱伝導的にはその周囲から絶縁されている。従って、
基板の温度は放射熱源の温度に向って非常に急速に上昇
する。約4秒以内に基板温度は温度計によって測定可能
な最低温度(875℃)以上に上昇する。 例えば1150℃の目標温度を有する温度一時間プロフ
ィール40bについて考えてみよう。基板31の温度は
温度一時間曲線4(lk+の部分40 b (u)によ
って示されているように時間間隔42bの期間中に活性
化温度41bにまで上昇する。時間間隔42bは時間零
から基板温度が所定の活性化温度41bに達するまでの
間になっている。基板31として直径100mm。 厚さ20ミル(0,5mm )のシリコンウェハを用い
ると、基板31は約8秒はどの短時間にはV室温から1
050〜1200℃の範囲の活性化温度に加熱できるこ
とが発見された。目標温度が高ければ高い程、よυ速や
かに一定のピーク温度に達する。このことは温度一時間
プロフィール40aおよび40bを比較すると判る。 時間42bにおいてIA 200装置のシャッタは急速
に閉じるので、基板31はもはやヒータに暴露されない
。閃光電球システムにおいては、閃光は時間42bにお
いて消光又はしゃ断される。こ\に用いられている6開
放シャッタ時間“という術語は、時間t=oから例えば
曲#J40b、時間42bVcオケるようにシャッタが
閉じられ又は閃光電球が消されてウェハへの熱入力がし
ゃ断されるまでの時間間隔を一般に云う。 熱入力が曲線40b上の時間42bにおいてしゃ断゛さ
れると、ウェハ基板31は活性化温度41bに達してい
る。シャッタが閉じると、基板は再び低温環境にとシ囲
まれ、温度一時間曲線40bの部分40b(d)によっ
て示されるように基板31の温度は今度は急速に低下す
る。温度が急速に低下するのは、基板31は僅かな熱質
量と広い放熱面金有するからである。基板温度は例えば
シャッタを閉じることにょシ又は閃光電球をしゃ断する
ことによって放射熱エネルギー人力が終った後約2秒ま
でに950 u以下に低下する。約950℃以下では温
度計は温度又は温度変化の速度を正確に測定できない。 実際の基板温度は破線によって概略的に示すように室温
に向って低下しつづける。 基板31の温度が室温にまで完全に低下する必要はない
。不純物原子の再分布速度は成る臨界温度43において
温度変化速度と比べると無視してもよい程の速度にまで
低下する。冷却速度は注入不純物原子が急速活性化後に
もはや著しくは移動しないようになるのに十分な程急速
であることが重要である。さもないと通常の拡散による
再分布が傾斜係数を減少させる。従って、基板31の温
度が時間44a−cにおいて臨界温度以下に急速に低下
することが重要である。シリコン中硼素の場合には、臨
界温度43は900〜1000℃の範囲にある。臨界温
度43に対応する時間44a−cはヒータしゃ断時間4
21L−eの2〜3秒以内に達しうろことが温度プロフ
ィール40a−cから判る。基板温度は約5秒以内、で
きれば2〜3秒以内に900〜1000℃以下に低下す
ることが望ましい。基板31は温度が基板31の著しい
酸化が起きうる温度以下になった後の任意の時に悪影響
なしにシステムから除去することができる。基板31の
著しい酸化が起きうる温度はシリコンでは約500℃で
ある。 第5図は、80keV Bイオン f I X 10
tons/am”の用量まで8 X 10”/ Cm5
N−ドープしたシリコンに注入した場合の濃度(a、t
oms/Cm”)対深【(ミクロン)のグラフを示す。 曲線力は二次イオン質量分析法(SIMS)t−用いて
測定した注入したま\の濃度プロフィールである。曲線
51および52は第4図に関連して説明したような急速
活性化ステップ後に測定した濃度プロフィールである。 曲線51は目標温度1100℃で20秒の開放シャッタ
時間に対する急速活性化に対応する。曲線52i目標温
度1200℃で15秒の開放シャッタ時間に対する活性
化に対応する。曲線51および52はSIMS全用いて
測定した。SIMS技術は技術上周知である。線、54
はN形基板の背景ドーピング密度を示し、この密度はこ
れらのサンプルでは約8 X 10’/am”であった
。 傾斜定数1a”は下記の式によって与えられる。 a = −d (C(X戸/dX、 at x=Xj但
し、C(X)は濃度、Xは表面からの距離、XjはC(
増か背景濃度CBに等しい深度である。 C(X) t−第5図におけるようにグラフに描くと、
傾斜定数14. a =−2,’3 m CBによって
与えられることが証明できる。但し、mは基板濃度CB
における濃度プロフィールに対する接線の傾斜である。 接線50a+ 51aおよび52aはそれぞれ濃度プロ
フィール犯、51および52に対して示されている。 従来の拡散理論から予想されるように、第5図の活性化
プロフィール51および52のピーク濃度は注入された
ま\のプロフィール犯のピーク濃度よシ低い。同じ〈従
来の理論から予想されるように、注入された不純物はひ
ろがシ、基板内に殆んど0.2ミクロンはどよシ深く拡
散する。 通常は不純物プロフィールの傾斜も同じく小さくなるも
のと予想される。予想に反してこのことは観察されなか
った。接線51aおよび52aは接線50aよシ大きい
傾斜を有することは第5図から明らかである。その差は
少なくとも50%はある。急速活性化加熱後の傾斜定数
は注入されたま\のプロフィールの傾斜定数よシ大きい
。傾斜定数の増大は最初の注入量に依存し、注入量が多
ければ多いほど傾斜定数の増大かえられる可能性が犬と
なシその増加も大きくなることが更に測定された。 注入量が少ないと、傾斜定数は増大しないかもしれない
。ピーク注入温度は10 ”atoms/ cm”以上
とすることが望ましい。発明されたプロセスによって得
ることができる大きな傾斜定数は優れた性質のツェナー
ダイオードを製作するのに有利である。 接合を作るのに急速活性化イオン注入不純物を用いると
、非常に低雑音の接合が得られることが発見されている
。第6図A〜第6図Bは特定の雑音電圧金有する製造ロ
ットにおけるツェナーダイオード数の代表的ヒストグラ
ムを示す。第6図Aは先行技術によって作ったデバイス
についてのものであシ、第6図Bは本発明によシ作った
デバイスについてのものである。第6図Aのデータは拡
散によって製造したデバイスからとった。第6図Bのデ
ータは約I X 10 atoms/ em”で80
keVでシリコンに注入し約15秒の開放シャッタ時間
に対し目標温度1200℃で急速活性化した硼素(ii
n ) +用いて得た。両セットのデバイスははソ同
じツェナー電圧(約12ボルト)ヲ有し、同じ方法によ
シそれぞれの製造ロットからぬきとり、不偏サンプルと
考えられるものが作られるようにした。これらのサンプ
ル全技術上周知の技術を用いて同じ方法で試験した。 雑音電圧Nvは利得100ヲ有する前置増幅器・加00
H2に中心のある2000Hz帯域幅帯域フィルタおよ
びマイクロボルトの目盛のある真のRM8電圧計を用い
て250マイクロアンペアの導電電流で測定した。雑音
密度Ndは通常はマイクロボルト/サイクルの平方根帯
域幅で表わされる。第6図A〜第6図Bの横軸に示され
ている測定された雑音電圧Nvをマイクロボルト/サイ
クルの平方根帯域幅で表わされる雑音密度に変換するた
めには、銀の値(ボルト)に1 / C100X (2
000)%) = 2.24 X 10−’を乗算する
。第6図A〜゛第6図Bのヒストグラムを構成している
データのサンプル数(n)、平均値(Nv)およびアン
プル標準偏差(s)は図に示されている。 先行技術デバイスからのヒストグラム(第6図A)は雑
音電圧の幅広い分布を示しているが、本発明の教示によ
って作ったデバイスからのヒストグラム(第6図)はそ
れよりはるかに狭い分布の雑音電圧およびはるかに低い
全体的雑音電圧値を示している。下記の表においてデー
タが比較されている。 5 1.1 0 50 10 2.2 0 65 20 4.5 10 74 40 8.9 29 83 60 13.4 45 87 本発明は、低雑音電圧および非常に範囲が狭い雑音電圧
値グループ化を有するデノ(イスの非常に高い歩留シを
与えることは明らかである。同じサンプルからの他のツ
ェナーダイオ−トノくラメータの標準測定値は、本発明
の方法によシ作られたデバイス拡先行技術の方法によっ
て作られたデノ(イスに匹敵するか、又はより優れてい
ることを示した。他の点が同等であるとしても、ツェナ
ー特性の急激な変化点(knee)で測定した動作イン
ピーダンスZzk tri本発明の方法によシ作ったデ
ノくイスの方が一般にや\低かった。ツェナーダイオー
ドの特徴づけに一般に用いられるZzkおよびその他の
パラメータの定義は、米国アリシナ州、フェニックスに
あるモトローラ社が1980年に発行したモトローラツ
ェナーダイオードマニアルに見出すことができる。 、 従って、本発明により低雑音半導体接合、特にツェナー
ダイオード接合のための改良された装置および方法が提
供されていることは明らかである。 更に、先行技術にお゛けるよシも低く狭い範咄に分類さ
れた雑音電圧(又は雑音値)および動作インピーダンス
値、および低雑音密度と動作インピーダンスでのよシ高
い歩留ルが他のデバイス特性又は歩留pの低下なしに得
られる改良された特性を有するツェナーダイオードのた
めの装置および方法が提供されている。 本発明金一部の推奨された材料、不純物およびデバイス
構成に関して説明したが、本発明の装置および方法は、
改良された性質、特に低雑音半導体接合を得ることが所
望される場合には、他の基・板および不純物材料、他の
形、および他のデバイス構成についても有用なことが当
業者によって理解されるであろう。更に、温度および時
間はシリコン中の硼素について示されているが、より大
きい傾斜定数および低雑音接合を得るためにイオン注入
不純物の非常に高速な活性化を用いるという本発明に教
示されている原理は多種類の半導体基板およびドーパン
ト材料および相異なる活性化装置に一般に適用可能であ
シ、他の材料および装置に対する活性化温度および時間
はこ\に含壕れる教示を用いて決定できること紘当業者
には明らかであろう。従って、本発明の範囲内に入るも
のとしてそのようなすべての変形を含むことが意図され
ている。 第1図は、先行技術によって作られた合金ツェナーダイ
オードの断面図を概略図で示す。 第2図社、本発明によるイオン注入−急速活性化ツェナ
ーダイオードの断面図を概略図で示す。 第3図A〜第3図りは、製造の相異なる段階における本
発明のイオン注入−急速活性化ツェナーダイオードの連
続断面図を概略図で示す。 第4図は、本発明によるツェナーダイオード又はその他
の半導体接合の急速活性化に対する温度一時間プロフィ
ールを示す。 第5図は、本発明の方法による注入した際のプロフィー
ルおよび急速活性化後のプロフィールに対するシリコン
中の硼紫の濃度対深度を示す。 第6図A〜第6図Bは、先行技術によシ製造したデバイ
スおよび本゛発明によシ製造したデバイスに対する特定
の雑音電圧を有する製造ロット中のツェナーダイオード
数のヒストグラムを示す。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久 五 部 (先行技術) 、ノ ニE”xsascE 深 度(ミクロン) 二してbココ−5 (ミリボルト) Nv I工5 as 5’−21 (ミ1ノボルト) Nv −二I−テ5=t3B 第1頁の続き o発 明 者 シト壷アール・ウィル ソン
Claims (1)
- 【特許請求の範囲】 1、所定の背景不純物濃度を有する半導体基板を準備す
る工程と、 前記基板に不純物イオンを注入し、不純物原子の所定の
注入したま\の濃度プロフィールを得る工程と、 前記基板を上昇した温度にまで急速に加熱して前記不純
物原子を活性化し、注入損傷を大幅にアニールし、前記
背景濃度において前記不純物原子の濃度プロフィールの
傾斜を小さくすることなしに前記濃度プロフィールの浸
入深度を増大させる工程と、 その後で、前記基板中の前記の活性化不純物原子のそれ
以上の拡散を終らせるほど急速に前記基板を冷却する工
程と、を具備することを特徴とする低雑音半導体接合を
作る方法。 2、第1不純物の第1濃度の第1領域を有する半導体基
板を準備する工程と、 第2不純物の第2濃度の第2領域を前記第1領域内にイ
オン注入する工程と、 前記基板ヲ園秒以内に1000℃を超える所望の活性化
温度にまで加熱し、その後前記基板を5秒以内に100
0℃以下に冷却する工程と、を具備することt−特徴と
する低雑音半導体接合を作る方法。 3、半導体基板を準備する工程と、 約10” atoms/ am’を超えるピーク値を有
する濃度にまで不純物原子を前記基板内にイオン注入す
る工程と、 約30秒以下の第1時間の間、前記基板i 1000℃
を超える温度にまで加熱し、前記不純物原子を活性化す
る工程と、 その後前記基板を約5秒以下の第2時間にて約1000
℃以下に冷却する工程と、を具備することを特徴とする
半導体接合の傾斜定数を増大させる方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US588628 | 1984-03-12 | ||
US06/588,628 US4732866A (en) | 1984-03-12 | 1984-03-12 | Method for producing low noise, high grade constant semiconductor junctions |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60208868A true JPS60208868A (ja) | 1985-10-21 |
Family
ID=24354639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60048099A Pending JPS60208868A (ja) | 1984-03-12 | 1985-03-11 | 低雑音ツエナーダイオードの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4732866A (ja) |
EP (1) | EP0159129B1 (ja) |
JP (1) | JPS60208868A (ja) |
KR (1) | KR900008819B1 (ja) |
DE (1) | DE3578485D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4886762A (en) * | 1985-08-06 | 1989-12-12 | Motorola Inc. | Monolithic temperature compensated voltage-reference diode and method for its manufacture |
FR2608319B1 (fr) * | 1986-12-16 | 1989-04-14 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
US5066599A (en) * | 1989-07-27 | 1991-11-19 | Fujitsu Limited | Silicon crystal oxygen evaluation method using fourier transform infrared spectroscopy (ftir) and semiconductor device fabrication method using the same |
US5986327A (en) * | 1989-11-15 | 1999-11-16 | Kabushiki Kaisha Toshiba | Bipolar type diode |
EP0547675B1 (en) * | 1991-12-16 | 1998-12-30 | Koninklijke Philips Electronics N.V. | Zener diode with reference diode and protective diode |
JP3313432B2 (ja) * | 1991-12-27 | 2002-08-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5756387A (en) * | 1994-12-30 | 1998-05-26 | Sgs-Thomson Microelectronics S.R.L. | Method for forming zener diode with high time stability and low noise |
EP0720237A1 (en) * | 1994-12-30 | 1996-07-03 | STMicroelectronics S.r.l. | Zener diode for integrated circuits |
US6306676B1 (en) * | 1996-04-04 | 2001-10-23 | Eastman Kodak Company | Method of making self-aligned, high-enegry implanted photodiode for solid-state image sensors |
JP3450163B2 (ja) * | 1997-09-12 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US5978710A (en) | 1998-01-23 | 1999-11-02 | Sulzer Intermedics Inc. | Implantable cardiac stimulator with safe noise mode |
EP1672701B1 (en) * | 2004-12-15 | 2012-02-15 | LG Electronics, Inc. | Method for fabricating and packaging Zener diodes |
US8399995B2 (en) * | 2009-01-16 | 2013-03-19 | Infineon Technologies Ag | Semiconductor device including single circuit element for soldering |
WO2014050422A1 (ja) * | 2012-09-27 | 2014-04-03 | ローム株式会社 | チップダイオードおよびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728367A (en) * | 1980-07-29 | 1982-02-16 | Nec Corp | Manufacture of semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB921864A (en) * | 1960-08-03 | 1963-03-27 | Hoffman Electronics Corp | Method for manufacturing diodes |
US3293010A (en) * | 1964-01-02 | 1966-12-20 | Motorola Inc | Passivated alloy diode |
US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
US3638300A (en) * | 1970-05-21 | 1972-02-01 | Bell Telephone Labor Inc | Forming impurity regions in semiconductors |
US3634738A (en) * | 1970-10-06 | 1972-01-11 | Kev Electronics Corp | Diode having a voltage variable capacitance characteristic and method of making same |
US3856578A (en) * | 1972-03-13 | 1974-12-24 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
US4079402A (en) * | 1973-07-09 | 1978-03-14 | National Semiconductor Corporation | Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface |
US4030117A (en) * | 1975-03-10 | 1977-06-14 | International Telephone And Telegraph Corporation | Zener diode |
US4155778A (en) * | 1977-12-30 | 1979-05-22 | International Business Machines Corporation | Forming semiconductor devices having ion implanted and diffused regions |
US4393575A (en) * | 1979-03-09 | 1983-07-19 | National Semiconductor Corporation | Process for manufacturing a JFET with an ion implanted stabilization layer |
JPS56100412A (en) * | 1979-12-17 | 1981-08-12 | Sony Corp | Manufacture of semiconductor device |
US4343832A (en) * | 1980-10-02 | 1982-08-10 | Motorola, Inc. | Semiconductor devices by laser enhanced diffusion |
DD157486A1 (de) * | 1981-03-20 | 1982-11-10 | Hartwin Obernik | Verfahren zur einstellung der durchbruchsspannung in pn-uebergangsdioden |
-
1984
- 1984-03-12 US US06/588,628 patent/US4732866A/en not_active Expired - Lifetime
-
1985
- 1985-01-31 KR KR8500608A patent/KR900008819B1/ko not_active IP Right Cessation
- 1985-03-07 DE DE8585301566T patent/DE3578485D1/de not_active Expired - Lifetime
- 1985-03-07 EP EP85301566A patent/EP0159129B1/en not_active Expired - Lifetime
- 1985-03-11 JP JP60048099A patent/JPS60208868A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728367A (en) * | 1980-07-29 | 1982-02-16 | Nec Corp | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE3578485D1 (de) | 1990-08-02 |
KR900008819B1 (en) | 1990-11-30 |
EP0159129B1 (en) | 1990-06-27 |
KR850006655A (ko) | 1985-10-14 |
US4732866A (en) | 1988-03-22 |
EP0159129A1 (en) | 1985-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ozturk et al. | Optimization of the germanium preamorphization conditions for shallow-junction formation | |
EP0146233B1 (en) | Low temperature process for annealing shallow implanted n+/p junctions | |
US4110488A (en) | Method for making schottky barrier diodes | |
JPS60208868A (ja) | 低雑音ツエナーダイオードの製造方法 | |
US5851908A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC | |
US4198246A (en) | Pulsed laser irradiation for reducing resistivity of a doped polycrystalline silicon film | |
US4151008A (en) | Method involving pulsed light processing of semiconductor devices | |
US6326219B2 (en) | Methods for determining wavelength and pulse length of radiant energy used for annealing | |
US4058413A (en) | Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer | |
US4621411A (en) | Laser-enhanced drive in of source and drain diffusions | |
US4676845A (en) | Passivated deep p/n junction | |
US3457632A (en) | Process for implanting buried layers in semiconductor devices | |
US4278476A (en) | Method of making ion implanted reverse-conducting thyristor | |
Weiner et al. | Low-temperature fabrication of p/sup+/-n diodes with 300-AA junction depth | |
Muller et al. | Temperature parameter in hydrogen passivation of multicrystalline silicon solar cells | |
US4003759A (en) | Ion implantation of gold in mercury cadmium telluride | |
JP2675011B2 (ja) | 熱処理装置及び熱処理方法 | |
Kim et al. | Formation of shallow p+-n junctions using boron-nitride solid diffusion source | |
JPS6250971B2 (ja) | ||
Minondo et al. | The impact of the substrate preamorphisation on the electrical performances of p+/n silicon junction diodes | |
JPH02144973A (ja) | 可変容量ダイオード素子の製造方法 | |
Yoo et al. | Redistribution of boron and fluorine atoms in BF2 implanted silicon wafers during rapid thermal annealing | |
Simard-Normandin | Electrical characteristics and contact resistance of B+-and BF 2+-implanted silicon diodes with furnace and rapid thermal annealing | |
Vobecky et al. | Platinum implantation versus platinum silicide for the local lifetime control of power PiN diode | |
JP2653513B2 (ja) | 半導体装置の製造方法 |