JPS60205870A - 誤り検出訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １」た」 本発明は、誤り検出訂正装置、特に音声付静止画再生装
置に用いられるに好適な誤り検出訂正装置に関するもの
である。

発明の概要 本発明の目的は、符号長の異なる２種類以上の符号ｈ？
ｉの誤りを検出及び訂正することのできる誤り検出訂正
装置を提供することにある。

本発明は、符号語とは全く独立した情報記号が付加され
た符号誤を受信して前記情報記号を固定パターン化する
手段と、固定パターン化された前記情報記号を含む符号
語を一時記憶する記憶手段と、この記憶手段から前記符
号語を読み出して誤りを検出し及び訂正した後前記記憶
手段に再び記さＶる誤り検出訂正手段とを備えることを
特徴とするものである。

友−」Ｌ」」 以下、本発明を実施例に基づいて説明する。

第１図は本発明の詳細な説明する原理図であり、記録時
のビデオフォーマット信号の１フィールド相当信号の水
平走査線数（有効画面に相当）をａ。

ｂ、Ｃ，Ｑの任意の複数のブロックに分割する。

特にａ、ｂ、ｃは整数の水平走査線からなるようにして
あり、更にＣの水平走査線数は所定整数Ｘにて割り切れ
るようにされ、ｒａ＝ｃ／ｘ（ｍは整数）なる関係とな
っている。従って、Ｃは、ｍ本単位で構成されてＣ１〜
ＣＸまでのＸ個のザブブロックに分割される。尚、Ｑは
整数とは限らない。

第２図は第１図に示したビデオフォーマット信号の一部
を示すもので、図（Ａ）はブロックＣ１Ｑに画像を、図
（Ｂ）はブロックＣにディジタルデータを記録した例の
波形である。第３図はＮＴＳＣ信号におけるａ、ｂ、ｃ
、Ｑの分割の例のり体的数値を示した図であり、１フイ
ールド走査線２６２．５本のうち有効走査線を２４１．
５本とし、更にａ、ｂブロックがテレビモニタ画面上の
可視範囲外となるように設定されている。本例では、ａ
　＝１．ｂ　＝４．ｃ　＝２３４．ｘ　＝９．ｍ　＝２
６．０＝２．５としたものである。

ここで、ｂ、ｃにディジタルデータを挿入した場合、ド
ロップアウト等で誤りが集中しても連続して誤りが生じ
ないようにインタリーブを施しかつ誤り検出及び訂正が
可能なよう誤り訂正コードが付加されるが、本例ではｂ
は独立にインタリーブや誤り′訂正のブロックが完結す
るようになされている。また、同様に、Ｃ内においても
Ｃ１〜ＣＸまでが各々独立してインタリーブや誤り訂正
が完結するようになっている。

第４図は１水平走査線上にディジタルデータを挿入した
場合の例であり、データ転送レートは４０８）＋（ｆＨ
は水平走査周波数である）で、ディジタルデータの前に
クロック同期用信号であるクロックランイン信号が挿入
されている。また、この信号に続いてデータ同期をとる
ためのデータ同期信号が数ビツト挿入されている。この
データ同期信号に続いてデータワードや誤り検出訂正用
コードが挿入されている。

第５図は種々の記録態様を示したものであり、（Ａ＞は
Ｃ及びＣブロックに画像のみを挿−大しており、ａ、ｂ
ブロックは可視範囲外であるので通常のテレビ画像と同
様な表示となる。（Ｂ）はＣブロックに全てディジタル
データを挿入したものであり、（Ｃ）はブロックＣを９
分割したサブブロックののうちＣＩ　＋　０２　＊　’
　＄　１　’　９にディジタルデータを、Ｃ３〜Ｃ７に
画像を夫々挿入している。（Ｄ）はサブブロックＣＩ　
＋　０２にディジタルデータを、０３〜Ｃ９に画像を挿
入した例であり、（Ｅ）はサブブロック０１〜Ｃ７に画
像を、Ｃｉ＄　、Ｃ９にディジタルデータを夫々挿入し
たものである。

第６図には、ブロックＣにディジタルデータを挿入した
フレーム（フィールド）が、期間Ａだけ連続している。

これは数クレーム−数士フレームであり、要求されるデ
ータ量により異なる。またそれに続く期間ＢではＣブロ
ックには全て画（α：が挿入されている。ここには通常
、期間へにおけるデータと対応した画像が挿入されるも
ので、静止画でもコマ送りの画でもまた動画でも良い。

尚、静止画でも隣接フレーム間の画像のクロスト一りを
防止するために数フレーム同一画像を記録する場合があ
る。

第７図は、ＣブロックのうちのサブブロックＣ１、Ｃ９
にディジタルデータを、０２〜Ｃ８に画像を夫々挿入し
たものが数フレーム−数士フレームの期間Ａだけ連続し
、それに続く期＠ＢではＣブロックに画像のみを挿入し
たものの例である。

この場合は期間Ａで画面の一部が画像となり、画像が途
切れることがない。

第８図は本発明の記録方式によるごデオフオーマッ１−
信号を得るための記録系のブロック図であり、アナログ
オーディオ信号はＡ／Ｄ変ｍＢ８０においてディジタル
化される。このディジタル信号はサンプリング周波数４
＋　（Ｒ）をもって時間軸圧縮のためのバッファメモリ
８１へ書込まれる。

このメモリ８１からの読出しがＬ＋　（Ｒ）よりも高い
周波数Ｊｚ（Ｗ）をもって行われることにより、時間軸
圧縮がなされる。ｉｌｉ！Ｊｌｌｌ情報たるコントロー
ル信号は、先に示したクロックランイン信号、データ同
期信号の他に各ブロックの情報の内容その容量及び当該
情報の再生時におする各種処理情報等を含む。ビデオ信
号、バッファメモリ８１による時間軸圧縮された音声デ
ータを含むディジタルデータ信号及び制御情報がスイッ
チング回路８２へ夫々入力されている。このスイッチン
グ回路８２の選択動作のＲＩＪＩｊがタイミング信号発
生器８３により行われるようになっており、メモリ８１
の書込み読出し制御もこのタイミング信号発生器８３に
よりなされる。タイミング信号発生器８３では、入力さ
れたビデオ信号の同期信号に内部発信器が同期づるＪ：
うになっており、外部からの制御信号に応じて種々のタ
イミング信号が発生される。スイッチング回路８２の出
力から記録すべぎビデオフォーマット信号が得られるこ
とになる。

第９図は一般的な音声情報つき静止画信号の再生装置の
概略ブロック図である。再生ビデオフォーマット信号は
信号分離器１にて同期信号やディジタルデータが分離さ
れ、かつディジタルデータのうち音声データ及びコント
ロールデータが更に分離される。同期信号によりタイミ
ング信号発生器２は書込みパルスｆ２　（Ｗ）、読出し
パルスｆ１　（Ｒ）等のタイミング信号を発生する。コ
ントロールデータの誤り検出及び訂正が誤り訂正器４に
てなされ、コントロールコードデコーダ６において解読
されシステム制御発生器７へ送出される。

また、ディジタルデータは誤り訂正器３を介してメモリ
５へｆｚ（Ｗ、）なるパルスにより書込まれ、１＋　（
Ｒ）なるパルスで読出されて時間軸伸張が行われる。な
お、ディジタルデータの誤り訂正は時間軸伸張処理後に
なすように構成しても良い。

この時間軸伸張されたディジタルデータはディジタル・
アナログ変換器９にてアナログ化され再生オーディオ信
号となる。

］ントロールデコーダ６にて解読された各制御命令によ
って各種コントロール信号がシステム制御発生器７から
発生され、このうちの所定コント［ｌ−ル信号により動
作する画面処理器８を介して再生ビデオ信号が導出され
る。すなわち、ディジタルデータ挿入ブロックに対して
は、例えば画像を黒レベルとして処理して出力するもの
である。

また、プレーヤ制御器１０からはＶＤＰ（ビデオディス
クプレーヤ）の再生動作制御をなすコントロール信号が
導出されるようになっており、ＶＤＰの停止、ＰＬＡＹ
等のコントロールをなす。

第１図にて述べた如く、１フイールド内の最初のブロッ
クａにはクロック同期、データ同期をなずだめのクロッ
クランイン信号、データ同期信号の組合わせたデータが
数組水平走査線上に挿入されるもので、この信号によっ
て各フィールド先頭においてクロック及びデータワード
同期が確立されることになる。このブロックａの部分を
フィールドシンクと称し、この１ト１の構成の詳細が第
１０図に示されている。

データ伝送レートは４０８　ｊＨであり、１−１シンク
の立下りから６４ビツトにはディジタルデータは挿入さ
れない。フィールドシンクのデータ列どしては３２０ビ
ツトを使用している。３２０ビツトを更に１０分割して
３２ビット単位とし、この各単位で夫々１１１のクロッ
ク同期及びデータ同期用信号を構成する。３２ビツト中
、２４ビツトがクロックランイン信号であり、１０１０
・・・・・・１０の連続信号が１２サイクル挿入されて
おり、これに続いて１１１０’００１００のデータ同期
信号が８ビツトにて挿入されている。これら２４ビツト
と８ビツトの合計３２ビット単位のデータが１０組連続
して挿入されている。尚、フロントポーチとしでは２４
ビツト相当分がとられていることになる。

本例では、ａ　＝１で２２Ｈ目にこの信号列が挿入され
ている。ブロックｂにはブロックＣに挿入されている情
報の内容に対する各種制御信号が挿入されている。ブロ
ックｂ及びＣ内にディジタルデータを挿入する場合は、
第１１図の如く有効データ範囲はフィールドシンクと同
様に３２０ビットで構成され、］］シンクからデータ列
の最初までが６４ピツト、またフロントポーチが２４ビ
ツト相当であることは第１０図に示したフィールドシン
クと全く同様である。又、３２０ビット中、データ列の
最初に２４ビツト、１２サイクルのクロックランイン信
号が続いて８ビツトのデータ同期信号が続いている。残
り２８８ビツトを３６分割し、８ビツト（１バイト）単
位の情報となっている。なおブロックｂには、本発明の
場合は４Ｆ−１が割り当てられている。すなわち、２３
．２４，２５．２６の各ト１に各々の制御信号が記録さ
れている。またブロックｂ内に於ける８ビツト（１バイ
ト）単位の情報は、インターリーブ及び誤り訂正が完結
するようなっている。次に、ブロックＣ内にディジタル
データを記録する場合は、２６　Ｈを１ブロツクとし、
１フイールドで最大９ブロック。

１フレームで最大１８ブロツクでディジタルデータが記
録可能であり、全面ディジタルデータ、仝面画像、ディ
ジタルデータと画像との組み合せが可能である。ブロッ
ク内のディジタルデータは、１ブロツク内でインターリ
ーブ及び誤り訂正が完結するように構成されている。

次に第１２図に再生系の具体例のブロックを示しである
。本発明の場合は、ディジタルデータは時間軸圧縮され
たディジタルデータで、静止画に音声を付加する場合の
装置として説明する。この装置は、ビデオ信号を増幅す
るビデオアンプ１１、ビデオ信号からＶシンク、Ｈシン
クを分離−するＴＶ同期分離器１２、増幅されたビデオ
信号からスレッシュホールドレベルをデータのレベルに
追従して自動的に最適値に設定し、アナログ映像信号を
ＮＲＺ（ＮＯＮ　ＲＥＴＬＪＲＮ　Ｔｏ　ＺＥＲＯ）の
ディジタルデータ列に変換するＡＴＣ回路１３、ディジ
タルデータ列からクロックランイン信号を検出するｊＲ
ＵＮ−ＩＮ検出器１４、ディジタルデータ列をクロック
で読み取り、８ビツトのデータ同期信号を検出して各Ｈ
毎にす、ｃ内のデータの先頭位置を検出するデータ同期
検出器１５、同様にクロックで読み取ってデータ列を８
ビット並列のデータに変換するＳ／Ｐ変換器２４、フィ
ールド内の２３〜２６Ｈまでを検出してコントロールデ
ータ信号を分離し出力を切り替える切り替え回路１６、
又ＲＵＮ−ＩＮ信号を基準にし、データ列からクロック
成分を抽出するクロック抽出器１７、抽出されたクロッ
クにＰＬＬをかけてシステム動作に必要なりロックを発
生するシステムクロック発生器１８、システムクロック
発生器より得られるクロック信号を基準にし、ＴＶ同期
分離器１２より分離されたＶ、Ｈシンク信号及びデータ
周期検出器１５で得られたデータの頭の検出信号によっ
て制御されて、種々のタイミング信号を発生させるタイ
ミング信号発生器２、このタイミンク信号発生器より制
御を受けフィールドシンクを検出しクロックランイン信
号、データ周期のパターンから各フィールドの先頭で、
クロック同期、データ同期を確立するフィールドシンク
検出器１９、切り替え回路１６より分離されたコントロ
ールコードを一時記憶するコントロールバッファ２０１
コントロールコードバッファから読み出されたコントロ
ールコードの誤り訂正処理を行なう誤り訂正器４、誤り
訂正処理が施された］ン１へロールコードを一連の制御
のシーケンスに従って整理するディインターリーバ２１
、一連のコントロールコードをデコードし種々の制御信
号を発生するシステム制御器７、システム制御器より大
容量メモリ５への書き込み又は読み出し時に、初１！１
１アドレス信号を得て、８ビット単位のデータの読み書
き時にタイミング信号発生器２よりクロックパルスを得
てカウントアツプ処理を行い、バッファメモリ５にアド
レス信号を供給するアドレスカウンタ２２、ブロックＣ
内のディジタルデータをタイミング信号発生器２よりｆ
ｚ（Ｗ＞の信号でディジタルデータを一時記憶し、ｆ＋
　（Ｒ）の信号で読み出す大官■バッフ７メモリ５、大
容量バッファメモリをブロック単位で訂正処理を行う誤
り訂正器３、訂正処理が施されたデータを連続したデー
タ列に変換するディ・インターリーバ２３、一連のディ
ジタルデータをタイミング信号発生器２より得られるｆ
＋　（Ｒ）のタイミングで処理をしアナログ変換するタ
イミングＣ・アナログ変換器９、システム制御器７より
ＶＤＰのための制御信号を受けＶＤＰコントロール信号
をＶＤＰへ供給するプレーヤ制御器１０にて構成されて
いる。

かかる構成において、例えば第６図に示した如きパター
ンを有する記録ビデオフォーマット信号を再生づ−る場
合、期間ＡではＶＤＰは通常再生動作を行う。この間、
ブロックＣに挿入されているディジタルデータはメモリ
５に逐次格納される。

次の期間Ｂでは静止画又はコマ送り再生をｖＯＰは行う
ものとする。この時メモリ５に格納されていたディジタ
ルデータが出力されるが、このデータが時間軸圧縮され
た音声ディジタルデータであれば時間軸伸張されてアナ
ログ音声として当該静止画又はコマ送り再生時に出力さ
れるのである。

尚、期間Ａではテレビモニタは第９図における画面処理
部８において黒レベルにクランプされたーｂのが現出す
るようにな°される。

第７図に示したパターンを有するビデオフォーマット信
号の再生では、期間へで同じくブロックＣの中のディジ
タルデータがメモリへ順次格納される。この間モニタ画
面の上下部分は同様に黒レベルとなるよう処理され、真
中の部分に画像が現われる。

更に述べれば、ＶＤＰのビデオ出力端よりの再生ビデオ
フォーマット信号はビデオアンプ１１へ入力され増幅さ
れる。この増幅出力は同期分離器１２へ印加され、分離
された各同期信号（Ｖ、１−１）はタイミング信号発生
器２の１つの入力へ供給される。

また、増幅されたビデオ信号はＡＴＣ回路１３の入力に
印加される。このＡＴＣ回路では、データのピーク及び
ペテスタルレベルを検出し、各データに追従しながら逐
次自動的にスレッシュホールドレベルを設定し、ビデオ
信号からＮＲＺのディジタルデータ列を取り出す。取り
出されたディジタルデータ列からＲＵＮ−ＩＮ信号検出
器１４はタイミング信号発生器２からのタイミング制御
信号の制御下で、２４ビツト１２サイクルのクロックラ
ンイン信号を検出する。検出器１４の出力はクロックラ
ンイン信号を基準にして通常のデータ列からクロック成
分を抽出するクロック抽出回路１７の入力に印加される
。抽出されたクロック成分はシステムクロック発生器１
８に印加される。

このシステムクロック発生器では抽出されたクロック成
分よりＰ　Ｌ　Ｉ−回路でデータ列に同期したシステム
を動作させるためのシステムクロックを発生させる。シ
ステムクロッグ発生器１８で発生したクロック信号はタ
イミング信号発生器２に印加される。タイミング信号発
生器２では、クロック信号を基準にし同期信号（Ｖ、Ｈ
）に制御されながら、１フイールド内に於いては２２Ｈ
目を検出しフィールドシンクを検出するためのフィール
ドシンク検出器１９の制御端子に印加するタイミング信
号を発生する。又２３〜２６Ｈを検出しコントロールデ
ータを分離するためのタイミング制御信号を発生してい
る。又２７Ｉ］を検出し２７１−１以降のデータの書き
込み読み出しの制御信号も発生している。

ＡＴＣ回路１３から出力された直列のデータ列はデータ
同期検出器１５、Ｓ／Ｐ変換器２４にも印加される。こ
れらはデータをクロックに同期して読み取り、データ同
期検出器１５では、各Ｈにおいてデータ同期信号を検出
しこれをタイミング信号発生器２に印加しデータの先頭
位置を定めデータとタイミング信号との同期関係を一定
に保つ。

また、Ｓ／Ｐ変換器２４では直列のデータを８ビット単
位の並列データに変換する。８ピッ１−のデータは切り
替え回路１６に印加される。切り替え回路ではタイミン
グ信号発生器２より２３〜２６日である事を示す信号が
ある場合はコントロールコードバッファ２０に、又、そ
れ以外の場合には大容量バッファメモリ５に印加するよ
うに動作１゛る。コントロールコードバッファ２０に一
時記憶されたコントロールコードは誤り訂正回路４の入
力に印加される。誤り訂正回路で誤りが訂正されたコン
１−ロールコードはディインターリーバ２１の入力に印
加される。ディインタリーバでは制御順に＝１ントロー
ルコードを並べ替えてシステム制御器７に印加する。シ
ステム制御器ではコントロールコードをデコードし、タ
イミング信号発生器２から発生されたタイミング制御信
号に基（Ｘでディジタルデータの書き込み、画面制御、
大容量バッフ７メモリのアドレスカウンタ２２の初期設
定、ディジタルデータの容量、管理、を行っている。

プレーヤの動作、停止などの制御関係の信号Ｉまブレ−
１制御器１０に印加され、このブレー１７制御器ではプ
レーヤをドライブする信号に変換してプレーヤに供給し
ている。次にタイミング信号発生器２より２２８をフィ
ールドシンク検出器１９の制御端子に印加される。検出
器ではクロックランイン信号とデータ同期信号の繰り返
し信号からフィールド内に於けるクロック信号及びデー
タ同期の基準を発生させて、クロック抽出回路１７及び
タイミング信号発生器２にフィードバックしている。次
に、タイミング信号発生器から２７　］−１を検出した
信号及びコントロールコードがデコードされ、ブロック
内にディジタルデータが記録されている事を示すコード
がシステム制御器７で解読されると、システム制御器か
ら発生される制御信号に従いタイミング信号発生器２か
ら発生されるｆ２　（Ｗ）の信号で逐次大容量バッファ
メモリ５に一時的に格納されていく。一定容量のデータ
の格納が完了すると、システム制御器７からはプレーヤ
に指定のフレームで静止画の再生を指令することになり
、プレーヤは静止画再生を覆る。大容量バッフ７メモリ
５からは今度はシステム制御器７より読み出し開始アド
レスをアドレスカウンタ２２にセットし、タイミング信
号発生器２より発生されるｊ＋　（Ｒ）信号によって順
次読み出される。大容量メモリ５から順次読み出された
データは訂正回路３の入力に印加され訂正回路３で誤り
が訂正され、ディ・インターリーバ２３の入力に印加さ
れる。ディ・インターリーバでは、元のデータの配列に
替えてＤ／Ａ変換器９の入力に印加される。Ｄ／Ａ変換
器では、アナログ音声信号に変換し音声として出力する
。音声が出力されている間プレーヤは静止画再生をして
いる。大容量バッファメモリ５から指定された容量のデ
ータが出力されると、プログラムコードに従い、サーチ
又はプレイ等の制御信号をプレーヤに供給する事になる
。

ここで、ＲＵＮ−ＩＮ信号検出器１４とデータ同期検出
器１５とフィールドシンク検出器１９によるクロック同
期とデータ同期の方法について説明する。各フィールド
において、２２Ｈのフィールドシンクにそれぞれ１０個
ずつ含まれているクロックランイン信号とデータ同期信
号により最初にクロック同期とデータ同期を確立する。

すなわちクロックランインに含まれるクロック成分をク
ロック抽出回路１７で抽出しそれにクロック発生器１８
のＰＬＬ回路を同期させる。またデータ同期信号により
データの先頭位置を検出し、これをタイミング信号発生
器２に印加しこの回路をデータに同期させる。フィール
ドシンクにクロックランイン信号とデータ同期信号が１
０個ずつ含まれているのは、ドロップアウトなどにより
信号の一部が欠落しても、このフィールドシンク内で確
実にクロック同期とデータ同期をこおなうためである。

フィールドシンクで一旦同期が行なわれた後は、データ
の乗っている各Ｈの先頭にありそれぞれＲ（ＪＮ−ＩＮ
信号検出器とデータ同期検出器で検出されるクロックラ
ンインとデータ同期信号で、クロック位相ずれやビット
のずれを補正しながらクロック同期とデータ同期を維持
する。また、この各１］の先頭のクロックランインとデ
ータ同期信号は、ドロップアラ１−などによりクロック
同期、データ同期が外れたときに再び同期をどろ役目も
果している。

第１３図はデータ同期検出器１５の具体例を示す図であ
り、パターンフィルタ１５１においてデータ同期信号の
パターン１１００１００が検出され検出パルスが出力さ
れる。この検出パルスは雑音や偽のデータ同期信号を検
出している可能性もあるので、ナンドゲ−１−１５２を
用いて所定タイミングのグー１〜信号（ＤＳＧ信号）に
より以降の回路への当該検出パルスの入力状態を制御し
ている。この検出パルスはラッチ回路１５３によりラッ
チされ、ノアゲート１５４を介して他のラッチ回路１５
５にて保持される。そして、次の７ビツトシフトレジス
タ１５６へ順次入力される。このレジスタのＭＳＢとそ
の時の検出パルスとが先のノアゲート１５４において一
致不一致状態を検出される。一致が検出されると、同期
パルスが出力されるが、第１０図に示した２２Ｈでは１
０組のデータ同期信号を検出した後同期パルスを出力す
るようにし、第１１図で示した２　３．８以降は１組の
データ同期信号を検出した後直ちに同期パルスを出力す
るように同期パルスの出力タイミングが安なる。そこで
、同期パルスの発生タイミングをアンドゲート１５７に
て所定タイミングのゲート信号（ＬＤＧ信号）によって
制御し、２２Ｈとそれ以降の回路の共用化を図っている
。尚、アンドゲート１５８はシフトレジスタ１５６の初
期クリヤをなすものである。

ここで、ブロックＣ内において画像とディジタルデータ
とを区別する必要があるが、そのために画像の開始及び
画像の終りの次のブロック表示をコントロールデータと
して挿入する。第１４図１こその例が示されており、画
像の始まりをＳ　Ｔ　Ａ　ＲＴ　ＢＬＯＣＫとして４ビ
ツト使用して（Ｘる。また、その取り得る値は１〜Ａ（
１６進）である。

画像の終りの次のブロックをＥ　Ｎ　Ｄ　Ｂ　Ｌ　ＯＣ
Ｋとして４ビツト使用しており、取り得る値ｌヨ２〜Ａ
（１６進）である。なお、この取り得る（ｉｌｆ　ＧＪ
　。

ブロックＣを更にサブブロックに分割した×の１１ｉＴ
により種々変化する。本例では、×＝９の場合ｔこおけ
るもので、表−１（発明の詳細な説明の末届に記載）に
第５図の各種のビデオフォーマット信号と５ＴＡＲＴ　
ＢＬＯＣＫ、ＥＮＤ　ＲＬＯＣＫの各コードとを対応さ
せたものを示して（する。

第１５図はこの両縁情報の挿入位置を示すコードを用い
て再生動作を制御する再生系のブロック図であり、第９
図の信号分離器１で分１１ｔされた同期信号のうちＨシ
ンクの２６　Ｈ目を検出すると共にフィールド内の管理
をなす２５２進カウンタ２５とこのカウンタの１６カウ
ント時に出力されるパルスをクロック入力として出力Ｑ
が１となり、Ｖシンクで出力ＱがＯになるようなフリッ
プフロップ（ＦＦ）２６が設けられている。このＦＦ２
６のＱ出力はアンドゲート２７の入力に接続されている
。このゲートの他方の入力はＨシンクの信号が接続され
ている。ゲート２７の出力はＦＦ２６の出力Ｑとト１シ
ンクのアンド論理がとられたものが出力される。すなわ
ち２７番目以降の１１シンクが出力されることになる。

この２７番目以降の１１シンクをりｎツク入力とし、■
シンクでクリアされる２６進カウンタ２８があり、これ
は、ブロックＣ内に於けるサブブロック０１〜Ｃ９のう
ちの川を検出するカウンタである。本例の場合はＩ＝２
６であるので、２６進カウンタになっている。

２６進カウンタのキャリイ信号でカウント動作を行い、
■シンクでクリアされる１０進カウンタ２９がある。こ
のカウンタは、ブロックＣ内のり１１「１ツク及びＱを
カウントするものである。

第９図の＝１ントロールデ］−ダ６からの出力のうち、
スター１〜ブロック］−ド信号の４ビ・ン１〜４：、−
−、、ｎ：＊的に格納して１６く４ピッ１〜ラッチ３０
／二１１，１様に１−ンドブロック］−ド信号の４ピッ
１−を−１目的に格納りる４ビットラップ−３１があり
、４ピツ１〜ラツヂ３０の出力（に号を一方の入力とし
、又１０進カウンタ２９の各状態を示？Ｊ　／Ｉビット
の出カイ、）シ″Ｊ０１〜Ｑ４を他方の入力とし、各々
ビ・ン１〜ｔ　Ｉｔ。

較し各ビット全部が等しい場合にパルスを出力覆る一致
回路３２と、同様に４ビ・ントラ・ソ゛１３１の出力を
一方の入力とし、他方の４ビツト入力を１０進カウンタ
２９のＱ＋”−０４として全ピ・ント等しい場合にパル
スを出力Ｊる一致回路３３がある。。

また、一致回路３２から出力されるパルス１１１号をク
ロ・ツク人力とし、このパルスが入力された１１．１に
Ｑ出力が［１−１と７−、す、又一致回路３３の出力を
一方の入力とし他方の入力を■シンク４，５３Ｕとし、
どちらかの信号があった場合に各々信号が出力されるオ
アゲート３４の出力でＱ出力がｒＯＪになるＩＴ　Ｆ　
３５ど、このＱ出力が「１」の時にａ側に接続され、Ｆ
Ｆ３５のＱ出力がｒＯＪの時にｂ側に接続されるスイッ
チ３６及び画面を強制的に焦レベルにするマスキング回
路３７があり、スインＪ３６において、ａ側に接続され
ている時は入力のビデオ信号を出力し、ｂ側に接続され
ている時ｌｅｔ、マスキング回路３７の出力を出力する
ように構成されている。更にＦＦ３５の他方の出力０は
アンドグー１〜３８に接続され人容聞バッファメモリ５
へのｍぎ込みパルスｆ２　（ｗ）の印加を制御しでいる
。

かかる構成おいて、画也とディジタル信号の混在するビ
デオフォーマット信号は信号分離器１の入力に印加され
るとともにスイッチ３６のａ側の喘イに印加されている
。信号分離器１で分離された（ｉ”ｉ　ｔ”：のうち、
■シンクは２５２進カウンタ２５のＣＬ　ＲＧＸｉ子に
印加されるとともにＦＦ２６のＣＬ　Ｒ端子、ｍ進カウ
ンタ２８のＣＬＲ端子、（Ｘ・ｌ−１）進カウンタ２９
のＣＬ　ＲＧａ子及びオアゲ−ト３４の一方の入力端子
に印加されている。Ｖシンクで２５２進カウンタ２５．
Ｆ’Ｆ２６．ｍ進カウンタ２８．（Ｘ＋１）進カウンタ
２９及びＦＦ３５はそれで初期状態にセットされる。次
に信号分離器より分離されたＨシンクは２５２進カウン
タ２５のクロック端子ｃｋに印加されるとともに、アン
ドゲート２７の一方の入力端子に印加される。

２５２進カウンタ２５はＮＴＳＣＴＶ信号において各フ
ィールド内の管理をするためのカウンタであ°る。各フ
ィールドにおいてこのカウンタはＶシンクが立ち上って
クリＡ７が解除された１１　ｔなわち１１ＨからＨシン
クパルスが印加される毎にカウントアツプ動作をする。

又、１」シンクを１６回カウント接パルスを発生ずる。

このパルスはＮＴＳＣＴＶ信号に於ける各フィールドの
２６　Ｈに相当する。このパルスはＦＦ２６のクロック
端子Ｃｋに印加されている。ＦＦ２６ではｃ　ｋ　Ｊｉ
子にパルスが印加されるとＱ出力から論理出力「１」が
出力される。ＦＦ２６はフラッグの役割をしていて、２
６Ｈ以降ＶシンクがＣＬＲ端子に印加されるまでＱ出力
は論理「１」になっている。ＦＦ２６のＱ出力は、アン
ドゲート２７の一方の入力に印加されている。他方の入
力端子は信号分離器１より分離されたＨシンクが印加さ
れている。従って、アンドゲート２７からは２７Ｈ以降
のＨシンクが出力されることになる。これは第１図の画
面分割のうちブロックＣからＨシンクがｍ進カウンタ２
８のクロック端子ｃｋに印加されることになる。

ここで、ｍ進カウンタは、ブロックのサブブロックを管
理するためのカウンタである。本例の場合、ｍ−２６で
ある。ｍ進行カウンタのキャリイ出力はｘ＋１進カウン
タ２９のクロック端子ｃｋに印加されている。Ｘ＋’１
進カウンタ２９は、ブロックＣ内のサブブロックの位置
を管理するためのカウンタである。このカウンタは、Ｃ
の領域だけではなく、Ｑの領域もＶシンクが来るまでカ
ウントするので、Ｘ＋１進となっている。本例ではＸは
９であるから１０進カウンタとなる。本カウントの状態
を示す０１〜Ｑ４の４ビツトの出力は一致回路３２．３
３の一方の入力に各々印加されている。他方、信号分離
器１より分離されたコントロールデータのうち画像の始
まりを示ずスター１−ブロックのコードはラッチ３０の
入力に印加され一時記憶される。記憶される期間は１フ
イールドあるいは１フレ一ム期間である。出力は一致回
路３２の他方の入力端子に印加される。この−数回路で
は各ピット毎に比較し４ビツトが等しけれｌ：ｒ　。

パルスが出力に発生するようになっている。同様に信号
分離器１より分離されたコントロールコードのうち画像
の終りの次のブロック番号を示すエンドブロックのコー
ドがラッチ３１の入力に印加され出力は一致回路３３の
他方の人力に印加され、各ピット毎に比較され全４ビツ
トが一致したらパルスが発生するようになっている。−
数回路３２の出力はＦＦ３５のクロック端子に印加され
ている。又−数回路３３の出力はオアゲート３４の入力
に印加されている。オアゲートはＦＦ３５のクリア端子
ＣＬＲに印加されている。Ｆ［３５は一致検出回路３２
の一致パルスが印加されると、出力Ｑは「１」になり、
−数構出回路３３の一致バルスが印加されると出力Ｑは
「０」になる。なお０出力はＱ出力と全く逆である。Ｆ
Ｆ３５のＱ出力はスイッチ３６に印加されており、Ｆ、
Ｆ３５のＱ出力が論理「１」の時ａ側に、論理ｒＯＪの
場合ｈ１１！ｌＩになるように設定されたスイッチであ
る。

又ＦＦ３５のｄ出力はアンドゲート３８の一方の入力端
子に印加されている。アンドゲートの他方はタイミング
信号発生器２（第９図参照）からブロックＣ内において
のみ発生される書き込みパルスｆｚ（Ｗ）が印加されて
いる。従って、アンドケ−ｔ−３８Ｌｔ　Ｆ　Ｆ　３５
　（７）　Ｑ出力がｒ　ＯＪ　’（７）時、書き込みパ
ルス７２（Ｗ）を大容量バッファメモリ５に供給し、信
号分離器１で分離されたデータを逐次格納していくこと
になる。

例えば第５図＜Ｃ＞の波形の場合では、スタートブロッ
クのコードは３でエンドブロックのコードは８となる。

このときラッチ３０．３１には３．８がセットされてい
る。最初ＦＦ３５のＱ出力は「０」であるから、スイッ
チ３６はｂ側にたっているので、ビデオ出力はマスキン
グ回路３７の出力が導出される。マスキング回路は同期
信号、カラーバーストを除く映像信号の部分を黒レベル
にマスクする回路であるので、このとき画面は黒になる
。又、ＦＦ３５のｄ出力は論理「１」であるので、アン
ドゲート３８は、そのままｆｚ　（Ｗ）のパルスを出力
しバッファメモリ５には信号分離装置１で分離されたデ
ータが次々に書き込まれることになる。

次にｘ＋１進カウンタ２９が３になると一致回路３２は
パルスを発生するので、このパルスの立ち上がりでＦＦ
３５のＱ出力を「１」にする。従って、スイッチ３６は
ａ側になり、入力のビデオ信号すなわち画像が出力され
る事になる。「［３５のｄ出力は「０」になるので、ゲ
ート３８からはパルスは発生せず、従って、バッファメ
モリ５には書き込み動作はしない。同様にＸ＋１進カウ
ンタが８になると一致回路３３からパルスが発生しオア
ゲート３４を通してＦＦ３５のＣＬＲ端子に印加される
ことになるので、このＦＦのＱ出力はｒＯＪになり、ス
イッチ３６はｂ側になり、再びマスキング回路３７が出
力される事になる。すなわち、黒の画面が出力される事
になる。又ＦＦ３５の０出力は「１」になりアンドゲー
ト３８の出力は再びタイミング信号発生器から発生され
るｆｚ（Ｗ）によって大容聞バッファメモリ５に、信号
分離より分離されたデータを逐次格納していく事になる
。

以−トの動作のタイミングを第１６図に示す。第１６図
ではＮＴＳＣの１フレームの第１フイールドのビデオ信
号を示しているが、第２フイールドのビデオ信号につい
ても同様である。尚、上記例では、画像とディジタルデ
ータの識別及びディジタルデータ位置を検出するために
、画像の始まるブロックど、画像の終りの次のブロック
を示すデータをコントロールデータに挿入したが、ディ
ジタルデータの開始ブロック、ディジタルデータの終り
の次のブロックでも良く、またディジタルデータのＵ■
始及び終了ブロックを示すものでも同様に適用される。

挿入すべき音声ディジタルデータ（ＳＷＳデータ〉がモ
ノラルの場合に限らずステレオの場合や人間による説明
、音楽等神々のプログラムがあり、かかる場合について
以下に説明する。

第１７図はこのように音声データが種々の内容、種類更
には音質等を有している場合のビデオフォーマット信号
の河生装置のブロック図であり、同期分離器１２に入力
され、■、１」シンクが大々分離されてこれ等シンクに
同期したタイミング信号を発生させる為タイミング信号
発生器２へ供給される。一方、入力ビデオフォーマット
信号はＡＴＣ回路１３にも入力され、この回路によりプ
レー１７間のビデオ信号のバラツキ及びビデオディスク
等のバラン：１−の為のデータの読み取り誤り等を防止
する為、ビデオ信号に挿入されたデータのピークレベル
とペデスタルレベルにより自動的に最適なスレッショル
ドレベルを決定し、アナログビデオ信号上のデータは波
形整形されたＮＲ７のディジタル信号になる。ディジタ
ル信号になったデータはクロックランイン分離器１４に
よって、クロックランイン信号が抽出されシステムクロ
ック発生器１８によってクロックランイン信号と同位相
のシステムクロックを発生させる。

クロックランインを分離した後ディジタルデータはＳ／
Ｐ変換器２４でシリアルデータから８ビツトパラレルデ
ータにタイミング信号発生器２からの信号で変換される
。８ビツトパラレルデータからクロックコントロールデ
ータ分離器３９でタイミング発生器２からのタイミング
でコントロールデータが分離され、そのコントロールデ
ータ中の後述するサンプリングコードはサンプリングコ
ード判別器４０でタイミング信号発生器２からのラッチ
信号によって判別保持される。サンプリングコード以外
のコントロールデータはタイミング信号発生器２からの
タイミングでコントロールコードバッフ７７２０に格納
される。コントロールデータ分前器３つを通過したコン
トロールデータ以外の音声データは人容聞バッファ・メ
モリ５に蓄えられるが、そのアドレスはアドレスカウン
タ２２によって指定される。アドレスカウンタにはｆｚ
　（Ｗ）信号がアドレスカウンタのクロック入力嫡子に
接続されシステム制御器７から先頭アドレス指定された
後、次のアドレスはｆｚ（Ｗ）でアドレスカウンタ、が
カウントアツプして順次書き込まれる。ここでｆｚ　（
Ｗ）は時間軸圧縮時の伝送レートである。

次に大容量バッファ・メモリ５から読み出ずクロックｆ
＋　（Ｒ）はサンプリングコード判別器４０の出力に従
って発生されたサンプリングクロックであり、Ｄ／Ａ変
換器９へも印加されＤ／Ａ変換の開始を指令する。読み
出し時の先頭アドレスは書き込み時と同じようにシステ
ム制御器７ににって指定され、アドレスカウンタ２２の
カウントアツプはｊ＋　（Ｒ）によって行われる。サン
プリングコードは２ビツトで表わされコード判別器４０
でラッチされているが、サンプリングクロック発生器４
１は、２ビツトの情報を受けて４種類のサンプリングク
ロックを発生できるが、このシステムで３種類の３２Ｋ
Ｈｚ　、６４ＫＨｚ　、９６にト１７のサンプリングク
ロックを発生させているしのとする。この３種類のサン
プリング周波数でＤ／Ａ変換器９を動作させる。ここで
音声データはアダプティブデルタモジュレーション（Ａ
ＤＭ）でディジタル化されているものとし、Ｄ／Ａ変換
器はＡＤＭの音声データをアナログ音声信号に変換する
。

ざらに、２ビツトのサンプリングコードをもとにデコー
ド器４２で切り替え回路４３と選択回路４４をコン１〜
ロールし、各々のコードに対応したフィルタ４５〜４７
を通過させ、サンプリングクロックが３２ＫＨ２のとき
は帯域２．５ＫＨｚのフィルタ４５．６４ＫＨ２のとき
は帯域５ＫＨｚのフィルタ４６．９６ＫＨｚのときは帯
域７．５ＫＨ７のフィルタ４７を選択している。又、コ
ントロールコードバッファ２０に格納解読された各コー
ドはシステム制御器７で各々のコードに応じた制御を行
わせ、プレーヤに関する制御はプレーヤ制す１１器１０
によって停止、再生、コマ送り等の制御を行なわせる。

次に第１８図に示すビデオソフトでの動作で説明する。

静止画１に対するＳＷＳデータがＳＷＳデータ１．ＳＷ
Ｓデータ２．静止画２に対するＳｗｓデータがｓｗｓデ
ータ３．ＳＷＳデータ４゜静止画３に対するＳＷＳデー
タがＳＷＳデータ５゜ＳＷＳデータ６とする。又コント
ロールデータ中の２ビツトのサンプリングコードが表−
２（発明の詳細な説明の末尾に記載）に示されている。

コントロールデータはそれによって制御されるデータの
フレームの１つ前のフレームに記録されているものとし
、ＶＤＰが再生動作中、ＳＷＳデータ１を再生する前の
フレームのコントロールデータでサンプリングコードが
６４ＫＨ２である事を判別器４０で検知してＳＷＳデー
タ１．ｓｗｓデータ２を大容量バッファメモリ５に格納
し、静止画１でｓｗｓデータ１．ＳＷＳデータ２を６４
Ｋ　ｌ−Ｉ　Ｚのサンプリング周波数で再生ずる。次に
静止画１の時点でＳＷＳデータ３．ＳＷＳデータ４のサ
ンプリング再生周波数が３２ＫＨｚである事を装＠４０
で検知し、ＳＷＳデータ３．ＳＷＳデータ４を格納し、
静止画２で３２ＫＨ２の勺ンブリング周波数で再生する
。以下同様に静止画３では９６ＫＨ，Ｚで再生される。

このように、ＳＷＳデータの内容、種類更には原音声情
報の音質等によりサンプリング周波数を変えて記録再生
することが可能となる。

ここで、ＳＷＳデータがモノラルとステレオの場合につ
いて、第１９図及び第２０図を用いて説明する。第１９
図はかかる場合の再生系のブロック図であり、第１７図
と異なる部分についてのみ述べる。コントロールコード
に挿入されているステレオ／モノラル識別データは判別
器４８にて抽出判別され、その判別結果をサンプリング
クロック発生器４１．切替タイミング発生器４９及びオ
ーディオ出カラインの切替用リレーＲＹ＋　、ＲＹ２へ
送出する。

切替回路４３はステレオ、モノラルの判別結果に応じて
タイミング発生器４９から発生させる切替タイミング信
号によりアナログオーディオ信号をスイッチングしてフ
ィルタ４５．４６へ送出する。これらフィルタはサンプ
リング周波数成分等高周波成分を除去する。リレーＲＹ
＋　、ＲＹ２はステレオ、モノラルに応じてオーディオ
信号を切替えるものである。

次に第２０図のビデオフォーマットを用いて第１９図の
ブロックの動作を説明する。ＶＤＰを再生制御し、ＳＷ
Ｓデータ１の前のフレームのコントロールデータにおけ
るステレオ／モノラル識別データが判別器４８にて抽出
され判別されて、ＳＷＳデータ１，２がメモリ５へ格納
される。こうしてメモリ５に格納されたデータを静止画
１の再生時に読出しモノラル再生を行う。次に静１ト画
１のフレームのコントロールデータによりステレオであ
ることを判別し、ＳＷＳデータ３，４をメモリ５へ格納
し、静止画２の再生時に読出しステレオ再生を行う。

ここで、モノラル時はｆ＋　（Ｒ）はサンプリング周波
数に等しく、ステレオ時はサンプリング周波数の２倍の
周波数となり、これによって時間軸伸張される。ステレ
オ時とモノラル時のｊ＋　（Ｒ）の関係は、ステレオ時
にもモノラル時と同一帯域を得ようとする場合は、 ステレオ時のｊ＋　（Ｒ）＝２Ｘ　（モノラル時のＢ　
（Ｒ−）’） となる。従って、サンプリングクロック発生器４１は、
モノラル／ステレオ識別データに応じて上記関係のサン
プリングクロックを発生してデータをメモリ５から読出
す。

上記例ではＤ／Ａ変換器９の出力を切り替え回路７Ｉ３
でステレオ時に分離しているが、この２つを入れ替えて
、大容量バッファメモリ５の出力を切り賛え回路で分離
し、分離されたそれぞれの出力にＤ／Ａ変換器を接続し
、Ｄ／Ａ変換器の出力をそれぞれフィルタ４５、フィル
タ４６に接続するようにしてもよい。

コントロール・データはそれによって制御されるデータ
のフレームの１つ前のフレームに記録されているとした
が、制御すべぎデータと同一のフレームに記録してもよ
い。

なお第１７図の例において、サンプリング周波数に対応
するローパスフィルタを３個使用し、各々の帯域毎に独
立して切り替えて使用していたが、スイッチドキャパシ
タフィルタ（Ｍ本釣には、スイッチとコンデンサで構成
されているもので、クロック周波数を変えることにより
伝送特性を周波数に沿って相似的に移動できる）を用い
て１個で行うことができる。すなわち、サンプリング周
波数に対応してクロック周波数を変えてやれば各々の帯
域のフィルタの働きをするのである。又は制御関係にマ
イクロコンピュータを使用しても良い。

第２１図は、スイッチドキャパシタフィルタどマイクロ
コンピュータを用いた例２である。第１７図ど重複する
所は説明を省く。コントロールデータ分離器３９で分離
されたコントロールデータはマイクロコンピュータでは
書き込み時及び読出し時に各々大容量バッフ７メモリ５
にアドレス信号を供給したり、プレーヤの制御信号を発
生さけたりするほかに、サンプリング周波数の切り替え
コードを解読して３種類のサンプリング周波数及びスイ
ッチドキャパシタフィルタ５１へのクロック周波数を発
生させるような制御コードをタイミング信号発生器２に
供給する。

タイミング信号発生器では書き込みパルスｌ２（Ｗ）の
仙にマイクロコンピュータの制御信号に制御されながら
３種類のサンプリングパルス１１（Ｒ）と、それに対応
した帯域のフィルタの機能をするために＋３　（Ｂ）の
クロック周波数を発生し、ｆ＋　（Ｒ）は大容量バッフ
ァメモリ５とＤ／Ａ変換器９に、又、Ｆ３　（Ｂ）はス
イッチドキャパシタフィルタ５１に供給する。スイッヂ
ドキャパシタフィルタはクロック周波数に応じて伝送特
性を相似的に移動させて各々の帯域フィルタの機能を果
す。

以−トにおいては、ディジタルデータは画像に対応する
音声データすなわち５ＷＳ（Ｓｔｉｌｌ　Ｐｉｃｔｕｒ
ｅ　Ｗｉｔｈ　３　ｏｕｎｄ）データであるが、これ以
外にも外部機器例えばパーソナルコンピュータ等のディ
ジタル信号処理装置行に関連するソフトウェア情報等を
付加するようにすれば、記録媒体であるビデオディスク
を用いてＶＤＰとコンピュータとの制御が可能となり有
用性が生ずる。

そこで、ブロックＣ内に必要に応じて内部ＳＷＳデータ
の他に外部ディジタルデータをも挿入し、かつこれらデ
ータの内部及び外部の区別のためにブロックｂ内のコン
トロールデータに当該識別情報を挿入する。第２２図は
その識別情報信号の例を示すもので、コントロールデー
タ内の所定位置に内部外部ディジタルデータ識別ビット
Ｙを挿入しておき、ＹがｒＯＪであれば内部ＳＷＳデー
タであり、「１」であれば外部ディジタルデータである
とする。また、図に示ずように、別の所定位置には内部
外部コントロール識別ビットＸをら挿入し、ＸがｒＯＪ
であればそれに続くコントロールデータは内部制御用コ
ントロールデータであり、「１」であれば外部制御用コ
ントロールデータであるとすることができる。よって、
これ等識別ビットＸ、Ｙを再生時に判別することにより
、パーソナルコンピュータ等の外部機器の制御等が可能
となる。

第２３図はこの場合の再生系のブロック図であり、入力
ビデオフォーマット信号には内部及び外部のディジタル
データ及びコントロールデータが混在しており、かかる
信号が信号分離器１へ入力されると共に画面処理器８へ
も入力される。分離された同期信号はタイミング信号発
生器２の入力に印加される。信号分離器１より分離され
た、コントロールデータは誤り訂正器４の入力に印加さ
れる。また、内部（音声）データ又は外部データは、タ
イミング信号発生器２で発生されるｆｌ（Ｗ）のタイミ
ング信号で時間軸伸張用のバッフ７メモリ５に逐次伝送
され格納されていく。次に、バッファメモリ５よりタイ
ミング発生器２より出力されるｆｌ　（Ｒ）信号にて読
出され、誤り訂正器３の入力に印加される。ここで誤り
訂正処理された内部（音声）又は外部データは、データ
分離器５２０入力に印加される。ここで分離された音声
データは、Ｄ、／Ａ変換器９の入力に印加される。

Ｄ／Ａ変換器９でディジタル信号をアナログ信号に変換
し、音声信号としている。この時（２（Ｗ）＞ｆ＋　（
Ｒ）なる周波数関係を保つ事により音声信号を時間軸伸
張している。誤り訂正器４から出力される訂正処理を施
されたコントロールデータ、。

はコントロールコードデコーダ６の入力に印加される。

ここで、第２２図に示したデータ内位’ｆｌＸのビット
によりデータセレクタ等で内部コントロールデータ出力
はシステム制御器７の入力に印加され、外部コントロー
ルデータ出力は外部システムインターフェース５３に印
加される。システム制御器７の出力の１である内部コン
トロールデータ内の位置Ｙのビットによるディジタルデ
ータ制御信号が、データ分離器５２へ印加されている。

これにより、データ分−１器５２は、外部データ出力を
外部インターフェース５３に印加している。

システム制御器７の出力の１つはメモリ５の書き込み、
読出しの切り替え制御端子に印加されている。又仙の出
力はタイミング信号発生器２０制御端子に、画面処理器
８の入力端子に夫々印加されている。この画面制御器で
は、通常の画像はそのまま出力され、又ディジタル信号
部分は黒レベルに置換して出力するようになってい葛。

プレーヤ制御器１０は、システム制御器７からの種々の
信号により、ＶＤＰの停止９通常再生、］マ送り等の制
御信号を伝送している。インターフェース５３の出力は
、外部システム（パソコン）５４の外部入力へ印加され
る。これによってパソコン５４は種々の動作゛を行ない
うる。又パソコン５４の外部出力（一般に、プレーヤ制
御Ｉ要求、ＳＷＳ再生制御が考えられる）が外部インタ
ーフェース５３の入力へ印加されている。この信号は、
システム制御７の入力へ印加され、内部コントロールデ
ータとともに処理される。パソコン５４のＲＧＢ　（３
原色）出力と、画面処理器８で処理された映像出力が外
部の画面処理器５５の入力に印加されている。パソコン
５４からのコントロール信号が画面処理器５５の制御端
子に印加されている。この画面制御器では、映像出力、
ＲＧＢ出力。

映像・ＲＧＢ合成出力の切り替えをし、出力するように
なっている。尚、キーボードは５６は一般的なパソコン
の入力装置である。

パソコン等の外部機器のディジタルデータとＶＤＰにお
ける内部ＳＷＳデータとの混在したピデオフオーマント
の仙の例を第２４図に示ず。本例では、各フィールドに
おけるブロックＣを夫々０１〜Ｃ３の３つのサブブロッ
ク（これをここではブロックと称す）に分けている。セ
グメント１の内容は静止画（フレーム３）を説明するた
めのＳＷＳデータであり、フィールド１の０１〜Ｃ３の
ブロックと次のフィールド２のＣＩ　ｔ　０２のブロッ
クの合計５ブロツクからなる。セグメント２は外部デー
タであり、フィールド２の０３のブロックと、フィール
ド３の０１〜Ｃ３のブロックと、フィールド４のＣ’ｌ
、Ｃ２とのブロックの合ｆｆ＋６ブロツクからなる。尚
、フィールド４の０３のブロックは黒レベルの自他とす
る。これらフィールド、ゼグメント、ブロックに関する
情報と内外部データ識別コードとの関係が第２５図に示
されており、ブロックカウント数は、次に説明する第２
６図の装置におけるブロックカウンタ６３のカウント内
容を示している。ディジタルデータはセグメント番号に
セグメントＮＯ６が付され、各セグメントのデータ憬は
サブブロック数で表わされているものとする。

第２６図は第２４図に示したビデオフォーマット信号を
再生するに適した再生系ブロック図であり、５７は、コ
ントロールデータとそれ以外のディジタルデータとを切
替えて出力する回路であり、５２はＳＷＳデータをＤ／
Ａ変換器９へ、それ以外のディジタルデータをインター
フェース回路５３へ夫々選択的に出力する切替回路であ
る。６３はデータがメモリ５に入力されるとき、１ブロ
ツク周期毎にカウントして必要に応じシステムクロック
発生器１８のパルスによりリセットされるブロックカウ
ンタであり、５８は、コントロールコードからディジタ
ルデータがＳＷＳデータかそれ以外の外部データかを示
すデータ識別コードを解読するデータ識別コードデコー
ダである。５９は、コン１〜Ｄ−ルコードより各ディジ
タルデータを構成するブロックの数を示すコードを解読
して比較回路６１へ送出するブロック数デコーダであり
、６０は、コントロールデータより各セグメント番号を
示すコードを解読して比較回路６１へ出力するセグメン
ト番号デコーダである。

比較回路６１は各デコーダ５８〜６０にて解読したセグ
メント番号、ブロック数、データ識別コード及びブロッ
クカウンタ６３の出力を基にしてＳＷＳデータのブロッ
クをメモリ５から読出す１ｎ１−ルベルを、外部データ
のブロックを読出ず間１−レベルを切替回路５２へ出力
すると共に、全てのデータの読出しが終了したときに、
ＦＦ６２をリセットするリセットパルスを発生する。尚
、コントロールデータのうち各デコーダ５８〜６０にて
解読されるコントロールコード以外のコードはコントロ
ールコードバッファ２０にて一時記憶される。ＦＦ６２
はシステム制御器７の出力によりヒツトされるようにな
っている。

かかる構成において、第２４図のセグメント１の先頭デ
ータから順次メモリ５へ書込まれ、セグメント１及びセ
グメント２に含まれるデータが゛リベてバッファへ格納
される。続いて、■ＤＰが静止画を再生し始めたときに
システム制御器７はブロックカウンタ６３をリセットす
ると同時にメモリ５を読出し状態とする。セグメント１
の先頭ブロックの読出しが終了すると同時にカウンタ６
３は「１」となり以後メモリから１ブロツク読出される
毎に１づつカウントアツプしていく。この場合、セグメ
ント１に対応するブロックすなわちカウンタが「０」か
ら「４」まではデータ識別コード゛１′°に対応してお
り（第２５図参照）、よってＳＷＳデータであることを
示すＨレベルが切替回路５２へ送出され、セグメント２
に対応するブロックすなわちカウンタが「５」から「１
０」まではデータ識別コード゛ＯＩＩに対応しており、
よって外部データであることを示すＬレベルが切替回路
５２へ出力される。

カウンタ６３が「１１」になって全てのデータの読出し
が経過すると、比較回路６１はＦＦ６２をリセットし、
このＦＦのＱ出力によりメモリ５は読出しを停止する。

以上の動作により、セグメント１の内容が音声信号とし
てＤ／Ａ変換器９がら出力され、セグメント１の内容が
外部データとしてインタフェース５３を介してパソコン
等へ出力されるのである。

次に、静止画に対しＳＷＳデータのみならず文字やその
伯のコードを記録すると共に、当該ＳＷＳデータや文字
等も夫々互いに異った内容のものを記録しておき、再生
に際してこれらを任意に選択するようにすれば、多方面
の応用が可能となる。

以下にかかるシステムにつき説明する。

第２７図ゆ当該システムのビテオフオーマツ１〜の記録
例を示す図であり、各コントロールコードは、制御対象
となる画像及びディジタルデータ“の１フレーム前のｂ
ブロックに記録されている。又、１枚の静止画に対して
数種類の内容の異った音声及び文字その他のディジタル
データが記録されている。本例の場合は４種類の音声と
データが記録されている。第２８図（Ａ）は音声と文字
データの場合の一例であり、（Ｂ）は同様に４種類の音
声例で（Ｃ）は４種類のデータであるが、データ１は外
部入力と比較するデータである。又、データ２〜データ
４は文字コードである。第２９図は各種の制御コードと
それに対応する処理内容である。］−ドは全てアスキー
コードである。第３０図は第２７図のビデオフォーマッ
トにおける第２８図（Ａ）の場合の各フレームのコント
ロールコードを示したものである。第３２図は、このシ
ステムの例に於けるＳＷＳデコーダのブロック図である
。

図において、前フレームのコントロールコードを格納す
るバッファメモリ２０が設けられており、このメモリか
らコントロールコードが読出され解読されそれ以後各処
理が施される。システム制御器７は、ディジタルデータ
がＳＷＳデータであるか文字データか、または外部信号
との比較データであるかを判断し各ブロックへ各々のデ
ータを供給するよう制御する。また、映像信号を直接出
力するか画面を黒レベルとするか、この黒部弁に文字を
表示するか、または映像信号に文字を加算するかの制御
機能をも有する。すなわち、文字バッファ６５及び映像
処理器８の動作が制御されて映像処理がなされる。文字
バッファ６５は画像合成等において表示する文字の文字
コードを一時記憶するメモリである。

第２８図（Ａ）の音声／文字データを第２７図のビデオ
フォーマットで記録媒体に記録した場合の、各フレーム
のブロックｂ内に記録されているコントロールコードの
内容を第３０図に示しである。一般に、映像信号は奇数
フィールド、偶数フィールドの順に再生され６゜最初に
奇数フィールドのブロックａの部分が再生される。ここ
に記録されているプレーヤ内部の制御コードは、プレー
ヤ内部で処理されるので、５ＷＳＤ（静止画に音声とデ
ータを付加する事）デコーダは一切関与しない事になる
。次に、ブロックｂの部分を再住覆るに先立って、当フ
レームの１フレーム前の制御コードに従い、画面及び音
声制御がなされる。次にｂの部分を再生し、次のフレー
ムの制御コードを５ＷＳＤ内のコントロールコードバッ
ファメモリの奇数フィールドの格納エリアに一時記憶す
る。

次にＣの部分を再生する。Ｃの部分に記録されている内
容が通常の動画であれば、画像及び音声はプレーヤから
供給される各々の信号を外部へ供給１”る事になる。デ
ィジタルデータであれば、前フレームの指定のディジタ
ルデータを大容量のバッファメモリに読み込み、かつ画
面及び音声はミュートになる。次にＣの再生が完了し、
Ｑを再生して、次に偶数フィールドを再生する事になり
、奇数フィールドと同様にａ、ｂを再生する。今度は偶
数フィールドのｂに記録されている５ＷＳＤの制御コー
ドを同様にコントロールコードバッファメモリの偶数フ
ィールドのエリアに格納する。ｂの再生を完了すると、
次のフレームを制御すべきコードは、デコーダ内のコン
トロールコードバッフ１メモリに読み込まれたことにな
る。次にＣを再生Ｊ−るものであるが、当フレームに於
けるＣの処理は、奇数フィールドと同様に当フレームの
前のフレームで読み込まれたコントロールコードに従っ
て、奇数フィールドと同様処理を行うのと並行して当フ
レームで読み込まれたコントロールコードの訂正処理、
ディ・インタリーブ及び解読されシステム制御内の各部
へ制御用の信号がセットされる。ｃ、Ｑの再生が終ると
、次のフレームを再生するのに先立ち、当フレームで読
み込み、各部にセットされた制御信号を出力して、画面
、音声、及びデータ処理を行うのである。

次に第２７図と第３０図で詳細に説明する。第２７図中
（Ａ）のフレームを再生する。ＡＭ、ＰＭ、ＤＡＷＯ１
００６０１８〜ＤＡＷＯ３００６０７８のコードをバッ
ファメモリに格納すると、誤り訂正器４にて・訂正を行
い、訂正処理されたコントロールコードはシステム制御
器７にて解読すれ、各制御信号が制御出力用ラッチにレ
ットされる。なお、このフレームではＣに画像（動画）
が記録されているので、デコーダの映像及び音声出力は
プレーヤの各出力が外部に供給されるようになっている
。次に、第２７図（Ｂ）のフレーム再生に先立って、シ
ステム制御内の各制御部にセットされていた信号は、シ
フトされて直接各部の制御を行う事になる。この際、Ａ
ＭはＡ−デイオ出力はミュー１〜を示すコードであるの
で音声出力はミュートになる。又ＰＭは画面ミュートで
あるので、画面が黒くなる映像信号が出力される。次に
順次各ブロックが再生されｂでは次のフレームのコント
ロールコードが読み込まれる事になり、Ｃでは指定のＳ
ＷＳディジタルデータが大容量バッファメモリに格納さ
れていく。このようにして、（Ｃ）、（Ｄ）の各フレー
ムも、コントロールコードは、次のフレームを制御する
ために、制御対象となる１フレーム前に常に先行してデ
コーダ内部に読み込まれ、次のフレームで各々の制御を
行っている。（Ｅ）のフレームを再生するにあたり、（
Ｄ）のフレームで読み込まれた制御コードで、（Ｅ）フ
レームは制御される。最初にＡｓは音声出力が５ＷＳＤ
の音声出力を示すので５ＷＳＤのＳＷＳディジタルデー
タをＤ／Ａ変換し、ローパスフィルタを通した静止画用
の音声が出力されることになる。ＰＡはプレーヤの出力
の映像信号と文字との加算を出力する事になる。この時
点では、まだ文字コードが読み出されていないので、プ
レー１１からの出力の画像が出力される。なお当然の事
であるが当フレームのａにはストップコードが記録され
ており、プレーヤが内部で解読し、静止画再生になって
いる。ここでＳＣＴは、外部から指定されたデータ群を
出力する命令であるので、外部から指定しない限り音声
の文字も出力されない。ここで外部よりＳＷＳの２１を
目と、文字データの２番目を指示すると、大容量バッフ
ァメモリの指定のアドレスから、ＳＷＳディジタルデー
タを読み出しＤ／Ａ変換し、ローパスフィルタを通して
出力される。又文字データも大容量バッファメモリから
読み出し、文字バッファに格納後プレーヤの出力の映像
信号と合成し、外部へ供給する。

この場合は音声は「マザー」、文字は「Ｍａｔｈｅｒ」
がそれぞれ出力される。次に別の音声と文字を出力する
場合は別のコードを外部から供給してやれば良く、短い
文章や単語及び文字等をあらかじめ大容量バッファメモ
リに制御コードと関連して記憶しておき、その中から任
意の音声及び文字を含めた他のディジタルデータを選択
して出力する事ができる。静ＩＬ画再生状態から次の動
作に移行覆る場合はプレーヤにリモコンからコントロー
ル信号を送ってやれば良い。第３１図は（１）フレーム
と（２）フレームの時間軸上での処理をタイミングチャ
ートで示したものである。

次に、第３２図のブロック図に於ける動作説明をする。

映像信号はＴＶ同期信号分離器１の入力に印加されると
ともに映像処理器８の入力にも印加される。ＴＶ同期信
号分離器で分離されたＨ９■同期信号は、タイミング信
号発生器２の入力−に印加される。タイミング信号発生
器では、システムクロック（７，１６ＭＨ２）からＨ，
Ｖ同期信号を基準にして、デコーダ内の各ブロックのタ
イミング信号を発生させている。特に、コントロールコ
ードバッファメモリ２０に一時記憶するタイミング信号
ｆａ（ＣＷ）は、各フィールドの２３ト１〜２６　Ｈで
発生する信号である。又コントロールコードバッファメ
モリからシステム制御器７にコントロールコードを読み
込むタイミング信号ｆ３　（Ｃｆｌ）は偶数フィールド
の２７８以降に発生するタイミング信号である。ｆ２（
Ｗ）は大容量バッファメモリ５に、ディジタルデータを
取り込む時に発生するタイミング信号でブロックＣにデ
−タが記録されている場合の２７Ｈ〜２６０　ＩＩの期
間で発生するタイミング信号である。ｊ＋　（Ｒ）は大
容量バッファメモリ５から、データを読み出す時に発生
するタイミング信号で主として静止画再生時に発生し、
音声のサンプリング周波数に依存している。ここで、周
波数的に＋２（Ｗ）＞ｆＩ　（Ｒ）であれば、ＳＷＳデ
ィジタルデータに関しては、時間軸伸張処理が施される
事になる。

各タイミングの制御はシステム制御器７から制御信号を
得て、これら種々のタイミング信号を発生している。Ｔ
Ｖ同同期号号器１ら出力される映像信号（同期信号を除
去したもので輝麿信号ともいう）はスレッシ１ホールド
回路１３の入力に印加される。スレッシュホールド回路
では、任意のレベルよりも振幅値が大きい場合はディジ
タル信号で「１」に又小さい場合は「０」という具合に
、ディジタル信号列に変換後、さらに８ビット並列に変
換し、コントロールコードバッファメモリ２０及び大容
量バッファメモリ５に供給する。コントロールコードバ
ッファメモリでは、システム制御器から奇数フィールド
時には、奇数フィールドのコントロールコードを格納す
るエリアのアドレスを又、偶数のフィールドの場合は偶
数フィールドのアドレスを得て、タイミング信号発生器
２から発生する１４（ＣＷ）信ので順次格納して行く。

偶数フィールドでコントロールコードの格納が完了Ｊる
と、次に４３　（ＯＲ）信号で誤り訂正回路４で訂正処
、理を行った後にシステム制御器７０入力に印加される
。システム制御器では、コードを解読し、各処理部へ信
号をセットする。ディジタルデータの容量を管理するコ
ードの場合は、アスキーコードから２進データに変換し
て、データ管理用レジスタにセットし、次のフレームの
再生に先立って映像処理器８及び音声切り替えスイッチ
６６を制御する。スレッシ１ホールド回路１３から供給
されるディジタルデータは大容量バッファメモリ５の入
力端子に印加される。この大容量バッファメモリではタ
イミング信号発生器から供給されるタイミング信号ｆ２
　（Ｗ）及びシステム制御ＩＢから書き込み時のアドレ
ス信号を得て順次格納してい（。次に、大容量バッファ
メモリにデータのｍぎ込みが完了すると、通常の場合は
、タイミング信号の発生２のｊｌ　（Ｒ）とシステム制
御器から読み出しアドレス信号を臀で、人容用バッファ
メモリから読み出し誤り訂正回路３の入力に供給する。

この誤り訂正回路で訂正処理及びディ・インターリーブ
後、システム制御器により、ＳＷＳ用ディジタルデータ
の場合は、Ｄ／Ａ変換器９の入力に印加される。Ｄ／Ａ
変換器ではディジタル信号をアナログ信号に変換後、ロ
ーパスフィルタを通じ、音声信号切り替え′スイッチ６
６を通して、外部へ供給される。文字データの場合は、
同様にシステム制御器より制御信号を得て、文字バッフ
ァ６５を通して映像処理器でプレーヤから供給される映
像信号を合成して、外部へ供給するように動作する。又
数種類の内容の音声と文字データの場合には、あらかじ
め選択読み出しである事を指定するコントロールコード
を１フレーム前に読み込み解読しているので、外部から
指定づ°るコードが供給されない限り音声も文字も出力
はされむい。外部から指定のコードがシステム制御器に
供給されると、システム制御器では、コードを解読し、
大容量バッファメモリにおける指定のＳＷＳデータ及び
文字データが記録されているアドレスを大容量バッファ
メモリに供給するとともにタイミング信号発生器にｆＩ
　（Ｒ）のパルスを発生ずるように制御コードをタイミ
ング発生器に供給するとともに、Ｄ／Ａ変換器９にも制
御信号を供給し更に文字バッファにも制御信号を供給し
て、指定の音声及び文字を出力するようにしている。

次に、異る音声及び文字を供給すれば同様の処理で音声
及び文字を出力するように動作する。ディジタルデータ
が外部信号との比較データである場合には、誤り訂正後
システム制御器に取込まれて外部からのデータ入力を持
つことになる。

尚、通常動画の場合には、一般に行われている周波数多
重化によりアナログ音声が重畳して記録されており、こ
の場合、スイッチ６６において当該アナ【］グ音声が再
生出力として導出されるようになされるものとしている
。

上述の８例におけるｂブロックのコントロールデータを
、このコントロールデータにより処理されるディジタル
データや画像情報と同一フレーム内に挿入した場合、こ
のコントロールデータを再生しデコードして識別するた
めには高速処理を行う必要が生じる。そのために、コン
トロールコードの処理回路を高速動作するバイポーラト
ランジスタを用いた回路（エミッタカップリングロジッ
クやショットキＩＣ）が必要となり、回路の小型化や低
消費電力化が困難となる。

そこで、既述の如く処理されるべきディジタルデータや
画像情報に対応したコントロールデータを当該ディジタ
ルデータ等の挿入フレームに対１ノで最低１フレーム前
に挿入するようにし、このコントロールデータの再生、
デコード等の処理時間を少くとも１フレーム相当期間と
するようにしているのである。

すなわち、第３１図のタイミングチャートに示すように
、第２７図のビデオフォーマットの例では、（Ａ）のフ
レームのブロックｂのコントロールコードを当該（Ａ）
フレームの画像再生処理の間訂正、デコード等の処理を
行って次に続く（Ｂ）フレームのデータ処理をこのコン
トロールコードに応じて行うようにしているものである
。

また、コントロールコードの情報懇の増大に伴って、１
フレームを構成する２つのフィールド（奇数及び偶数フ
ィールド）の対応する同一水平走査線に亘ってコントロ
ールコードを割り当て挿入している。第３３図にその態
様を示しており、■は垂直同期信号区間であり、ａ、ｂ
、ｃ及びＱは第１図の例と同一であり、各添字の１，２
の数字は、１が奇数フィールドをまた２が偶数フィール
ドのものを示す。各走査線数の例は第３図に示す如くで
ある。ブロックｂであるコントロールコードについては
２つのフィールドすなわち１フレームでインタリーブ及
び誤り訂正が完了するよう構成されており、ブロックＣ
では各サブブロック（第１図参照）においてインタリー
ブや訂正が完了するようになされている。ブロックｂは
各種コントロールコードであって島器の制御に手要な情
報を有しているから、訂正能力の高い誤訂正符号が付加
されるもので例えば、１ワードシンドローム訂正、２ワ
ードイレージヤ訂正をずなようになされる。一方、ブロ
ックＣのディジタルデータについては、多少の訂正不可
能が生じても異音や解読不能な文字等にならない限り問
題はないので、訂正能力のより低い符号構成とされ例え
ば１ワードシンドローム訂正を行うようになされる。

第３４図はコントロールブロックの誤り訂正を示すため
の図であり、ブロックｂに記録されている。このブロッ
クｂは上記した如く１フイールドの２３］］〜２６１４
．２フイールドの２３）１〜２６Ｈの合計８Ｈから成っ
ており、全部で２８８バイトとされるが、有効情報容量
は８０バイトであり、残りの２０８バイトは第３４図に
示−した立方体のＸ、Ｙ及びＺ方向のパリティＰ、Ｑで
ある。Ｐ。

Ｑの添字Ｘ、Ｙ、Ｚはそのパリティを含む符号語の方向
を示しており、数字の添字はその符号語の先頭ワードの
番号に対応している。ＰＸ　ＰＹ　ｏなるワードは、Ｘ
方向のパリティＰＸであると同時にＹ方向のパリティで
もあり、各方向の先頭のＰＸＰＹの番号がＯであること
を示している。また、ＱＸＱＹＱＺなるワードはＸ方向
のパリティＱ×であると同時に、Ｙ方向検査ワードＱＹ
でもありまたＺ方向のパリティであることを示している
。

Ｐ又はＱの組み合わせと添字で表現された伯のワードに
ついても同様である。尚、１ワードは８ビツトとしてい
る。

ここで、図の左端部のＹＺ平面に属するワードＪｌｌ’
ｌＷｏ、　Ｗ、　Ｗ２ａ、　Ｗ４）、　Ｗ４１．　Ｗ　
、　Ｗ　、　Ｐ　。

Ｙ　−０１Ｑ　Ｙ　ＯＩ　’Ｐ　Ｙ　Ｉ　Ｉ　Ｑ　Ｙ　
Ｉの１２ワードは後述するフレーム識別コードとして用
いられるものである。先ず誤り検出としては、１／３水
平走査線（１／３Ｈ）毎に、（ｎ、ｋ　）＝（１２，１
０）の符号を構成して検出する。これは第３４図のＰｘ
、ＱｘによるＸ方向の誤り検出に相当する。次に誤り訂
正としては、２日毎に（ｎ、ｋ）＝（６゜４）の符号を
構成して訂正する。これは図のＰＹ。

ＱＹによるＹ方向誤り訂正に相当する。更に、２Ｈおき
の４ワードに対して（ｎ、ｋ）＝（４，２）の符号を構
成して訂正を行う。これは図のＰｚ。

ＱＺによる２方向の誤り訂正に相当する。

本例では、誤り検出および誤り訂正をすべてガロア体Ｇ
Ｆ（２８）上のリードソロモン符号により８ビツトのワ
ード単位で行っており、原子元×は、Ｐ（Ｘ）＝ｘ　＋
Ｘ４−トＸ’＋Ｘ２−）１の根とする。ただしα＝　（
００００００１０）とする。

（ｎ：符号長） であり、これをビット単位で行列Ｔを用いて表ねとなる
。

ただし、■は８行８列の単位行列で■は下記のＪ、うな
８行８列の行列とする。

ざて、誤りの位置や誤りの内容を知るには、以下のＪ：
うに定義されるシンドロームＳをめる。

Ｓ＝　［Ｓｐ　Ｓｏ　１”　＝Ｈ・［Ｗｆｌ−１’、　
ｗｎ−２゜・・・・・・Ｗ・、　Ｐ、　Ｑ］” 上式においてＳｐ　＝Ｓｏ　＝Ｏを満足するように情報
ワードど共に、Ｐ、Ｑが記録される。そこで、フレーム
識別コードを偶数フレームに記録する時は、’ｏｏｏｏ
ｏｏｏｏ”、奇数フレームのときは００１１１１１０”
とするこのときＰＹＯ。

ＱＹｏ、ＰＹ　１．ＱＹ電のパリティは、偶数フレーム
の場合“ｏｏｏｏｏｏｏｏ”、奇数フレームの場合゛０
０１１１１１１”であり、フレーム識別コードとして利
用できる。

一般に、音声データ、コントロールデータ等は、“　そ
れぞれ専用の誤り検出訂正回路において、誤り検出及び
誤り訂正が行なわれている。これは、音声データおよび
コントロールデータ等を構成する符号語の符号長が一般
に異なっているからである。

誤り検出訂正化回路の合理化を図るためには、符　□号
長の異なる符号語であっても同一の誤り検出訂正回路に
おいて処理し得ることが望ましい。

第３５図は、符号長の異なる符＠語を処理Ｊることので
きる誤り検出訂正装置を示す。図において、６７はビデ
オディスクから読み取られた誤り訂正処理の施されてい
ないパラレルデータを、モのワードに同期したクロック
でラッチし、必要に応じて出力を°０″にするクリア入
力端子を有するＤ形フリップ７０ツブ、６８は、のフリ
ップフロップ６７のパラレルデータ出力に誤り検出及び
訂正処理を施すために符号語の一時記憶を行うメモリ、
６９は、メモリ６８のアドレスを制御し、記憶された複
数のデータから１符号語ずつ取り出しシンドローム計算
を行ない、訂正処理を施して再びメモリ６８に記憶させ
る誤り検出訂正回路である。

第３６図は、符号長の異なる２種類の符号語を　。

示す。符＠語１は、５ワードの情報記号Ｗｏ、Ｗ＋　、
Ｗ２　＊　Ｗ３　＊　Ｗ４と２ワードの誤り検出訂正記
号（パリティ）Ｐ、Ｑとから成る符号長が７ワードの符
号語であり、符号語２は、６ワードの情報記号Ｗｏ’＋
Ｗ＋　’ＩＷ２　’＋Ｗ３ＺＷ４　′。

Ｗｓ’と２ワードの誤り検出訂正記号Ｐ’　、Ｑ’とか
ら成る符号長が８ワードの符号語であり、これら符号語
１及び２が第３５図の誤り検出訂正装置において処理さ
れるものとする。

第３７図は、誤り検出訂正装置の動作を説明１−るため
のタイミングチャートを示す。（ωはＤ形フリップフロ
ップ６７のＤ入力、への入力パラレルデータのうちの符
号語１を含む入力のデータであり、（ｂ）は、Ｄ形フリ
ップフロップ６７のクリア入力へ　゛のクリア入力信号
で′あり、符号語１のＷｏ−Ｑの７ワードの直前の１９
−ド゛Ａ　”に相当するタイミングでＬ″となっている
。また、（Ｃ）はＤ形フリップ７０ツブ６７のラッチ用
クロックであり、（市は、Ｄ形フリップ７０ツブ６７の
Ｑ出力における出力データである。Ｄ形フリップ７０ツ
ブ６７のＤ入力に入力される符号語１は、ラッチ川り［
１ツクの立上りエツジでラッチされる。クリア入力信号
は、符号語１のワード゛Δ″のタイミングで１１　Ｌ　
１１となるから、Ｄ形フリップフロップ６７から出力さ
れるデータはワード゛Ａ″が′０″に固定され、第３６
図及び第３７図（小に示すように”　Ｏ”　、’　Ｗｏ
　＝Ｑの８ワードの符号語３に変換されて出力されるこ
とになる。

変換された符号語３は、符号語２とともにメモリ６８に
記憶され、誤り検出訂正回路６９からアドレスされて１
符号語ずつ取り出されて、誤り検出訂正回路６９におい
てシンドローム計算が行なわれ、訂正処理が施されて再
びメモリ６８に記憶される。７ワードの符号長の符号語
１は、８ワードの符号長の符号語３に変換されているの
で、誤り検出訂正回路６９において誤り訂正処理を行な
う場合、符号語２と同様、（８，６）の符号語として扱
うことができる。

以上の例では、符号語に固定パターン化の処理を論ずワ
ードを符号語の先頭としているが、この位置に限るもの
ではなく、符号語の情報記号に相当Ｊ°る位置であれば
どの位置であっても良い。また、固定パターン化する記
号の数も１ワードとしているが、最大符号長以内であれ
ば、複数ワードを固定パターン化して処理することも可
能である。

例えば、ガロア体ＧＦ（２８＞上のリードソロモン符号
で符号長１１、情報記号数９の符号語を構成している場
合には、情報記号数は最大２５４までとることが可能で
あり、したがって未使用の２４５の情報記号を全て０″
に固定パターン化して処理することも可能である。また
、符号長の異なる２種類以上の符号語をも処理すること
ができる。

以」：説明した誤り検出訂正装置は、ビデオディスクか
ら読み取られた符号語の誤り検出及び訂正に関するもの
であるが、読み取り側にお【プるかかる処理の故に、ビ
デオディスクに符号語を記録りるときに次のような処理
を施すことが可能となる。

すなわち、Ｄ形フリップフロップ６７によって固定パタ
ーン化されるワードに対応する位置に符号語とは全く独
立した情報記号を挿入することがで′　きることである
。例えば、第３７図（ａ）の出力信号において符号語１
の７ワードの先頭のワードの直前の符号語とは全く独立
した情報記号“Ａ　１１を挿入１°ることができる。つ
まり、記録側では“Ｏ″〜Ｗ４の６ワードを情報記号と
し、８ワードの符号長とし、その先頭ワード゛Ｏ″を他
の情報記号“Ａ″に置き変え、ざらに、読み取り側で“
Ａ　１１を′０゛′に置き変えて、元の符号Ｆ　Ｑ　Ｏ
ＩＩ〜Ｑを再生し、訂正処理を施ずことが出来、したが
って、読み取り側において、符号語のシンドローム計算
の処理の時間が比較的長いために、情報記号“Ａ″のみ
を別の誤り検出方式あるいは多重店きなどで早く読み取
り、情報を認識することが必要な場合には、上記誤り検
出訂正装置は特に好適なものとなる。

効　果 本発明によれば。ビデオディスクから読み取られた符号
長の異なる２種類以上の符号語を固定パターン化の処理
を施すことにより同一の誤り検出訂正装置によって誤り
を検出し訂正することが可能となる。また、固定パター
ン化を行なう位置には、符号語とは全く独立した情報記
号を挿入することができるので、符号化の際の検査記号
の計算が伺加される情報記号によらずに行なえ、記録側
の誤り訂正符号化装置が他のデータの誤、り訂正装冒と
共用化出来、また読み取り側では符号語とはまった独立
した前記情報記号を別の誤り検出方式あるいは多重書ぎ
などで早く読み取り、情報を認識づることができる。

（表−１） （表−２）

【図面の簡単な説明】

第１図は本発明における１フィールド画面のブロック分
割態様を示す図、第２図はビデオフォーマット信号の■
ブランキング付近の拡大図、第３図は第１図のブロック
の水平走査線数の１例を示ず図、第４図は１１」内のデ
ィジタルデータの挿入例を示す図、第５図〜第７図はデ
ジタルデータと画像との挿入態様を夫々示す図、第８図
は本発明によるビデオフォーマット信号の記録方式の概
略を示すブロック図、第９図は再生系のブロックの１例
を示す図、第１０図はブロックａのフィールドシンクの
波形例を示す図、第１１図はブロックＣのデジタルデー
タの１１−１分の波形例を示す図、第１２図は再生系の
ブロックの他の例を示す図、第１３図は第１２図のデー
タ同期検・山型の具体例回路図、第１４図はコントロー
ルデータの１例を示ず図、ｉ１５図は再生系のブロック
の別の例を示す図、第１６図は第１５図のブロックの動
作を示寸タイミングチレート、第１７図は再生系のブロ
ックの更に他の例を示す図、第１８図はビデオソフ］・
０１例を示す図、第１９図は再生系のブロックの他の１
例を示す図、第２０図はビデオソフトの他の例を示す図
、第２１図は再生系の別の１例を示ず図、第２２図はコ
ントロールデータの伯の例を示す図、第２３図は再生系
のブロックの更に別の例を示す図、第２４図はビデオソ
フトの別の例を示す図、第２５図はブロックＣとデータ
識別コードとの関係を示す図、第２６図は再生系の更に
別の１例を示す図、第２７図はごデオンフトの更に他の
例を示す図、第２８図はディジタルデータの内容を示す
図、第２９図及び第３０図Ｇ、′Ｌコントロールデータ
の例を夫々示ず図、第３１図は第２７図のビデオソフト
に対する再生系の動作タイミングを示す図、第３２図は
再生系のブロックの他の例を示す図、第３３図はコント
ロールデータのビデオフォーマット信号における挿入例
を示す図、第３４図はコントロールデータの誤り訂正方
式を説明する図、第３５図は誤り検出訂正装置の一例を
示す図、第３６図及び第３７図は第３５図の誤り検出訂
正装置の動作を説明するための図である。 主要部分の符号の説明 １・・・・・・信号分離器 ２・・・・・・タイミング信号発生器 ３．４・・・・・・誤り訂正回路 ５・・・・・・時間軸伸張メモリ ６・・・・・・コントロールコードデコーダ７・・・・
・・システム制御器 ８・・・・・・画面処理器 ９・・・・・・Ｄ／Ａ変換器 １０・・・・・・プレーヤ制御ｌｌ器 ６７・・・・・・Ｄ形フリップフロップ６８・・・・・
・メモリ ６９・・・・・・誤り検出訂正装置 出願人　パイオニア株式会社 代理人　弁理士　藤村元彦 阜３５図 秦３／＝図　（ｂ） トーーーー・清左及言己易　−＃ｎＬｉ１免Ｈ←　・１
壱尭汗　菅己　ち〜　−ｈ＝＝苛−ｉ宵ｆ７　区含Ｊ 集３７凹 手続ネ市正書（方式） ％式％ ２、発明の名称 誤り検出訂正装置 ３、補正をする者 事件との関係　特許出願人 住　所　東京都目黒区目黒１丁目４番１号名　称　（５
０１）パイオニア株式金相４、代理人　〒１０４

Claims (1)

【特許請求の範囲】
1. 符号語の誤りを検出し訂正する誤り検出訂正装置であっ
   て、前記符号語にこれとは全く独立した情報記号を付加
   した形とした符号語を受信して前記情報記号を固定パタ
   ーン化する手段と、固定パターン化された前記情報記号
   を含む符号語を一時記憶する記憶手段と、この記憶手段
   から前記符号語を読み出して誤りを検出して訂正した俊
   前記記憶手段に再び記憶させる誤り検出訂正手段どを備
   えることを特徴とする誤り検出訂正装置。