JPS6069989A - ビデオフオ−マツト信号の記録再生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオフォーマット信号の記録再生方式に関し
、特に画像情報と高声情報どをビデオフォーマット信号
どして記録媒体へ記録する方式及びその再生方式に関す
る。

画像情報に対応した音声情報を画像情報と共に記録媒体
へ記録する場合、ビデオフォーマツト信号の１部に音声
情報を時間軸圧縮して挿入し、他の部分に画像情報を挿
入する方法がある。この場台の画像どじでは、静止画の
他に動画があり、これら画像に対応した音声ディジタル
デークが夫々ビデオフォーマット信号に挿入されており
、これら静止画、動画の各再生状態に応じた音声ディジ
タルデータの再生処理が必要どなる。よって、静止画及
び動画の各再生状態の検出が、検出回路を簡単な構成と
して正確かつ速やかになされる必要がある。

そこで、本発明はフレーム旬に変化する少くども１ビツ
トのフレーム識別コードを挿入して、このコードを判別
することにより動画又は静止画再生状態を高速かつ正確
に検出自在としたビデオフオーマット信号の記録再生方
式を提供リることである。

本発明によるビデオフォーマツト信号の記録方式は、互
いに隣接するフレーム相互間において族なる内容のフレ
ーム識別信号を記録したことを特徴とする。再生に際し
、フレーム識別信号の変化の有無を監視して動画再生か
静止画再生かの状態を判別するようにしたことを特徴と
している。

以下に本発明につき図面を用いて詳述する。

第１図は本発明の詳細な説明力る原理図であり、記録閃
のビデオフォーマツト信号の１フイールド相当信弓の水
平走査線数（有効画面に相当）をａ、ｂ、ｃ、Ｑの任意
の複数のブロックに分割する。

特にａ、ｂ、ｃは整数の水平走査線からなるようにして
あり、更にＣの水平走査線数は所定整数ｘにて割り切れ
るようにされ、ｍ＝ｃ／ｘ（ｍは整数）なる関係どなっ
Ｃいる。従っＣ、Ｃは、ｍ本単位で構成されてｃ１〜ｃ
ｘまでのｘ個のサブブロックに分割される。尚、Ｑは整
数とは限らない。

第２図は第１図に示したビデオフォーマット信号の一部
を示すもので、図（Ａ）はブロックｃ、Ｑに画像を、図
（Ｂ）はブロックｃにディジタルデータを記録した例の
波形である。第３図はＮＴＳＣ伯号におけるａ、ｂ、ｃ
、Ｑの分割の例の具体的数値を示した図であり、１フｆ
−ルド走査線２６２．５本のうち有効走査線を２４１．
５本どし、更にａ、ｂブロックがテレビモータ画面上の
可視範囲外となるように設定されている。本例では、ａ
＝１．ｂ＝４．ｃ＝２３４、ｘ＝９，ｎ＝２６、Ｑ＝２
．５としたものである。

ここで、ｂ、ｃにディジタルデータを挿入した場合、ド
ロツブアウト等で誤りが集中しても連続して誤りが生じ
ないようにインタリーブを施しかつ誤り検出及び訂正が
可能なよう誤り訂正コードが付加されるが、本例ではｂ
は独立にインタリーブや誤り訂正のブロックが完結する
ようになされている。また、同様に、Ｃ内においてもｃ
１〜ｃｘまでが各々独立してインタリーブや誤り訂正が
完結するようになっている。

第４図は１水平走査線上にディジタルデータを挿入した
場合の例であり、データ転送レートは４０８ｆＨ（ｆＨ
は水平走査周波数である）で、ディジタルデータの前に
クロック同期用信号であるクロックランイン信号が挿入
されている。また、この信号に続いてデータ同期をどる
ためのデータ同期信号が数ビット挿入されている。この
データ同期信号に続いてデータワードや誤り検出訂正用
コードが挿入されている。

第５図は種々の記録態様を示したものであり、（Ａ）は
Ｃ及びＣブロックに画像のみを仲人しており、ａ、ｂブ
ロツクは可視範囲外であるので通常のテレビ画像と同様
な表示となる。（Ｂ）はＣブロックに全てディジタルデ
ータを挿入したちのであり、（Ｃ）はブロツクＣを９分
割したザブゾロツクののうちＣ１、Ｃ２，Ｃ３，Ｃ９に
ディジタルデータを、ｃ３〜ｃ７に画像を夫々挿入して
いる。（Ｄ）はサブブロックｃ１、Ｃ２にディジタルデ
ータを、Ｃ３〜Ｃ９に画像を挿入した例であり、（Ｅ）
はザブブロックｃ１〜ｃ７に画像を、Ｃ８，０９にディ
ジタルデータを夫々挿入したものである。

第６図には、ブロックＣにディジタルデータを挿入した
フレーム（フィールド）か、期間Ａだけ連続している。

これは数クレーム〜数十フレームであり、要求されるデ
ータ量により異なる。またそれに続く期間ＢではＣブロ
ックには全て画像が挿入されている。ここには通常、期
間Ａにおけるデータど対応した画像が挿入されるもので
、静止画でもコマ送りの画でもまた動画でも良い。尚、
静止画でも隣接フレーム間の画像のクロストークを防止
するために数フレーム同一画面を記録する場合がある。

第７図は、Ｃブロックのうちのサブブロックｃ１、Ｃ９
にディジタルデータを、ｃ２〜ｃ、に画像を夫々挿入し
たものが数フレーム〜数十フレームの期間Ａだけ連結し
、それに続く期間Ｂではｃブロックに画像のみを挿入し
たものの例である。

この場合は期間Ａで画面の一部か画像どなり、画像が途
切れることがない。

第８図は本発明の記録方式によるビデオフォーマット信
号を得るための記録系のブロック図であり、アナログオ
ーディオ信号はＡ／Ｄ変換器８０においてディジタル化
される。このディジタル信号はサンプリング周波数ｆ１
（Ｒ）をもって時間軸圧縮のためのバッファメモリ８１
へ書込まれる。

このメモリ８１からの読出しがｆ１（Ｒ）よりも高い周
波数ｆ２（Ｗ）をもって行われることによす、時間軸圧
縮がなされる。制御情報たるコントロール信号は、先に
示したクロックランイン信号、データ同期信Ｃの他に各
ブロツタの情報の内容その容量及び当該情報の再生面に
おける各種処理情報等を含む。ビデオ信号はバッファメ
モリ８１による時間軸圧縮された音声データを含むディ
ジタルデータ信号及び制御情報がスイッチング回路８２
へ夫々入力されている。このスイッチング回路８２の選
択動作の制御がタイミング信号発生器８３により行われ
るようになっており、メモリ８１の書込み読出し制御も
このタイミング信号発生器８３によりなされる。タイミ
ング信号発生器８３では、入力されたビデオ信号の同期
信号に内部発信器が同期するようになっており、外部か
らの制御信号に応じて種々のタイミング信号が発生され
る。スイッチング回路８２の出力から記録すべきビデオ
フオーマツト信号が得られることになる。

第９図は一般的な音声情報つき静止画信号の再生装置の
概略ブロック図である。再生ビデオフォーマット信号は
信号分離器１にて同期信号やディジタルデータが分画さ
れ、かつディジタルデータのうら音声データ及びコント
ロールデータが更に分離される。同期信程によりタイミ
ング信号発生器２は書込みパルスｆ２（Ｗ）、読出しパ
ルスｆ１（Ｒ）等のタイミング信号を発生する。コント
ロールデータの誤り検出及び訂正が誤り訂正器４にでな
され、コントロールコードデコード６にいで解読されシ
ステム制御発生器７へ送出される。

また、ディジタルデータは誤り訂正器３を介しくメモリ
５へｆ２（Ｗ）なるパルスにより書込まれ、ｆ１（Ｒ）
なるパルスで読出されて時間軸伸張が行われる。なお、
ディジタルデータの誤り訂正は時間軸伸張処理後になす
ように構成しても良い。

この時間軸伸張されたディジタルデータはディジタル・
アナログ変換器９にてアナログ化され再生オーディオ信
号となる。

コントロールデコーダ６にて解読された各制御命令によ
って各種コントロール信号がシステム制御発牛器７から
発生され、このうちの所定コントロール信号により動作
する画面処理器８を介して再生ビデオ信号が導出される
。すなわら、ディジタルデータ挿入ブロックに対しては
、例えば画像を黒レベルとして処理して出力するもので
ある。

また、プレーヤ制御器１０がらはＶＤＰ（ビデオディス
クプレーヤ）の再生動作制御をなすコントロール信号が
導出されるにうになっており、ＶＤＰの停止、ＰＬＡＹ
等のコントロールをなす。

第１図にて述べた如く、１フイールド内の最初のブロッ
クａにはクロック同期、データ同期をなすためのクロッ
クランイン信号、データ同期信号の組合わせたデータが
数組水平走査線上に挿入されるもので、この信号によっ
て各フィールド先頭においてクロック及びデータワード
同期が確立されることになる。このブロックａの部分を
フィールドシンクと称し、この１Ｈの構成の詳細が第１
０図に示されている。

データ云送レートは４０８ｆＨであり、Ｈシンクの立下
りから６４ビットにはディジタルデータは挿入されない
。フィールドシンクのデータ列としては３２０ビットを
使用している。３２０ヒツトを更に１０分割して３２ビ
ット単位とし、この各単位で夫々１組のクロック同期及
びデータ同期用信号を構成する。３２ビット中、２４ビ
ットがクロックランイン信号であり、１０１０……１０
の連続信号が１２サイクル挿入されており、これに続い
て１１１０００１００のデータ同期信号が８ビットにて
挿入されている。これら２４ビットと８ビットの合計３
２ビット単位のデータが１０組連続して挿入されている
。尚、フロントピーチどしては２４ヒット相当分がどら
れていることになる。

本例では、ａ＝１で２２Ｈ目にこの信号列が挿入されＣ
いる。ブロックｂにはブロックＣに挿入されている情報
の内容に対する各種制御信号が挿入されている。ブロッ
クｂ及びｃ内にディジタルデータを挿入する場合は、第
１１図の如く有効データ範囲はフィールドシンクど同様
に３２０ピツトで構成され、Ｈシンクがらデータ列の最
初までが６４ビット．またフロントポーチが２４ビット
相当であることは第１０図に示したフィールドシンクと
全く同様である。又、３２０ビット中、データ列の最初
に２４ビット，１２サイクルのクロツタランイン信号が
続いて８ビットのデータ同期信号が続いている。残り２
８８ビツトを３６分割し、８ビット（１バイト）単位の
情報どなっている。なおブロックｂには、本発明の場合
は４Ｈが割り当てられＣいる。すなわら、２３．２４、
２５．２６の各Ｈに各々の制御信号が記録されている。

またブロックｂ内に於ける８ビット（１バイト）単位の
情報は、インターリーブ及び誤り訂正が完結りるような
っている。次に、ブロックＣ内にディジタルデータを記
録する場合は、２６Ｈを１ブロツクどし、１フィールド
で最大９ブロック、１フレームて最大１８ブロックでデ
ィジタルデータが記録可能であり、全面ディジタルデー
タ、全面画像、ディジタルデータど両像どの相み合せが
可能である。ブロック内のディジクルデータは、１ブロ
ツク内でインターリーブ及び誤り訂正が完結するように
構成されている。

次に第１２図に再生系の具体例のブロックを示しである
。本発明の場合は、デｒジクルデータは時間軸圧縮され
たディジタルデータで、静止画に音声を付加する場合の
装置とじて説明する。この装置は、ビデオ信号を増幅り
るビデオアンプ１１、ビデオ信号からＶシンク、Ｈシン
クを分割するＴＶ同期分離器１２．増幅されたビデオ信
号からスレッシュホールドレベルをデータのレベルに追
従して自動的に最適値に設定し、アナログ映像信号をＮ
ＲＺ（ＮＯＮ　ＲＥＴＵＲＮ　ＴＯ　ＺＥＲＯ）のディ
ジタルデータ列に変換するＡＴＣ回路１３、ディジタル
データ列からクロックランイン信号を検出するＲＵＮ−
ＩＮ検出器１４、ディジタルデータ列をクロックで読み
取り、８ビットのデータ同期信号を検出して各Ｈ毎にｂ
、ｃ内のデータの先頭位置を検出する。同様にクロック
で読み取ってデータ列を８ビット並列のデータに変換す
るＳ／Ｐ変換器２４．フィールド内の２３〜２６Ｈまで
を検出しでコントロールデータ信号を分離し出力を切り
替える切り替え回路１６、又ＲＵＮ−ＩＮ信号を基準に
し、データ列からクロック成分を抽出するクロック抽出
器１７、抽出されたクロックにＰＬＬをかけてシステム
動作に必要なクロックを発生するシステムクロック発生
器１８、システムクロック発生器より得られるクロック
信号を基準にし、ＴＶ同期分離器１２より分離されたＶ
、Ｈシンク信号及びデータ同期検出器１２で得られたデ
ータの頭の検出信号によって制御されて、種々のタイミ
ング信号を発生さじるタイミング信号発生器２、このタ
イミング信号発生器より制御を受りフィールドシンクを
検出しクロックランイン信号、アーク周期のパターンか
ら各フィールドの先頭で、クロック同期、データ同期を
確立するフィールドシンク検出器１９、切り替え回路１
６より分離されたコントロールコードを一時記憶するコ
ントロールバッファ２０、コントロールコードバッファ
から読み出されたコントロールコードの誤り訂正処理を
行なう誤り訂正器４、誤り訂正処理が施されたコントロ
ールコードを一連の制御のシーケンスに従つて整理する
インク−リーバ２１．一連のコントロールコードをデコ
ードし種々の制御信号を発生するシステム制御器７、シ
ステム制御器より大容量メモリ５への書き込み又は読み
出し時に、初期アドレス信号を得て、８ビット単位のデ
ータの読み書き時にタイミング信号発生器２よりクロッ
クパルスを得てカウントアッブ処理を行い、バッファメ
モリ５にアドレス信号を供給するアドレスカウンタ２１
、ブロックｃ内のディジタルデータをタイミング信号発
生器２よりｆ２（Ｗ）の信号でディジタルデータを一時
記憶し、ｆ１（Ｒ）の信号で読み出す大容量バッフアメ
モリ５、大容量バッファメモリをブロック単位で訂正処
理を行う誤り訂正器３、訂正処理が施されたデータを連
続したデータ列に変換するディ・インターリーバ２３．
一連のディジタルデータをタイミング信号発生器２より
得られるｆ１（Ｒ）のタイミングで処理をしアナログ変
換するディジタル・アナログ変換器９、システム制御器
７よりＶＤＰのための制御信号を受けＶＤＰコントロー
ル信号をＶＤＰへ供給するプレーヤ制御器１０にて構成
されている。

かかる構成において、例えば第６図に示した如きパター
ンを有する記録ビデオフォーマット信号を再生する場合
、期間ＡではＶＤＰは通常再生動作を行う。この間、ブ
ロックＣに挿入されているディジタルデータはメモリ５
に逐次格納される。

次の期間Ｂでは静止画又はコマ送り再生をＶＤＰは行う
ものとする。この時メモリ５に格納されていたディジタ
ルデータが出力されるが、このデータが時間軸圧縮され
た音声ディジタルデータであれば時間軸伸張されてアナ
ログ音声として当該静止画又はコマ送り再生時に出力さ
れるのである。

尚、期間Ａではテレビモニタは第９図におけけ画面処理
部８において黒レベルにクランプされたものが現出する
ようになさねる。

第７図に示したパターンを有するビデオフォーマツト信
号の再生では、期間Ａで同じくブロックｃの中のディジ
クルデータがメモリへ順次格納される。この間モニタ画
面の上下部分は同様に黒レベルとなるよう処理され、真
中の部分に両像が現われる。

更に述べれば、ＶＤＰのビデオ出力端よりの再生ビデオ
フォーマツト信号はビデオアンプ１１へ入力され増幅さ
れる。この増幅出力は同期分離器１２へ印加され、分離
された各同期信号（Ｖ、Ｈ）はタイミング信号発生器２
の１つの入力へ供給きれる。

また、増幅されたビデオ信号はＡＴＣ回路１３の入力に
印加される。このＡＴＣ回路では、データのピーク及び
ペデスタルレヘルを検出し、各データに追従しながら逐
次自動的にスレッシュホヘルトレベルを設定し、ビデオ
信号からＮＲＺのデイジタルデータ列を取り出す。取り
出されたディジタルデータ列からＲＵＮ−ＩＮ信号検出
器１４はタイミング信号発生器２からのタイミング制御
信号の制御下で、２４ビット１２サイクルのクロックラ
ンイン信号を検出する。検出器１４の出力はクロックラ
ンイン信号を基準にして通常のデータ列からクロック成
分を抽出するクロック抽出回路１７の入力に印加される
。抽出されたクロック成分はシステムクロック発生器１
８に印加ひれる。

このシステムクロック発生器では抽出されたクロック成
分よりＰＬＬ回路でデータ列に同期したシステムを動作
させるためのシステムクロックを発生させる。システム
クロック発生器１８で発生したクロック信号はタイミン
グ信号発生器２に印加される。タイミング信号発生器２
では、クロック信号を基準にし同期信号（Ｖ、Ｈ）に制
御されながら、１フイールド内に於いでは２２Ｈ目を検
出しフィールドシンクを検出するためのフィールドシン
ク検出器１９の制御端子に印加するタイミング信号を発
生Ｊる。又２３〜２６Ｈを検出しコントロールデータを
分離するためのタイミング制御信号を発生している。又
２７Ｈを検出し２７Ｈ以降のデータの書き込み読み出し
の制御信号も発生している。

ＡＴＣ回路１３から出力された直列のデータ列はデータ
同期検出器１５、Ｓ／Ｐ変換器２４にも印加される。こ
れらはデータをクロックに同期して読み取り、データ同
期検出器１５では、各Ｈにおいてデータ同期信号を検出
しこれをタイミング信号発生器２に印加しデータの先頭
位置を定めデータとタイミング信号どの同期関係を一定
に保つ。

また、Ｓ／Ｐ変換器２４では直列のデータを８ヒット単
位の並列データに変換する。８ヒツトのデータは切り替
え回路１６に印加される。切り替え回路ではタイミンク
信号発生器２より２３〜２６Ｈである事を示す信号があ
る場合はコントロールコードバッファ２０に又、そえ以
外の場合には大容量バッファメモリ５に印加するように
動作する。

コントロールコードバッファ２０に一時記憶されたコン
トロールコードは誤り訂正回路４の入力に印加される。

誤り訂正回路で誤りが訂正されたコントロールコードは
ディインターリーバ２１の入力に印加される。ディイン
タリーバでは制御順にコントロールコードを並べ替えて
システム制御器７に印加する。シスプム制御器ではコン
トロールコードをデコードし、タイミング信号発生器２
から発生されたタイミング制御信号に基いてディジタル
データの書き込み、画面制御、大容量バッフアメモリの
アドレスカウンタ２２の初期設定、ディジタルデータの
容量、管理、を行っている。

プレーヤの動作、停止などの制御関係の信号はプレーヤ
制御器１０に印加され、このプレーヤ制御器ではプレー
ヤをドライブする信号に変換してプレーヤに供給しでい
る。次にタイミング信号発生器２より２２Ｈをフィール
ドシンク検出器１９の制御端子に印加される。検出器で
はクロックランイン信号とデータ同期信号の繰り返し信
号からフィールド内に於するクロック信号及びデータ同
期の基準を発生さけて、クロック抽出回路１７及びタイ
ミング信号発生器２にフィードバックしている。次に、
タイミング信号発生器から２７Ｈを検出した信号及びコ
ントロールコードがデコードされ、ブロック内にデイジ
タルデータが記録されている事を示すコードかシステム
制御器７で解読されると、シスアム制御器から発生され
る制御信号に従いタイミング信号発生器２から発生され
るｆ２（Ｗ）の信号で逐次大容量バッファメモリ５に一
時的に格納されていく。一定容量のデータの格納が完了
すると、システム制御器７からはプレーヤに指定のフレ
ームで静止画の再生を指令することになり、プレーヤは
静止画再生をする。大容量バッファメモリ５からは今度
はシステム制御器７より読み出し開始アドレスをアドレ
スカウンタ２２にセットし、タイミング信号発生器２よ
り発生されるｆ１（Ｒ）信号によって順次読み出される
。大容量メモリ５から順次読み出されたデータは訂正回
路３の入力に印加され訂正回路３で誤りが訂正され、デ
ィ・インターリーバ２３の入力に印加される。ディ・イ
ンターリーバでは、元のデータの配列に替えてＤ／Ａ変
換器９の入力に印加される。Ｄ／Ａ変換器では、アナロ
グ音声信号に変換し音声として出力する。音声が出力さ
れている間プレーヤは静止画両生をしている。大容量バ
ッフアメモリ５から指定された容量のデータが出力され
ると、プログラムコードに従い、ザーチ又はプレイ等の
制御信号をプレーヤに供給する事になる。

ここで、ＲＵＮ−ＩＮ信号検出器１４とデータ同期検出
器１５とフィールドシンク検出器１９によるクロック同
期とデータ同期の方法について説明する。各フィールド
において、２２Ｈのフィールドシンクにそれぞれ１０個
ずつ含まれているクロックランイン信号とデータ同期信
号により最初にクロック同期とデータ同期を確立する。

すなわちクロックランインに含まれるクロック成分をク
ロック抽出回路１７で抽出しそれにクロック発生器１７
のＰＬＬ回路を同期させる。またデータ同期信号により
データの先頭位置を検出し、これをタイミング信号発生
器２に印加しこの回路をデータに同期させる。フィール
ドシンクにクロックランイン信号とデータ同期信号が１
０個ずつ含まれているのは、ドロツブアウトなどにより
信号の一部が欠落しても、このフィールドシンク内で確
実にクロック同期とデータ同期をこおなうためである。

フィールドシンクで一旦同期が行なわれた後は、データ
の乗っている各Ｈの先頭にありそれぞれＲＵＮ−ＩＮ信
号検出器とデータ同期検出器で検出されるクロックラン
インとデータ同期信号で、クロック立相ずれやビットの
ずれを補正しながらクロック同期とデータ同期を維持す
る。また、この各Ｈの先頭のクロックランインとデータ
同期信号は、ドロップアウトなどによりクロック同期、
データ同期が外れたときに再び同期をとる役目も果して
いる。

第１３図はデータ同期検出器１５の具体例を示す図であ
り、パターンフｒルタ１５１においてデーク同期信号の
パターン１１００１００か検出され検出パルスが出力さ
れる。この検出パルスは雑音や偽のデータ同期信号を検
出している可能性もあるので、ナンドゲート１５２を用
いて所定タイミンクのゲート信号（ＤＳ６信号）により
以降の回路への当該検出パルスの入力状態を制御してい
る。この検出パルスはラッチ回路１５３によりラッチさ
れ、ノアゲート１５４を介して他のラッチ回路１５５に
て保持される。そして、次の７ビツトシフトレジスク１
５６へ順次入力される。このレジスタのＭＳＢどぞの時
の検出パルスとが先のノアゲート１５４において一致不
一致状態を検出される。一致が検出されると、同期パル
スが出力されるが、第１０図に示した２２Ｈでは１０組
のデータ同期信号を検出した後同期パルスを出力するよ
うにし、第１１図で示した２３Ｈ以降は１組のデータ同
期信号を検出した後直ちに同期パルスを出力するように
同期パルスの出力タイミングが異なる。そこで、同期パ
ルスの発生タイミングをアンドゲート１５７にで所定タ
イミングのゲート信号（ＬＤ６信号）によって制御し、
２２Ｈとそれ以降の回路の共用化を図っている。尚、ア
ンドゲート１５８はシフトレジスタ１５６の初期クリヤ
をなすものである。

ここで、ブロックＣ内において画像とディジタルデータ
とを区別する必要があるが、そのために画像の開始及び
画像の終りの次のブロック表示をコントロールデータと
して挿入する。第１４図にその例が示されており、画像
の始まりをＳＴＡＲＴ　ＢＬＯＣＫとして４ビット使用
している。また、その取り得る値は１〜Ａ（１６進）で
ある。

画像の終りの次のブロックをＥＮＤ　ＢＬＯＣＫとして
４ビット使用しており、取り得る値は２〜Ａ（１６進）
である。なお、この取り得る値は、ブロックＣを更にサ
ブブロックに分割したｘの値により種々変化する。本例
では、ｘ＝９の場合におけるもので、表−１（発明の詳
細な説明の末尾に記載）に第５図の各種のビデオフォー
マット信号どＳＴＡＲＴ　ＢＬＯＣＫ、ＥＮＤ　ＢＬＯ
ＣＫの各コードとを対応させたものを示している。

第１５図はこの画像情報の挿入位置を示すコードを用い
て再生動作を制御する再生系のブロック図であり、第９
図の信号分離器１で分離された同期信号のうちＨシンク
の２６Ｈ目を検出すると共にフィールド内の管理をなす
２５２進カウンタ２５とこのカウンタの１６カウント時
に出力されるパルスをクロック入力として出力Ｑが１と
なり、Ｖシンクで出力Ｑが０になるようなフリップフロ
ップ（ＦＦ）２６が設けられている。このＦＦ２６のＱ
出力はアンドゲート２７の入力に接続されている。のゲ
ートの他方の入力はＨシンクの信号が接続されている。

ゲート２７の出力はＦＦ２６の出力ＱとＨシンクのアン
ド論理がとられたものが出力される。すなわち２７番目
以降のＨシンクが出力されることになる。この２７番目
以降のＨシンクをクロック入力とし、Ｖシンクでクリア
される２６進カウンタ２８があり、これは、ブロックｃ
内に於けるサブブロックｃ１〜ｃ９のうらのｍを検出す
るカウンタである。本例の場合はｍ＝２６であるので、
２６進カウンタになっている。

２６進カウンタのキャリイ信号でカウント動作を行い、
Ｖシンクでクリアされる１０進カウンタ２９がある。こ
のカウンタは、ブロックｃ内のサブブロック及びＱをカ
ウントするものである。

第９図のコントロールデコーダ６からの出力のうち、ス
タートブロックコード信号の４ビットを、一時的に格納
して置く４ビットラッチ３０と同様にエンドブロックコ
ード信号の４ビットを一時的に格納する４ビットラッチ
３１があり、４ビットラッチ３０の出力信号を一方の入
力とし、又１０進カウンタ２９の各状態を示す４ビット
の出力信号Ｑ１〜Ｑ４を他方の入力とし、各々ビットを
比較し各ビット全部が等しい場合にパルスを出力する一
致回路３２ど、同様に４ビットラッチ３１の出力を一方
の入力とし、他力の４ビット入力を１０進カウンタ２９
のＱ１〜Ｑ４として全ビット等しい場合にパルスを出力
する一致回路３３がある。

また、一致回路３２から出力されるパルス信号をクロッ
ク入力どし、このパルスが入力された時にＱ出力が「１
」となり、又一致回路３３の出力を一方の入力どし他方
の入力をＶシンク信号とし、どちらかの信号があつた場
合に各々信号が出力されるオアゲート３４の出力でＱ出
力か「０」ぶなるＦＦ３５と、このＱ出力が「１」の時
にａ側に接続され、ＦＦ３５のＱ出力が「０」の時にｂ
側に接続されるスイッチ３６及び画面を強制的に黒レベ
ルにするマスキング回路３７があり、スイッブ３６にお
いて、ａ側に接続されている時は入力のビデオ信号を出
力し、ｂ側に接続されている時はマスキング回路３７の
出力を出力するように構成されている。更にＦＦ３５の
他方の出力Ｑはアンドゲート３８に接続され大容量バッ
ファメモリ５への書き込みパルスｆ２（Ｗ）の印加を制
御している。

かかる構成におて、画象とディジタル信号の混在するビ
デオフォーマット信号は信号分離器１の入力に印加され
るとともにスイッチ３６のａ側の端子に印加されている
。信号分離器１で分離された信号のうら、Ｖシンクは２
５２進カウンタ２５のＣＬＲ端子に印加されるとともに
ＦＦ２６のＣＬＲ端子、ｍ進カウンタ２８のＣＬＲ端子
、（ｘ＋１）進カウンタ２９のＣＬＲ端子及びオアゲー
ト３４の一方の入力端子に印加されている。Ｖシンクで
２５２進カウンタ２５、ＦＦ２６．ｍ進カウンタ２８、
（ｘ＋１）進カウンタ２９及びＦＦ３５はそれで初期状
態にヒットされる。次に信号分離器より分離されたＨシ
ンクは２５２進カウンタ２５のクロック端子ｃｋに印加
されるとともに、アンドゲート２７の一方の入力端子に
印加される。

２５２進カウンタ２５はＮＴＳＣＴＶ信号において各フ
ィールド内の管理をするためのカウンタである。各フィ
ールドにおいてこのカウンタはＶシンクが立ち上ってク
リヤが解除された後すなわち１１ＨからＨシンクパルス
が印加される毎にカウントアツプ動作をする。又、Ｈシ
ンクをｌ６回カウント後パルスを発生する。このパルス
はＮＴＳＣＴＶ信号に於ける各フィールドの２６Ｈに相
当する。このパルスはＦＦ２６のクロック端子ｃｋに印
加されている。ＦＦ２６ではｃｋ端子にパルスが印加さ
れるどＱ出力から論理出力「１」が出力される。ＦＦ２
６はフラッグの役割をしていて、２６Ｈ以降Ｖシンクが
ＣＬＲ端子に印加されるまでＱ出力は論理「１」になっ
ている。ＦＦ２６のＱ出力は、アンドゲート２７の一方
の入力に印加されている。他方の入力端子は信号分離器
１より分離されたＨシンクが印加されている。従って、
アンドゲート２７からは２７Ｈ以降のＨシンクが出力さ
れることになる。これは第１図の画面分割のうちブロツ
クｃからＨシンクがｍ進カウンタ２８のクロック端子ｃ
ｋに印加されることになる。

ここで、ｍ進カウンタは、ブロツクのサブブロックを管
理するためのカウンタである。本例の場合、ｍ＝２６で
ある。ｍ進行カウンタのキャリイ出力はｘ＋１進カウン
タ２９のクロック端子Ｃｋに印加されている。ｘ＋１進
カウンタ２９は、ブロツクｃ内のサブブロックの位置を
管理するためのカウンタである。このカウンタは、ｃの
領域だけではなく、Ｑの領域もＶシンクが来るまでカウ
ントするので、ｘ＋１進となっている。本例ではｘは９
であるから１０進カウンタとなる。本カウントの状態を
示すＱ１〜Ｑ６の４ビットの出力は一致回路３２．３３
の一方の入力に各々印加されている。他方、信号分離器
１より分離されたコントロールデータのうら画像の始ま
りを示すスクートブロックのコードはラッチ３０の入力
に印加され一時記憶される。記憶される期間は１フィー
ルドあるいは１フレ一ム期間である。出力は一致回路３
２の他方の入力端子に印加される。この一致回路では各
ビット毎に比較し４ビットか等しければ、パルスが出力
に発生するようになっている。同様に信号分離器１より
分離されたコントロールコードのうら画像の終りの次の
ブロック番号を示すエンドブロックのコードがラッチ３
１の入力に印加され出力は一致回路３３の他方の入力に
印加され、各ビット毎に比較され全４ビットが一致した
らパルスが発生するようになっている。一致回路３２の
出力はＦＦ３５のクロック端子に印加されている。又一
致回路３３の出力はオアゲート３４の入力に印加されて
いる。オアゲートはＦＦ３５のクリア端子ＣＬＲに印加
されている。ＦＦ３５は一致検出回路３２の一致パルス
か印加さえると、出力Ｑは「１」になり、一致検出回路
３３の一致パルスが印加されるど出力Ｑは「０」になる
。なおＱ出力はＱ出力ど全く逆である。ｆｆ３５のＱ出
力はスイッチ３６に印加されており、ＦＦ３５のＱ出力
が論理「１」の時ａ側に、論理「０」の場合ｂ側になる
ように設定されたスイッチである。

又ＦＦ３５のＱ出力はアンドゲート３８の一方の入力端
子に印加されている。アンドゲートの他方はタイミング
信号発生器２（第９図参照）からブロックｃ内において
のみ発生される書き込みパルスｆ２（Ｗ）が印加されて
いる。従って、アンドゲート３８はＦＦ３５のＱ出力が
「０」の時、書さ込みパルスｆ２（Ｗ）を大容量バッフ
ァメモリ５に供給し、信号分離器１で分離されたデータ
を逐次格納していくことになる。

例えば第５図（Ｃ）の波形の場合では、スタートブロッ
クのコードは３でエンドブロツクのコードは８となる。

このどさラッチ３０．３１には３．８がセットされてい
る。最初ＦＦ３５のＱ出力は「０」であるから、スイッ
チ３６はｂ側にたっているので、ビデオ出力はマスキン
グ回路３７の出力が導出される。マスキング回路は同期
信号、カラーバーストを除く映像信号の部分を黒レベル
にマスクする回路であるので、このとき両面は黒になる
。又、ＦＦ３５のＱ出力は論理「１」であるので、アン
ドゲート３８は、そのままｆ２（Ｗ）のパルスを出力し
バッファメモリ５には信号分離装置１で分離されたデー
タが次々に書き込まれることになる。

次にｘ＋１進カウンタ２０が３になると一致回路３２は
パルスを発生するので、このパルスの立ら上がりでＦＦ
３５のＱ出力を「１」にする。従って、スイッチ３６は
ａ側になり、入力のビデオ信号すなわち画象が出力され
る事になる。ＦＦ３５のＱ出力は「０」になるので、ゲ
ート３８からはパルスは発生せず、従って、バッファメ
モリ５には書き込み動作はしない。同様にｘ＋１進カウ
ンタが８になると一致回路３３からパルスか発生しオア
ゲート３５を通してＦＦ３５のＣＬＲ端子に印加される
ことになるので、このＦＦのＱ出力は「０」になり、ス
イッチ３６はｂ側になり、再びマスキング回路３７が出
力される事になる。すなわら、黒の画面が出力される事
になる。又ＦＦ３５のＱ出力は「１」になりアンドゲー
ト３８の出力は再びタイミング信号発生器から発生され
るｆ２（Ｗ）によって大容量バッフアメモリ５に、信号
分離より分離されたデータを逐次格納していく事になる
。

以上の動作のタイミングを第１６図に示す。第１６図で
はＮＴＳＣの１フレームの第１フィールドのビデオ信号
を示しているが、第２フイールドのビデオ信号について
も同様である。尚、上記例Ｃは、画像とディジタルデー
タの識別及びディジタルデータ位置を検出するために、
画像の始まるブロックと、画像の終りの次のブロックを
示すデータをコントロールデータに挿入したが、ディジ
クルデータの開始ブロック、ディジタルデータの終りの
次のブロックでも良く、またディジタルデータの開始及
び終了ブロックを示すものでも同様に適用される。

挿入すべき音声ディジタルデータ（ＳＷＳデータ）がモ
ノラルの場合に限らずステレオの場合や人間にＪる説明
、音楽等種々のプログラムかあり、かかる場合について
以下に説明する。

第１７図はこのように音声データが種々の内容、種類更
には音質等を有しでいる場合のビデオフォ−マット信号
の再生装置のブロック図であり、同期分離器１２に入力
され、Ｖ、Ｈシンクか夫々分離されてこれ等シンクに同
期したタイミング信号を発生ざせる為タイミング信号発
生器２へ供給される。一方、入力ビデオフォーマット信
号はＡＴＣ回路１３にも入力され、この回路によりプレ
ーヤ間のビデオ信号のバラツキ及びビデオデｒスク等の
バラツキの為のデータの読み取り誤り等を防止する為、
ビデオ信号に挿入されたデータのピークレベルとペアス
タルレベルにより自動的に最適なスレッショルドレベル
を決定し、アナログビデオ信号上のデータは波形整形さ
れたＮＲＺのディジタル信号になる。ディジタル信号に
なったデータはクロックランイン分離器１４によって、
クロツクランイン信号が抽出されシステムクロック発生
器１８によってクロックランイン信号と同位相のシステ
ムクロックを発生させる。

クロックランインを分離した後ディジタルデータはＳ／
Ｐ変換器２４でシリフルデータから８ビットパラレルデ
ータにタイミング信号発生器２がらの信号で変換される
。８ビットパラレルデータからクロックコントロールデ
ータ分離器３９でタイミング発生器２からのタイミング
でコントロールデータが分離され、そのコントロールデ
ータ中の後述するサンプリングコードはサンプリングコ
ード判別器４０でタイミング信号発生器２がらのラッチ
信号によって判別保持される。サンプリングコード以外
のコントロールデータはタイミング信号発生器２からの
タイミングでコントロールコードバッファ２０に格納さ
れる。コントロールデーク分離器３９を通過したコント
ロールデータ以外の音声データは大容量バッファ・メモ
リ５に蓄えられるが、そのアドレスはアドレスカウンタ
２２によって指定される。アドレスカウンタにはｆ２（
Ｗ）信号がアドレスカウンタのクロック入力端子に接続
されシステム制御器７がら先頭アドレス指定された後、
次のアドレスはｆ２（ｗ）でアドレスカウンタがカウン
トアップして順次書き込まれる。ここでｆ２（Ｗ）は時
間軸圧縮時の伝送レートである。

次に大容量バッファ・メモリ５から読み出すクロツクｆ
１（Ｒ）はサンプリングコード判別器４０の出力に従っ
て発生されたサンプリングクロックであり、Ｄ／Ａ変換
器９へも印刷されＤ／Ａ変換の開始を指令する。読み出
し時の先頭アドレスは書き込み時と同じようにシステム
制御器７によって指定され、アドレスカウンタ２２のカ
ウントアップはｆ１（Ｒ）によって行われる。サンプリ
ングコードは２ビットで表わされコード判別器４０でラ
ッチされているが、サンプリングクロック発生器４１は
、２ビットの情報を受けて４種類のサンブリングクロッ
クを発生できるが、このシステムで３種類の３２ＫＨｚ
，６４ＫＨｚ、９６ＫＨｚのサンプリングクロックを発
生させているものとする。この３種類のサンプリング周
波数でＤ／Ａ変換器９を動作させる。ここで音声データ
はアタプティブｄルタエジュレーション（ＡＤＭ）でデ
ィジタル化されているものとし、Ｄ／Ａ変換器はＡＤＭ
の音声データをアナログ音声信号に変換する。

さらに、２ビットのサンプリングコードをもとにデコー
ド器４２で切り替え回路４３と選択回路４４をコントロ
ールし、各々のコードに対応したフィルタ４５〜４７を
通過させ、サンプリングクロックが３２ＫＨｚのときは
帯域２．５ＫＨｚのフィルタ４５．６４ＫＨｚのときは
帯域５ＫＨｚのフィルタ４６．９６ＫＨｚのときは帯域
７．５ＫＨｚのフィルタ４７を選択している。又、クロ
ックコードバッファ２０に格納解読された各コードはシ
ステム制御器７で各々のコードに応じた制御を行わせ、
プレーヤに関する制御はプレーヤ制御器１０によっで停
止、再生、コマ送り等の制御を行なわせる。

次に第１８図に示すビデオソフトでの動作で説明する。

静止画１に対するＳＷＳデータがＳＷＳデータ１．ＳＷ
Ｓデータ２．静止画２に対するＳＷＳデータがＳＷＳデ
ータ３．ＳＷＳデータ４、静止画３に対するＳＷＳデー
タがＳＷＳデータ５、ＳＷＳデータ６とする。又コント
ロールデータ中の２ビツトのサンプリングコードが表−
２（発明の詳細な説明の末尾に記載）に示されている。

コントロールデータはそれによって制御されるデータの
フレームの１つ前のフレームに記録されているものとし
、ＶＤＰが再生動作中、ＳＷＳデータ１を再生する前の
フレームのコントロールデータでサンプリングコートが
６４ＫＨｚである事を判別器４０で検知してＳＷＳデー
タ１、ＳＷＳデータ２を大音量バッファメモリ５に格納
し、静止画１でＳＷＳデータ１，ＳＷＳデータ２を６４
ＫＨｚのサンプリング周波数で再生する。次に静止画１
の時点でＳＷＳデータ３、ＳＷＳデータ４のサンプリン
グ再生周波数が３２ＫＨｚである事を装置４０で検知し
、ＳＷＳデータ３、ＳＷＳデータ４を格納し、静止画２
で３２ＫＨｚのサンプリングコードで再生する。以下同
様に静止画３では９６ＫＨｚで再生される。

このように、ＳＷＳデータの内容、種類更には元音声情
報の音質等によりサンプリング周波数を変えて記録再生
することが可能となる。

ここで、ＳＷＳデータがモノラルとステレオの場合につ
いて、第１９図及び第２０図を用いて説明する。第１９
図はかかる場合の再生系のブロツク図であり、第１７図
と異なる部分についてのみ述べる。コントロールコード
に挿入されているステレオ／モノラル識別データは判別
器４８にて抽出判別され、その判別結果をサンプリング
クロック発生器４１、切替タイミング発生器４９及びオ
ーディオ出力ラインの切替用リレーＲＹ１、２へ送出す
る。

切替回路４３はステレオ、モノラルの判別結果に応じて
タイミング発生器４９から発生させる切替タイミング信
号によりアナログオーディオ信号をスイッチングしてフ
ィルタ４５．４６へ送出りる。これらフィルタはサンプ
リング周波数成分等高周波成分を除去Ｊる。リレーＲＹ
ｌ、２はステレお、モノラルに応じてオーディオ信号を
切替えるものである。

次に第２０図のビデオフォーマットを用いて第１９図の
ブロックの動作を説明する。ＶＤＰを再生制御し、ＳＷ
Ｓデータ１の前のフレームのコントロールデータにおけ
るステレオ／モノラル識別データが判別器４８にて抽出
され判別さえて、ＳＷＳデータ１，２がメモリ５へ格納
される。こうしてメモリ５に格納されたデータを静止画
１の再生時に読出しモノラル再生を行う。次に静止画１
のフレームのコントロールデータによりステレオである
ことを判別し、ＳＷＳデータ３，４をメモリ５へ格納し
、静止画２の再生時に読出しステレオ再生を行う。

ここで、モノラル時はｆ１（Ｒ）はサンプリング周波数
に等しく、ステレオ時はサンプリング周波数の２倍の周
波数となり、これによって時間軸伸張される。ステレオ
時そモノラル時のｆ１（Ｒ）の関係は、ステレオ時にも
モノラル時と同一帯域を得ようとする場合は、、 ステレオ時のｆ１（Ｒ）−２×｛モノラル時のｆ１（Ｒ
）｝ となる。従って、サンプリングロック発生器４１は、モ
ノラル／ステレオ識別データに応して上記関係のサンプ
リングを発生してデータをメモリ５から読出す。

上記例ではＤ／Ａ変換器９の出力を切り替え回路４３で
ステレオ時に分割しているが、この２つを入れ替えて、
大容量バッファメモリ５の出力を切り替え回路で分割し
、分割されたそれぞれの出力にＤ／Ａ変換器を接続し、
Ｄ／Ａ変換器の出力をそれぞれフィルタ４５、フィルタ
４６に接続するようにしでもよい。

コントロール・データはそれによって制御されるデータ
のフレームの１つ前のフレームに記録されているどした
が、制御すべきデータと同一のフレームに記録してもよ
い。

なお第１７図の例において、サンプリング周波数に対応
するローパスフィルタを３個使用し、各々の帯域毎に独
立して切り替えて使用していたが、スイッチドキャパシ
タフィルタ（基本的には、スイッフとコンデンサで構成
されているもので、クロック周波数を変えることにより
伝送特性を周波数に沿って相似的に移動できる）を用い
て４個で行うことかできる。すなわち、サンプリング周
波数に対応してクロック周波数を変えてやれば各々の帯
域のフィルタの動きをするのである。又は制御関係にマ
イクロコンピュータを使用しても良い。

第２１図は、スイッチドキャパシタフィルタとマイクロ
コンピュータを用いた例である。第１７図と重複する所
は説明を省く。コントロールデータ分割器３９で分離さ
れたコントロールデータはマイクロコンピュータでは書
き込み時及び読出し時に各々大容量バッフアメモリ５に
アドレス信号を供給したり、プレーヤの制御信号を発生
させたりするほかに、サンプリング周波数の切り替えコ
ードを解読して３種類のサンプリング周波数及びスイッ
チドキャパシタフィルタ５１へのクロック周波数を発作
させるような制御コードをタイミング信号発生器２に供
給する。

タイミング信号発生器では書き込みパルスｆ２（Ｗ）の
他にマイクロコンピュータの制御信号に制御されながら
３種類のサンプリングパルスｆ１（Ｒ）と、それに対応
した帯域のフｒルタの低能をするためにｆ３（Ｂ）のク
ロック周波数を発生し、ｆ１（Ｒ）は大容量バッファ・
メモリ５とＤ／Ａ変換器９に、又ｆ３（Ｂ）はスイッヂ
ドキャパシタフィルタ５１に供給する。スイッチドキャ
パシタフィルタはクロック周波数に応じて伝送特性を相
数的に移動させて各々の帯域フィルタの機能を果す。

以上においては、ティジタルデータは画像に対応する音
声データすなわちＳＷＳ（Ｓｔｉｌｌ　Ｐｉｃｔｕｒｅ
　Ｗｉｔｈ　Ｓｏｕｎｄ）データであるが、これ以外に
も外部機器例えばパーソナルコンピュータ等のディジタ
ル信号処理装置に関連するソフトウェア情報等を付加す
るようにすれば、記録媒体であるビデオディスクを用い
てＶＤＰとコンピュータとの制御が可能どなり有用性が
生ずる。

そこで、ブロックＣ内に必要に応じて内部ＳＷＳデータ
の他に外部ディジタルデータをも挿入し、かつこれらデ
ータの内部及び外部の区別のためにブロックｂ内のコン
トローラデータに当該識別情報を挿入する。第２２図は
その識別情報信号の例を示すもので、コントロールデー
タ内の所定位置に内部外部ディジタルデータ識別ビット
Ｙを挿入しておき、Ｙが「０」であれば内部ＳＷＳデー
タであり、「１」であれば外部ディジタルデータである
とする。また、図に示すように、別の所定位置には内部
外部コントロール識別ビットＸをも挿人し、Ｘが「０」
であればそれに続くコントロールデータは内部制御用コ
ントロールデータであり、「１」であれば外部制御用コ
ントロールデータであるとすることができる。よって、
これ等識別ビットＸ、Ｙを再生時に判別することにより
、パーソナルコンピュータ等の外部機器の制御等が可能
となる。

第２３図はこの場合の再生系のブロック図であり、入力
ビデオフォーマット信号には内部及び外部のディジタル
データ及びコントロールデータが混在しており、かかる
信号が信号分離器１へ入力されると共に画面処理器８へ
も入力される。分離された同期信号はタイミンク信号発
生器２の入力に印加される。信号分離器２より分離され
た、コントロールデータは誤り訂正器４の入力に印加さ
れる。また、内部（音声）データ又は外部データは、タ
イミング信号発生器２で発生されるｆ２（Ｗ）のタイミ
ング信号で時間軸伸張用のバッファメモリ５に逐次伝送
され格納されていく。次に、バッファメモリ５よりタイ
ミング発生器２より出力されるｆ１（Ｒ）信号にて読出
され、誤り訂正器３が入力に印加される。ここで誤り訂
正処理された内部（音声）又は外部データは、データ分
離器５２の入力に印加される。ここで分離された音声デ
ータは、Ｄ／Ａ変換器９の入力に印加される。

Ｄ／Ａ変換器９でディジタル信号をアナログ信号に変換
し、音声信号としている。この時ｆ２（Ｗ）＞ｆ１（Ｒ
）なる周波数関係を保つ事により音声信号を時間軸伸張
している。誤り訂正器３から出力される訂正処理を施さ
れたコントロールデータはコントロールコードデコーダ
６の入力に印加される。

ここで、第２２図に示したデータ内位置Ｘのビットによ
りデータセレクタ等で内部コントロールデータ出力はシ
ステム制御器７の入力に印加され、外部コントロールデ
ータ出力は外部システムインターフェース５３に印加さ
れる。システム制御器７の出力の１である内部コントロ
ールデータ内の位置Ｙのビットによるディジタルデータ
制御信号が、データ分離器５２へ印加されている。これ
により、データ分離器５２は、外部データ出力を外部イ
ンターフェース５３に印加している。

システム制御器７の出力の１つはメモリ５の書き込み、
読出しの切り替え制御端子に印加されている。又他の出
力はタイミンク信号発生器２の制御端子に、画面処理器
８の入力端子に夫々印加されている。この画面制御器で
は、通常の画像はそのなな出力され、又ディジタル信号
部分は黒レベルに置換して出力するようになっている。

プレーヤ制御器１０は、システム制御器７からの種々の
信号により、ＶＤＰの停止、通常再生、コマ送り等の制
御信号を伝送している。インターフェース５３の出力は
、外部システム（パソコン）５４の外部入力へ印加され
る。これによつてパソコン５４は種々の動作を行ないう
る。又パソコン５４の外部出力（一般に、ブレーヤ制御
要求、ＳＷＳ再生制御が考えられる）が外部インターフ
ェース５３０入力へ印加されている。この信号は、シス
テム制御７の入力へ印加され、内部コントロールデータ
とともに処理される。パソコン５４のＲＧＢ（３原色）
出力と、画面処理器８で処理された映像出力が外部の画
面処理器５５の入力に印加されている。パソコン５４か
らのコントロール信号が画面処理器５５の制御端子に印
加されている。この画面制御器では、映像出力、ＲＧＢ
出力、映像・ＲＧＢ合成出力の切り替えをし、出力する
ようになっている。尚、キーボードは５６は一般的なパ
ソコンの入力装置である。

パソコン等の外部機器のディジタルデータとＶＤＰにお
ける内部ＳＷＳデータとの混在したビデオフォーマット
の他の例を第２４図に示す。本例では、各フィールドに
おけるブロックｃを夫々ｃ１〜ｃ３の３つのサブブロッ
ク（これをここではブロックと称す）に分けている。セ
グメント１の内容は静止画（フレーム３）を説明するた
めのＳＷＳデータであり、フィールド１のＣ１〜Ｃ３の
ブロックと次のフィールド２のｃ１、ｃ２のブロックの
合計５ブロックからなる。セグメント２は外部データで
あり、フィールド２のｃ３のブロックと、フィールド３
のＣ１〜ｃ、のブロックと、フィールド４のＣ１、Ｃ２
とのブロックの合計６ブロツクからなる。尚、フィール
ド４のＣ３のブロックは黒レベルの画像とする。これら
フィールド・セグメント．ブロックに関する情報と内外
部データ識別コードとの関係が第２５図に示されており
、ブロックカウント数は、次に説明する第２６図の装置
におけるブロックカウンタ６３のカウント内容を示して
いる。ディジタルデータはセクメント毎にセグメントＮ
ｏ．か付され、各セグメントのデータ量はサンプリング
数で表すされているものとする。

第２６図は第２４図に示したビデオフォーマット信号を
再生するに適した再生系ブロック図てあり、５７は、コ
ントロールデータとぞれ以外のディジタルデータとを切
替えて出力する回路であり、５２はＳＷＳデータをＤ／
Ａ変換器９へ、それ以外のデｒジタルデータをインター
フェース回路５３へ夫々選択的に出力する切替回路であ
る。６３はデータがメモリ５に入力されるとき、１ブロ
ック周期毎にカウントして必要に応じシステムクロック
発生器１８のパルスによりリセットされるブロックカウ
ンタであり、５８は、コントロールコードからディジタ
ルデークがＳＷＳデータかそれ以外の外部データかを示
すデータ識別コードを解読するデータ識別コードデコー
ダである。５９は、コントロールコードより各ディジタ
ルデータを構成するブロックの数を示すコードを解読し
て比較回路６１へ送出するブロック数デコータであり、
６０は、コントロールデータより各セグメント番号を示
すコードを解読して比較回路６１へ出力するセグメント
番号デコーダである。

比較回路６１は各デコーダ５８〜６０にて解読したセグ
メント番号、ブロック数、データ識別コード及びブロッ
クカウンタ６３の出力を基にしてＳＷＳデータのブロッ
クをメモリ５がら読出す間Ｈレベルを、外部データのブ
ロックを読出す間Ｌレベルを切替回路５２へ出力すると
共に、全てのデータの読出しが終了したときに、ＦＦ６
２をリセットするリセットパルスを発生する。尚、コン
トロールデータのうち各デコーダ５８〜６０にて解読さ
れるコントロールコード以外のコードはコントロールコ
ードバッファ２０にて一時記憶される。ＦＦ６２はシス
テム制御器７の出力によりセツトされるようになってい
る。

かかる構成において、第２４図のセグメント１の先頭デ
ータから順次メモリ５へ書込まれ、セグメント１及びセ
グメント２に含まれるデータがすべてバッファへ格納さ
れる。続いて、ＶＤＰが静止画を再生し始めたときにシ
ステム制御器７はブロツクカウンタ６３をリセットする
と同時にメモリ５を読出し状態とする。ゼグメント１の
先頭ブロックの読出しが終了すると同時にカウンタ６３
は「１」となり以後メモリから１ブロック読出される毎
に１づつカラントアップしていく。この場合、セグメン
ト１に対応するブロツクすなわちカウンタが「０」から
「４」まではデータ識別コード“１”に対応しており（
第２５図参照）、よつてＳＷＳデータであることを示す
Ｈレベルが切替回路５２へ送出され、セグメント２に対
応するブロックすなわちカウンタが「５」から「１０」
まではデータ識別コード“０”に対応しており、よって
外部データであることを示すＬレベルが切替回路５２へ
出力される。

カウンタ６３が「１１」になって全てのデータの読出し
が経過すると、比較回路６１はＦＦ６２をリセットし、
このＦＦのＱ出力によりメモリ５は読出しを停止する。

以上の動作により、レグメント１の内容が音声信号とし
てＤ／Ａ変換器９から出力され、セグメント１の内容が
外部データとしてインタフェース５３を介してパソコン
等へ出力されるのである。

次に、静止画に対しＳＷＳデータのみならず文字やその
他のコードを記録すると共に、当該ＳＷＳデータや文字
等も夫々互いに異った内容のものを記録しておき、再生
に際してこれらを任意に選択するようにすれば、多方面
の応用が可能となる。

以下にかかるシステムにつき説明する。

第２７図は当該システムのビデオフォーマットの記録例
を示す図であり、各コントロールコードは、制御対象と
なる画像及びディジタルデータの１フレーム前のｂブロ
ックに記録されている。又、１枚の静止画に対して数種
類の内容の異った音声及び文字その他のディジタルデー
タが記録されている。本例の場合は４種類の音声とデー
タが記録されている。第２８図（Ａ）は音声と文字デー
タの場合の一例であり、（Ｂ）は同様に４種類の音声例
で（Ｃ）は４種類のデータであるが、データ１は外部入
力と比較するデータである。又、データ２〜データ４は
文字コードである。第２９図は各種の制御コードとそれ
に対応する処理内容である。コードは全てアスキーコー
ドである。第３０図は第２７図のビデオフォーマットに
おける第２８図（Ａ）の場合の各フレームのコントロー
ルコードを示したものである。第３２図は、このシステ
ムの例に於けるＳＷＳデコーダのブロック図である。

図において、前フレームのコントロールコードを格納す
るバッフアメモリ２０が設けられており、このメモリか
らコントロールコードが読出され解読されそれ以後各処
理が施される。シスラム制御器７は、ディジタルデータ
がＳＷＳデータであるか文字データか、または外部信号
との比較データであるかを判断し各ブロックへ各々のデ
ータを供給するよう制御する。また、映像信号を直接出
力するか画面を黒レベルとするか、この黒部分に文字を
表示するか、または映像信号に文字を加算するかの制御
機能をも有する。すなわら、文字バッファ６５及び映像
処理器８の動作が制御されて映像処理がなされる。文字
バッファ６５は画像合成等において表示する文字の文字
コードを一時記憶するメモリである。

第２８図（Ａ）の音声／文字データを第２７図のビデオ
フォーマットで記録媒体に記録した場合の、各フレーム
のブロックｂ内に記録されているコントロールコードの
内容を第３０図に示してある。一般に、映像信号は奇数
フィールド、偶数フィールドの順に再生される。最初に
奇数フィールドのブロックａの部分が再生される。ここ
に記録されているプレーヤ内部の制御コードは、プレー
ヤ内部で処理されるので、ＳＷＳＤ（静止画に音声とデ
ータを付加する事）デコードは一切関与しない事になる
。次に、ブロックｂの部分を再生するに先立って、当フ
レームの１フレーム前の制御コードに従い、画面及び音
声制御がなされる。次にｂの部分を再生し、次のフレー
ムの制御コードをＳＷＳＤ内のコントロールコードバッ
ファメモリの奇数フィールドの格納エリアに一時記憶す
る。

次にｃの部分を再生する。ｃの部分に記憶されている内
容が通常の動画であれば、画像及び音声はプレーヤから
供給される各々の信号を外部へ供給する事になる。ディ
ジタルデータであれば、前フレームの指定のディジタル
データを大容量のバッファメモリに読み込み、かつ画面
及び音声はミュートになる。次にｃの再生が完了し、Ｑ
を再生して、次に偶数フィールドを再生する事になり、
奇数フィールドと同様にａ、ｂを再生する。今度は偶数
フィールドのｂに記録されているＳＷＳＤの制御コード
を同様にコントロールコードバッファメモリの偶数フィ
ールドのエリアに格納する。ｂの再生を完了すると、次
のフレームを制御すべきコードは、デコーダ内のコント
ロールコードバッファメモリに読み込まれたことになる
。次にｃを再生するものであるが、当フレームに於ける
ｃの処理は、奇数フィールドと同様に当フレームの前の
フレームで読み込まれたコントロールコードに従って、
奇数フィールドと同様処理を行うのと並行して当フレー
ムで読み込まれたコントロールコードの訂正処理、ディ
・インタリーブ及び解読されシステム制御内の各部へ制
御用の信号がセットされる。ｃ、Ｑの再生が終ると、次
のフレームを再生するのに先立ち、当フレームで読み込
み、各部にセットされた制御信号を出力して、画面、音
声、及びデータ処理を行うのである。

次に第２７図と第３０図で詳細に説明する。第２７図中
（Ａ）のフレームを再生する。ＡＭ，ＰＭ、ＤＡＷ０１
００６０１８〜ＤＡＷ０３００６０７８のコードをバッ
ファメモリに格納すると、誤り訂正器４にて訂正を行い
、訂正処理されたコントロールコードはシステム制御器
７にて解読され、各制御信号が制御出力用ラッチにセッ
トされる。なお、このフレームではｃに画像（動画）が
記録されているので、デコーダの映像及び音声出力はプ
レーヤの各出力が外部に供給されるようになっている。

次に、第２７図（Ｂ）のフレーム再生に先立って、シス
ラム制御内の各制御部にセットされていた信号は、シフ
トされて直接各部の制御を行う事になる。この際、ＡＭ
はオーディオ出力はミュートを示すコードであるので音
声出力はミュートになる。又ＰＭは画面ミューとである
ので、画面が黒くなる映像信号が出力される。次に順次
各ブロックが再生されｂでは次のフレームのコントロー
ルコードが読み込まれる事になり、ｃでは指定のＳＷＳ
ディジタルデータが大容量バッファメモリに格納されて
いく。このようにして、（Ｃ）、（Ｄ）の各フレームも
、コントロールコードは、次のフレームを制御するため
に、制御対象となる１フレーム前に常に先行してデコー
ダ内部に読み込まれ、次のフレームで各々の制御を行っ
ている。（Ｅ）のフレームを再生するにあたり、（Ｄ）
のフレームで読み込まれた制御コードで（Ｅ）フレーム
は制御される。最初にＡＳは音声出力がＳＷＳＤの音声
出力を示すのでＳＷＳＤのＳＷＳディジタルデータをＤ
／Ａ変換し、ローパスフィルタを通した静止画用の音声
が出力されることになる。ＰＡはプレーヤの出力の映像
信号と文字との加算を出力する事になる。この時点では
、まだ文字コードが読み出されていないので、プレーヤ
からの出力の画像が出力される。なお当然の事であるが
当フレームのａにはストップコードが記録されており、
プレー７が内部で解読し、静止画再生になっている。こ
こでＳＯＴは、外部から指定されたデータ群を出力する
命令であるのひ、外部から指定しない限り音声の文字も
出力されない。ここで外部よりＳＷＳの２番目ど、文字
データの２番目を指示すると、大容量バツフノメモリの
指定のアドレスから、ＳＷＳディシクルデータを読み出
しＤ／Ａ変換し、ローパスフィルタを通して出力される
。又文字データも大容量バッファメモリから読み出し、
文字バッファに格納後ブし−７の出力の映像信号と合成
し、外部へ供給する。

この場合は音声は『マザー』、文字は『Ｍａｔｈｅｒ』
がそれぞれ出力される。次に別の音声ど文字を出力する
場合は別のコードを外部から供給してやれば良く、短い
文章や単語及び文字等をあらかじめ大容量バッフンメモ
リに制御コードと関連して記憶しておき、その中から任
意の音声及び文字を含めた他のディジタルデータを選択
して出力する事ができる。静止画再生状態から次の動作
に移行りる場合はプレーヤにリモコンからコントロール
信号を送ってやれば良い。第３１図は（１）フレームと
（２）フレームの時間軸上ての処理をタイミングチャー
トで示したものである。

次に、第３２図のブロック図に於ける動作説明をする。

映像信号はＴＶ同期信号分離器１の入力に印加されると
ともに映像処理器８の入力にも印加される。ＴＶ同期信
号分離器で分離されたＨ，Ｖ同期信号は、タイミング信
号発生器２の入力に印加される。タイミング信号発生器
では、システムクロック（７，１６ＨＭｚ）からＨ．Ｖ
同期信弓を基準にして、デコーダ内の各ブロックのタイ
ミング信号を発生させている。特に、コントロールコー
ドバッファメモリ２０に一時記憶するタイミング信号ｆ
４（ＣＷ）は、各フィールドの２３Ｈ〜２６Ｈで発生す
る信号である。又コントロールコードバッフアメモリか
らシステム制御器７にコントロールコードを読み込むタ
イミング信号ｆ３（ＣＲ）は偶数フィールドの２７Ｈ以
降に発生するタイミング信号である。ｆ２（Ｗ）は大容
量バッファメモリ５に、ディジタルデータを取り込む時
に発生するタイミング信号でブロックｃにデータが記録
されている場合の２７Ｈ〜２６０Ｈの期間で発生するタ
イミング信号である。ｆ１（Ｒ）は大容量バッファメモ
リ５から、データを読み出す時に発生ずるタイミング信
号で主どして静止画再生時に発生し、音声のサンプリン
グ周波数に欲存している。ここで、周波数的にｆ２（Ｗ
）＞ｆ１（Ｒ）であれば、ＳＷＳディジタルデータに関
しては、時間軸伸張処理が施される事になる。

各タイミングの制御はシステム制御器７から制御信号を
得て、これら種々のタイミング信号を発生している。Ｔ
Ｖ同期信号器１から出力される映像信号（同期信号を除
去したもので輝度信号ともいう）はスレッシュボールド
回路１３の入力に印加される。スレッシュホールド回路
では、任意のレベルよりも振幅値が大きい場合はディジ
タル信号で「１」に又小ざい場合は「０」という具合に
、ディジタル信号列に変換後、さらに８ビット並外に変
換し、コントロールコードバッファメモリ２０及び大容
量バッファメモリ５に供給する。コントロールコードバ
ッファメモリでは、システム制御器から奇数フィールド
時には、奇数フィールドのコントロールコードを格納す
るエリアのアドレスを又、偶数のフィールドの場合は偶
数フィールドのアドレスを行で、タイミング信号発生器
２から光生するｆａ（ＣＡ）信号で順次格納して行く。

ｆ数フィールドでコン〜ロールコードの格納が完了する
ど、次にＪ３（ＣＲ）信号で誤り訂正回路４で８正処理
を行つこ後にシステム制御器７の入力に印加される。シ
ステム制御器では、コードを解読し、各処理部へ信号を
レツｌする。デイジタルで−９の容Ｄを０理するコード
の場合は、デスト−コードから２准データに変換して、
データ管理用レジスフこレットし、次のフレームの再生
に先立って映像処理器８及び音声切り替えスイッチ６６
を制御器る。スレッシュボールド回路１３から供給され
るディジタルデータは大容量バッフアメモリ５の入力端
子に印加される。この大著子バツフノメモリではタイミ
ング１号発生器から供給されるタイミング信号Ｊｚ（Ｗ
＞及びシステム制御器から書き込み時の７ドレス信号を
得て順次格納していく。次に、人吉Ｌバッファメモリに
データのｍぎ込みが完了するど、通常の場合は、タイミ
ング信号の発生２のｆ＋（Ｒ）とシスブム制御器から読
み出しアドレス信号を冑Ｃ１大著帛バッファメモリから
読み出し１つ訂正回路３の入力に供給する。この誤り訂
り回路で訂１処理及びノｒ・インタヘーリ〜ブ後、シス
ラム制御ＪにＪす、ＳＷＳ用ディジインｆータの場合は
、Ｄ／Ａ変挽器９の入力に印加される。Ｄ′Ａ弯条器ひ
はディジタル信号をアナログ信号に変換後、ローパスフ
イルタを通じ、音声信号切り呂えスイッチ６６に通して
、外部へ供給される。文字ノータの揚命は、同様にシス
テム制御器より制御信号を得て、文字バッファ６５を通
しで映像処理器でプレーヤから供給される映像信号を合
成しく、外部へ供給するＪうに動作する。又数種類の内
容の音声ど文字ｊ−タの場合には、あらかじめ選択読７
出してある事を指定するコントロールコードを１フレー
ム前に読み込み解読しているので、外部から指定するコ
ードが供給されない限り音声も文字ら出力はされない。

外部から指定のコードがシステム制御器に供給されると
、システム制御器では、コードをＦ読し、大著吊バッノ
ノメモリにおける指定のＳＷＳデータ及び文字データが
記録されているアドレスを大容量バッファメモリに供給
するととｂにタイミング信号発生器にｆｌ（Ｒ）のパル
スを発生するように制御コードをタイミング発生器に供
給するどとしに、Ｄ／Ａ変換器９にも制御信号を供給し
更に文字バッファにも制御信号を供給して、指定の名声
及び文字を出力するようにしている。

次に、異る音声及び文字を供給づれば同様の処理で音声
及び文字を出力するように動作する。デｒジタルデータ
が外部信号との比較データである場合には、誤り訂正後
システム制御器に取込ＪれＣ外部からのデータ入力を持
つことになる。

尚、通常動画の場合には、〜般に行われている周波数多
ＱＬによりアナログ音声が重畳しく記録されＣ３す、こ
の場合、スイッチ６６において当該アナログ盲声が再４
出力として導出されるようになされるものどしている。

上述の各列におするｂブロックのコントロールデータを
、このコントロールデータにより処理されるディジクル
ｊータや画像Ｊ報ど同一フレーム内に挿入した場合、こ
のコントロールデータを再生しデコードして識別するた
めには高速処理を行う必要が生じる。イのために、コン
トロールコードの処理回路を高速動作するバイポーラト
ランシスクを用いた回路（エミツクハツゾリンクロジッ
クやショツトシキＩＣ）が必曹となり、回路の小型化や
低消費電力化が困難となる。

そこで、既述の如く処理されるべさアインクルデータや
画像情報に対応したコントロールデータを当該ディジタ
ルデータ秀の挿入フレームに対して最低１フレーム前に
仲入するようにし、このコントロールデータの再生、デ
コード秀の処理時間を少くとも１フレーム相当朋間とす
るようにしくいるのである。

すなわら、第３１図のタイミングチャートに示Ｊように
、第２７図のビデオフォーマットの例では、（Ａ）のフ
レームのブロックｂのコントロールコードを当該＜Ａ）
フレームの画象再生処理の間訂正、デコード等の処理を
行って次に続く（Ｂ）フレームのデータ処甲をこのコン
トロールコードに応じて行うにうにしているものである
。

また、コントロールコードの情報圏の増大に伴って、１
フレームを構成する２つのフｒ−ルド（奇数及び偶数フ
ィールド）の対応づる同一水平走査線に亘ってコントロ
ールコードを割り当て挿人している。第３３図にその態
様を示しており、Ｖは垂直同期信号区間であり、ａ，ｂ
，Ｃ及びＱは第１図の例と同一であり、各添字の１，２
の数字は、１が奇数フィールドをまた２が偶数フィール
ドの乙のを示す。各走査線数の例は第３図に示す如くで
ある。ブロックｂであるコントロールコードについては
２つのフィールトすなわち１フレームぐインタリープ及
び誤り訂正が完了するよう構成されており、ブロックＣ
では各サブブロック（第１図参照）においＣインタリー
ブや訂正が完了するＪうにＴされている。ブロツクｂは
各種ロントロールコードてあって機器の制御に屯要＜情
報を有しているから、訂正能力の高いに訂正符号が付加
されるちので例えば、１ワードシンドローム訂正、２ワ
ードｒレージｌ訂正をすなようになされる。一方、ブロ
ックＣのディジタルデータについては、多少の訂正不可
能が生じても異音や解読不能な文字等にならない限り問
題はないので、訂正能力のより低い符号構成とされ例え
ば１ワードシンドローム訂正を行うようになされる。

第３４図はコントロールブロックの誤り訂正を示ずため
の図であり、ブロックｂに記録されでいる。このブロッ
クｂは上記した如く１フィールドの２３Ｈ〜２６Ｈ、２
フィールドの２３Ｈ〜２６Ｈの合計８Ｈから成っており
、全部で２０８バイトどされるが、有効情報容量は８０
バイトであり、残りの２０８パイトは第３４図に示した
立方体のＸ、Ｙ及びＺｈ向のパリティＰ．Ｑである。Ｐ
，Ｑの添字Ｘ、Ｙ，Ｚはそのパリティを含む符号語の方
向を示しでおり、数字の添字はその符号語の先頭ワード
の番号に対応している。ＰｘＰｙ、なるワードは、Ｘ方
向のパリティＰｘであると同時にＹ方向のパリティでも
あり、各方向の先頭のＰｘＰｙの番号が０であることを
示しでいる。また、ＱｘＱｙＱｚなるワードはＸ方向の
パリティＱｘであると同時に、Ｙ方向検査ワードＱＹで
もありまたＺ方向のパリティであることを示している。

Ｐ又はＱの組み合わけと添字で表現された他のワードに
ついＣも同様である。尚、１ワードは８ビツトとしてい
る。

ここで、図の左端部のＹＺ平面に属するワード群Ｗ０、
Ｗ、Ｗ２０、Ｗ４０、Ｗ４１、Ｗ６０、Ｗ６１、ＰＹ０
，ＱＹ０，ＰＹ１、ＱＹ１の１２ワードは後述するフレ
ーム識別コードどして用いられるものである。先ｆ誤り
検出としては、１／３水平走査線（１／３Ｈ）毎に、（
ｎ、ｋ）＝（１２，１０）の符号を構成して検出する。

これは第３４図のＰｘ、ＱｘによるＸ方向の誤り検出に
相当する。次に誤り訂正どしては、２Ｈ毎に（ｎ、ｋ）
＝（６、４）の符号を構成して訂正する。これは図のＰ
Ｙ、ＱＹによるＹ方向誤り訂正に相当する。更に、２Ｈ
おぎの４ワードに対して（ｎ、ｋ）＝（４，，２）の符
号を構成して訂正を行う。これは図のＰｚ，Ｑｚによる
Ｚ方向の誤り訂正に相当する。

本例では、誤り検出および誤り訂正をすべてガロア休６
Ｆ（２８）の上リードソロモン符号によす８ビツトのワ
ード単位で行っており、原子元ｘは、Ｐ（Ｘ）＝Ｘ８＋
Ｘ４＋ｘ′１ｘ′１１の根とする。ただしα＝（０００
０００１０）とする。

また検査行列Ｈは、 であり、これをビット単位で行列Ｔを用いて表わすと、 となる。

ただし、■は８行８列の単位行列でＴは下記のような８
行８列の行列とする。

ざて，誤りの位置や誤りの内容を知るには、以下のよう
に定義されるシンドロームＳをめる。

Ｓ＝［ＳｐＳｏ］ｔ＝Ｈ・[ ｗｎ−ｉ、ｗｎ−２，……
Ｗ２、Ｐ、Ｑ］ｔ 上式においてＳｐ＝ＳＱ＝０を満足するように情報ワー
ドど共に、Ｐ、Ｑが記録される。そこで、フレーム識別
コードを偶数フレームに記録する時は、“００００００
００”、奇数フレームのときは“００１１１１１０”と
するこのとぎＰＹＯ、ＱＹＯ，ＰＹ１、Ｑｙ１のパリテ
ィは、偶数フレームの場合“００００００００”、奇数
フレームの場合“００１１１１１１”であり、フレーム
識別コードとして利用できる。

かかるフレーム識別コードを隣接フレーム相互間で互い
に変化するコードに定めて、ブロックｂ内に記録してお
りば、再生時にこのフレーム識別コードの変化の有無を
検出するようにすれば、変化時には動画であり、非変化
時には静止画であることが速やかに検出可能となる。

そこで、例えば第２６図の再生系において、切替え回路
５７から出力されるコントロールコードのうらフレーム
識別コードを抽出して識別する動画・静止画検出器を設
け、どの検出出力をシステム制御器７へ送出するように
する。この動画・静止画検出器の１構成例が第３５図に
示されており、以下の如き構成となっでいる。

フレーム識別コードの第３ビットから第７ビツトがすべ
て０であるかどうかを検出するノアゲート３５０．すべ
て１であるかどうがを検出するアンドゲート３５１、両
ゲートにより（０００００）及び（１１１１）が検出さ
れたときに夫々１なる検出パルスをクロックＣＫど同期
して次段のアップダウンカウンタ３５２のアップ及びダ
ウンカウント制御端子へ夫々印加するアンドゲート３５
３、３５４、カウント数が１６以上のオーバフロー、０
以下のアンダフローをそれぞれ防止１るため、上記検出
パルスのカウンタの入力を禁止すべく、カウンタの出力
４ビットＱＡ、ＱＢ．ＱＣ，ＱＤを監視し、それが１６
又は０になったとぎに低レベルの信号を発生してゲート
３５３，３５４を閉となるオーバ・アングフロー防止器
３５５．カウンタ３５２の最上位ビット出力を読み取り
フレームに同期したクロックでシフトさせる２ビットシ
フトレジスタ３５６及びシフトレジスタ３５６の２つの
出力を用いて動画か静止画かを検出してその検出フラグ
を出力するエクスクルーシブオアゲート３５７とからな
る。

読取られたコントロールコードのうち、フレーム識別コ
ードは、高速の検出を必要とすることから誤り訂正を行
わずにその代り、１２ワードの識別コードを用いて信頼
性を高めて第３５図の回路へ入力される。入力された識
別コードは、第３〜第７ビツトがすべて０か１かをゲー
ト３５０，３５１により検出される。すべて０であれば
ゲート３５２をアップカウントせしめ、１であればダウ
ンカウントせしめる。このときゲートの初期値を８すな
わち４ビットのうら最上位ビットを１にしておけば、フ
レーム識別コードが（００００００００）のときすなわ
ら偶数フレームを再生中のときは、ゲートの４ビット出
力の最上位ビットＱＤは常に１であり、（００１１１１
１０）の時すなわち奇数フレーム再生中は、ＱＤは常に
０となる。

これによって、偶数、奇数フレームの再生を知ることが
でき、１ビットの検出で可能となる。

ここで、フレーム識別コードは１ワードさえ読みどれば
、動画、静止画の何れかを検出できるのであるが、ドロ
ップアウト等によりこのコードが欠落しても検出可能な
ように１２ワード記録されでいる。そこで、カウンタ３
５２は同じフレーム識別コードを何回もカウントする可
能性が生じる。

従って、カウンタの出力はオーバ・アンダフロー防止器
３５５に入力され、その出力か１５又は０どなるどゲー
トの入力段のアンドゲート５３５、３５４を閉としてカ
ウントを停止させるようにしているのである。

このカウンタ３５２の出力の最上位ピッｈＱＤを２ビッ
トシフトレジスタ３５６に、フレームに同期したクロッ
クにてシリアルに入力する。このとき動画再生であれば
、シフトレジスタへ入力されたカウンタ出力は異なるの
で、これらをゲート３５７に入力すれば、出力はＨどな
る。一方、静止画再生ならば、シフトレジスタの出力は
Ｌどなり動画、静止画の再生状態の区別が可能どなる。

この検出出力をシステム制御器７からシステム各部へ送
出すると共に．必要に応じてインターフェース５３を介
してコンピュータ等の外部機器へ送出することができる
。

コントロールコードの容器の増大に対処するための他の
例として、１フレームに対応するコントロールコードを
複数フレームに分割して挿入記録しておく方式が考えら
れる。この場合の再生系の概略ブロックが第３６図に示
されており、ビデオフオーマツト信号からＶ，Ｈシンク
、データ同期信号、コントロールコード、ＳＷＳデータ
等を夫々分離ザる分離器１，Ｖ，Ｈシンク及びデータ同
朋信号からシステム各部へのタイミング信号を発生する
タイミング信号発生器２、ＳｗＳデータをアナログ信号
に変換Ｊるディジタル音声処理器６９、コントロールデ
ータを記憶するバッファメモリ２０、コントロールデー
タの誤り訂正をなす訂正器４、コントロールデークの完
結を検出するデータエンド検出器６８、メモリ２０から
のデータを解読するデコーダ６７、デコーダからの制御
命令、入装置（コンピーク等）からの入力情報やＶＤＰ
のステータス信号を受けて各部に制御信号を発生送出す
るシスアム制御器７、ビデオ信号に対し種々の処理をな
り画面処理器８及びＳＷＳデータ出力と一般のオーディ
オ信号との切替を行うオ−ディオ信号処理器７０からな
る。

いま、ある１フレームに対応するコントロールデータを
複数フレームのブロックｂに分解して挿入記録しておき
、次に続くフレームにこのコントロールデータが連続す
るか否かの識別信号をも挿入しておく。

次に動作について説明する。図において、ビデオフォ−
マツト信号入力は信号分離器１に印加され、垂直同期信
号、水平同期信号、データ同期信号、およびコントロー
ルプログラム、デジタル音声データが分離される。分離
された垂直同期信号、水平同期信号、データ同期信号は
タイミング信号発生器２に印加され、各部へ送り出すタ
イミング信号を発生する。また、デジタル音声データは
デジタル音声データ６９の中のバッファメモリに書さこ
まれ、誤り訂正を行つた後、時間軸沖張読み出し、Ｄ／
Ａ変換器を紅てアナログ音声信号として取り出される。

コントロールデータはバッファメモリ２０に書き込まれ
、誤り泪正器４ににつて誤り訂正を行う。このとぎ、デ
ータエンド検出器６８はコントロールデータが完結する
か次のフレームに連続するかの識別信号を検出する。コ
ントロールデータが次のフレームに連続するときは、バ
ッファメモリ２０内のコントロールデータはデコーダ６
７へ送らず、そのまま保持する。また、コントロールデ
ータが完結するときは、デコーダ６７はパツフッメモリ
２０内のコントロールプログラムを読み込み解読する。

システム制御器７はデコーダからの制御命令、入力装置
からの情報、プレーヤのスｊ−タス信号を受けて、タイ
ミング信号発生器、デジタル音声処理器、画面処理器、
音声信号処理器、およびビデオディスクプレーヤに種々
の制御信号を送り出す。画面処理器８はビデオフォーマ
ット信号入力に対して、デジタル音声データの部分にマ
スキング（テレビ画面を黒に落とす）を施したり、文字
、図形をスーパーインポーズしたりして、映像信号出力
とする。音声信号処理器７０はデジタル音声データの復
調音声信号と音声信号入力の切替を行う。プレーヤ制御
信号はプレーヤのコントロール入力端子に印加され、通
常再生、スロー、静止、フレーム番号サーチ等の制御を
行う。

次に記録媒体に通出の動画（音声付き）とＳＷＳとを況
在して記録することによりいわゆるビデオソフトの多様
化を図ることがある。この場合、例えば各フレーム中位
に通常動画とＳＷＳとの識別コードを予め記録しておき
、再生に際しこの識別コードを読取って判別し再生動作
をこれに応じく切替える方法が考えられる。

そして通常動画の場合には、一般のビｆオディスクで行
われている如＜音声はアナログ形態のままで例えば２．
１ＭＨｚ（ステレオ時は更に２．８ＭＨｚの音声サブキ
ャリヤをＦＭ変調しくビデＡ情報〈このビデオ信号もＦ
Ｍ化されている）と周波数多重化して記録しておく。静
止画の場合には、ディジタル化されたＳＷＳデータをブ
ロックＣに挿入し時分割多重化して記録しておく。

第３７図はかかる場合のコントロールデータの内容を示
すらので、８ビツト構成のうち上位４ピツトが出力制御
コードであり、下位４ビツトが入力制御コートである。

出力制御コードはステレオとモノラルどの識別をなりた
めのコードであり、入力制御コードはモノラルのときに
、ＳＷＳデータを選択するか、アナログ音声のｃｈｌ又
はＣｈ２を選択するか、更にはミュートをなすかを決定
するらのであり、りへて論理”１”で選択、”０”で非
選択をなりようになっている。尚、ｘは制御に関与しな
いビットであつ（本例では強制的に“０”とされている
ものとする。尚、ステレオの時は、オーディオ入力はＶ
ＤＰによる２ｃｈのステレオ再生出力（周波数多重記録
されたｂのの再１出力）が選択されるしので、優先磨は
「ステレオ」か高くなっており、ステレオに論理“ｌ”
かたつと他のビットは無関係となるようになされる。

第３８図はかかる場合の再生系のブロック図であり、コ
ントロールコードデコ−タ６からの音声選択用コード（
第３７図）を一時記憶するための６ビツトラツチ７１、
このラッチ７１の出力により、音声選択用リレーＲＹ１
〜ＲＹ６の駆動をなし更にドロツブアラト等てコントロ
ールコードが訂正できずに誤データかセッされた場合に
も故障等を起さないように作動する保護回路７２及びこ
の回路７２の出力によりオンオフ制御される音声選択用
リレーＲＹ１〜ＲＹ６どを有している。

第３９図はコントロールコードとリレーＲＹ１〜ＲＹ６
の動作関係を示した図であり、ものらるに論理１がたつ
とＬ、Ｒ出力から同一の音声が、下位４ビット（第３７
図参照）で指定される音声ソースが出力される。Ｃｈ１
に論理１がたつど、ＶＤＰのＬｃｈ出力が、ｃｈ２に論
理１がたつてＶＤＰのＲｃｈ出力が夫々出力されるもの
で、一般に動画に対しＣ異種の内容の音声を挿入してお
きユーザの好みにより選択させる場合に用いられる。Ｓ
ＷＳに論理１が立つと、時間軸圧縮されたＳＷＳデータ
が時間軸伸張処理されかつＤ／Ａ変換されてアナログ音
声どじで出力される。また、ミコートに論理１が立つと
、音声出力が出ないようになされる。

第４０図は第３８図の保護回路の１例を示Ｊ図であり、
第３７図のＸで示づ２ビットを除く６ビツトを用いてイ
ンバータとアンドゲートとにより構成している。

第４１図は本例のビデオフォーマットを示す図であり、
Ａの期間では、ＳＷＳデータはブロックＣ全体に挿入さ
れているので音声はミニートとされる。よつて動画で再
生しつつＳＷＳデータをバッファメモリ５へ順次帰納し
て行く。尚、この間のコードは１１である。期間Ｂにな
ると、ＶＤＰは静止画を再生することになるが、この時
メモリ５に格納されているＳＷＳデータが時間軸伸張さ
れてメモリから読出され、、出力にはこのＳＷＳデータ
のアナログ化された音声が導出される。この間のコード
は１８である。期間Ｃになると、ＳＷＳデータをメモリ
へ格納しつつ動画再生をなすが、この時の音声はｃｈ１
、Ｃｈ２の音声を再生している。この時のコードは８０
となっている。次に期間Ｄどなるど、ＶＤＰは再び静止
画を再生し、ＳＷＳデータをメモリから読出して時間軸
伸張され音声として出力されるしので、この間コードは
１８である。

次こディジタルデークの分離方式について以下に述べる
。

先ず第４２図を参照りるに、当図は従来におけるデータ
分離回路のブロック図であり、４２１はペデスタルレベ
ルを一定電圧とするペデスタルクランバ、４２２は閾値
（スレッシュホールド）ＶＤにてデインタルデータを比
較して１，０のディジタル信号に波形整形するコンパレ
ータ、４２３はＶシンクを検出する検出器、４２４はＶ
シンクを入力どするＰＬＬ（フェイズロツクドループ）
回路、４２５はＨ区間のデータ最前部に挿入されている
データ同期（ＤＳ）パルスを取り出すＤＳ検出器、４２
６にＤＳパルスとＰＬＬ４２４からのクロックとからデ
ータの読取りロック＜ＤＣＫ）の基準となる信号を生成
するリセット回路、４２７はリセット回路４２６から出
力されるクロックをデータの各ビット区間の中心に立上
りがくる用に遅延さけるための遅延回路及び４２８は涯
延回路４２７からのＤＣＫを基準としてデータを読取る
ＦＦである。

ここで、第１１図に示した１Ｈ区間のディジタル信号波
形のＤＳパルスを含むディジタルデータの１部波形拡大
図が第４３図（ａ）に示されており、この信号（ａ）は
クランパ４２１にてペデスクルクランブされ、コンパレ
ータ４２２において閾値ＶＤにより１，０のディジタル
信号として第４３図（ｂ）の様に波形整形される。

一方、検出器４２３においで検出されたＶシンクを基準
としてＰＬＬ４２４が動作し、データのビットレ一ト周
波数の４倍のクロックが図（ｄ）の如く出力される。ま
た、ＤＳパルスが検出器４２５にて図（Ｃ）のように検
出され、これをゲートパルスとしてリセット回路４２６
の動作を活性化させて、ＰＬＬ４２４からのクロック（
ｄ）の立上り（図中のＡ点）でリセットされかつデータ
のビットレートど同一周波数のクロックを図（ｅ）の杜
に発生させる。

このクロック（ｅ）を、遅延回路４２７にてデータの各
ビット区間の中心に立上りがくるように遅延さけて、Ｄ
ＣＫを（ｆ）の如く発生せしめる。このＤＣＫがシステ
ムクロックとなると共にＦＦ４２８のクロックとして用
いこのＤＣＫに同期したデータが読取り出力としく得ら
れるようになっている。

第４２図の回路方式では、コンパレータ４２２のスライ
スレベル（閾値レベル〉ＶＤは、入力信号の振幅変動に
対して追従することなく一定となっている。よって、正
確なデータスライスが不可能であり、データ読取りが正
確とならない。また、ＤＣＫの基準クロック（ｅ）を生
成するためのリセット点は、正確にはＤＳパルス（ｃ）
の立下り点とすべきであるが、実際にはクロックパルス
（ｄ）の立上り点でクロック（ｃ）がリセットされる。

ぞのためにクロツク（ｅ）は最大クロツタパルス（ｄ）
の一周期分だけ位相ずれを生じ、最終的にデータ位相と
正確に一致したＤＣＫを得るることはＣきない。

また、この様にＤＳパルスの立下りをＤＣＫの位相基準
として１Ｈ区間のデータを読取るために、例えば第１１
図に示したＤＳパルスがドロップアウト等にて検出でき
なかったり、誤った位置で検出した場合には、その１Ｈ
区間では正確なリセットがなされずデータ読取り誤りを
生じる。更に、かかる方式でＤＣＫを生成する代りに、
データ反転を常に監視してそれに追従するＤＣＫを生成
づる方式、例えばＰＬＬを用いた方式どづれば上述の欠
点はある程度解決されるが完全ではない。

そこＣ、フｒ−ルド内の最前部におノるブロックａに申
入されている第１０図に示したフィールドシンクデータ
を用い、このデータ二よりいわゆるＡＴＣ（自動閾値制
御）回路を構成させて前記欠点を解決せんとトるもので
あり、第４４図にこの具体例のブロックが示されている
。

ビデオフォーマツト信号はベデズクルクランバ４２１に
てペデスクルクニンブされろと同時に、このクランパ４
２１からペデスクルレベルＶｐが出力されるようになっ
ている。ビデオフォーマット信号にはディジタル信号の
他の画像信号も存在しているので、ディジクル信号のみ
がゲート回路４２９においてゲートされる。次のピーク
ホールド回路４３０でディジタル信号の正ピークがホー
ルドされ、先のベデスクルレベルＶｐどこのホールド出
力とが抵抗Ｒ１、Ｒ２の分汀回路で等分され、これが閾
値レベルどじてコンバレータ４２２の１入力となる。

この閾値レベルとクランパ４２１の出力とがレベル比較
され波形整形される。このコンパレータ出力のうちディ
ジタルデータのみがゲート回路４３１にてゲートされ、
このゲート出力の反転時に立上る如きパルスがクロック
抽出器４３２で生成される。そして、このパルスの立上
りと同期しデータのビットレートど同一周波数でしがも
データの各ビット区間の中心に立上りがくる如ぎＤＣＫ
がＰＬＬ回路４３４にで生成される。このＤＣＫをクロ
ック入力どし、コンパレータ４２２の出力をテータ入力
とするＦＦ４２８によりＤＣＫに同期したディジタルデ
ータが読取られるのである。

ピークボールド回路４３０においては、データのドップ
アウトやノイズ等による急激な振幅変化で追従しむい様
に時定数が大きく選定されている。

この様に、フィールドの最前部に挿入されているフィー
ルドシンクデータにょって、ピークホールドとＰＬＬの
ロックとがある朋間維持されるので、画像が続ぎその後
にディジタルデータが到来しくも即座にピークホールド
どＰＬＬロックとが可能となり、安定なデータ分離が可
能である。尚、フィールドの途中でＰＬＬロックがはず
れても、第１１図の如くディジタルデータ直前のＤＳ信
号によりロックに引さ込むことが可能となる。

画像信＠期間がある程度長い場合には、ＰＬＬのロック
がはずれる危険があることがら、第４５図に示す様に画
像信号の屈する各Ｈ期間の先頭にもクロック同期信号に
同期したパルスを数Ｈｚ挿入するようにしておけば、フ
ィールドの途中でたとえＰＬＬロックがはずれても、次
のクロックパルスによりＰＬＬをロックさせることがで
きる。

尚、上記例ではＰＬＬ４３４を用いる方式としでいるが
、第４２図に示した方式（リセット方式と称す）を使用
しても良いものである。すなわち、第４４図の４３１〜
４３４の名ブロックを第４２図の４２３〜４２７の各ブ
ロックに変えても良い。

ところで、第４図に示す如くディジタルデータ最前部に
クロックランイン信号及びＤＳ信号を挿入しているが、
第４２図のリセット方式ではこの信号の１部を検出して
リセットを行うものであるから、この信号の略全体がド
ロップアウトされない限り良好な動作を行うのでドロッ
プアウトに対しより強いものとなる。また、リセット方
式では、第４５図の如く画像信号の前にクロックを挿入
しないときには、画像信号期間中はリセットがなされな
いので、ＤＣＫのデータに対する位相ずれが重畳されて
再びディジタルデータに移った場合には、当該クロック
信号がドロップアウトで欠落りると、その１Ｈ区間リレ
ットが得られず不正確なデータ読取が４されるが、第４
５図の如く各Ｈの先頭にクロツク信号を挿入しているの
で上記不正確さはなくなる。しかし、このリヒット方式
では最大クロック１周期分のずれが生じることはさけら
れないる。

上記の説明では、記録媒体としてビデオディスクについ
て述べたが、ビデオテープ等でも良く、またビデオフォ
ーマット化したディジタルデータどしてはＳＷＳ音声デ
ータ以外にも、文字情報や機械的分野におけるストレー
ジ情報や医学分野における心電図等の医療情報、更には
物理的な例えば温瓜情報鋳をも含よけることができる。

このディジタルデータは、直線又は折線のＰＣＭ方式、
適応差分ＰＣＭ（ＡＤＰＣＭ）やＡＤＭ等の種々の符号
化方式を用いることができる。更に、ビデＡフォーマッ
ト信弓型式はＭＴＳＣ方式以外の例えばＰＡＬやＳＥＣ
ＡＭ方式とすることも可能である。

また、各ブロックａ〜Ｑの走占線数は第３図の例に限定
されることなく種々の変形が可能であることは明白であ
る。

本発明によれば、隣接フレーム間て互いに変化するフレ
ーム識別コードを挿入しておき、再生時にこれを監視す
ることにより静止画か動画の再生状態を高速かつ高信頼
度をもって検出できる利点がある。また、ブロックｂの
コントロールデータ内にこのフレーム識別コードを挿入
するようにしているので、誤り検出訂正が可能となり信
頼性が著しく向上する。

なお、上記実施例ではフレーム識別コードを遇数フレー
ムを“００００００００”、奇数フレームを“００１１
１１１０”または“００１１１１１１”と定義し、プレ
ーヤが動画再生状態や静止画再生状態かを検知でさる信
号の記録再生方式について述べたが、正方向のスローモ
ーション再生も、静止動画の組み合わせと考えられ、ア
ツブダウンカウンクのＱＤ出力のパターンを監視すれば
検知用面である。またフレーム識別コードのピットパタ
ーンを３種類作り、同じビットパターンがくれば、三倍
速再生をしているど検知できるように、さらに多様なビ
ットパターンを作ることで他の再生状態す検知可能であ
る。また、本実施例ぐは、フレーム識別コードは誤り訂
正符号を構成しＣいるが、検出の高速化のため誤り訂正
を行なわず、１２ワードのフレーム識別コードを用いて
いる。もし、誤り訂正処理をしても時間的に余裕のある
システムなら、フレーム識別コードを例えば１ビットの
ように少ないビット数にして、高い信頼性を保つたまま
、冗長度を低められる。

（表−１） （表−２）

【図面の簡単な説明】

第１図は本発明における１フィールド画面のブロツタ分
割態様を示す図、第２図はビデオフォーマツト信号のＶ
ブランキング付近の拡大図、第３図は第１図のブロック
の水平走査線数の１例を示ず図、第４図は１Ｈ内のディ
ジタルデータの挿入例を示す図、第５図〜第７図はディ
ジタルデータと画像との挿入態様を夫々示す図、第８図
は本発明によるビデオフォーマット信号の記録方式の概
略を示すブロック図、第９図は再生系のブロックの１例
を示す図、第１０図はブロックａのフィールドシンクの
波形例を示す図、第１１図はブロックｃのディジタルデ
ータの１Ｈ分の波形例を示す図、第１２図は再生系のブ
ロックの他の例を示づ図、第１３図は第１２図のデータ
同期検出器の具体例回路図、第１４図はコントロールデ
ータの１例を示り図、第１５図は再生系のブロックの別
の例を示す図、第１６図は第１５図のブロックの動作を
示すタイミングチャート、第１７図は再生系のブロック
の更に他の例を示す図、第１８図はビデオソフトの１例
を示す図、第１９図は再生系のブロックの他の１例を示
す図、第２０図はビデオソフトの他の例を示す図、第２
１図は再生系の別の１例を示す図、第２２図はコントロ
ールデータの他の例を示す図、第２３図は再生系のブロ
ックの更に別の例を示り図、第２４図はビデオソフトの
別の例を示り図、第２５図はブロックｃとデータ識別コ
ードとの関係を示す図、第２６図は再生系の更に別の一
例を示す図、第２７図はビデオソフトの更に他の例を示
す図、第２８図はディジタルデータの内容を示す図、第
２９図及び第３０図はコントロールデータの例を夫々示
す図、第３１図は第２７図のビデオソフトに対する再生
系の動作タイミングを示す図、第３２図は再生系のブロ
ツクの他の例を示す図、第３３図はコントロールデータ
のビデオフォーマット信号における挿入例を示す図、第
３４図はコントロールデータの誤り訂正方式を説明する
図、第３５図はコントロールデータの検出器の１例を示
す図、第３６図は再生系のブロックの別の例を示す図、
第３７図はコントロールデータの例を示す図、第３８図
は再生系のブロックの他の例を示す図、第３９図は第３
７図のコントロールデータど第３８図の音声切替リレー
どの動作関係を示す図、第４０図は第３８図の保護回路
の具体例を示す図、第４１図はビデオソフトの１例を示
す図、第４２図はデータ分離部の従来例のブロック図、
第４３図は第４２図のブロックの動作を説明する各部波
形図、第４４図は本発明に用いるデータ分離部のブロッ
ク図、第４５図は第４４図のブロックに用いる１Ｈ信号
波形の例を示す図である。 主要部分の符号の説明 １……信号分離器 ２……タイミング信号発生器 ３、４……誤り訂正回路 ５……時間軸伸張メモリ ６……コンロールコードデコーダ ７……システム制御器 ８……画面処理器 ９……Ｄ／Ａ変換器 １０……プレーヤ制御器 出願人バーｒオニア株式会社 代理人弁理士藤＋・１元彦 〈外１名）

Claims (3)

【特許請求の範囲】
1. （１）ビデオフォーマツト信号の記録方式であって、互
   いに隣接するフレーム相７間において異なる内容のフレ
   ーム識別信号を記録してなることを特徴とするビデオフ
   ォーマット信号の記録方式。
2. （２）前記フレーム識別信号は１ビットからなり、この
   １ビツトの内容が互いに隣接するフレーム相互間で反転
   していることを特徴とする特許請求の範囲第１項記載の
   記録方式。
3. （３）ビデオフォーマツト信丹の記録再生方式であって
   、互いに隣接するフレーム相互間において異なる内容の
   フレーム識別信号を記録し、再生に当り前記フレーム識
   別信号の変化の有無を監視して動画再生か静止画再生か
   の状態判別をなづようにしたことを特徴とするビデオフ
   ォーマット信号の記録再生方式。