JPS60200283A - モノリシツク形発光表示装置 - Google Patents
モノリシツク形発光表示装置Info
- Publication number
- JPS60200283A JPS60200283A JP59056928A JP5692884A JPS60200283A JP S60200283 A JPS60200283 A JP S60200283A JP 59056928 A JP59056928 A JP 59056928A JP 5692884 A JP5692884 A JP 5692884A JP S60200283 A JPS60200283 A JP S60200283A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- emitting element
- display device
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、モノリシック形発光表示装置に関する。
（ロ）従来技術
従来、モノリシック形発光表示装置の基板となる成分と
して例えば透過性のあるＧａＡｓＰ或いはＧａＰ等を用
いる場合、その光学的分離特性が悪くなるため、メサエ
ッチングを行って、各発光素子の光の干渉を防止してい
る。従って、ＧａＡｓ等を吸収する材質の単一基板上に
複数の発光素子を形成する場合にもメサエッチングによ
り各発光素子を分離することが考えられる。
して例えば透過性のあるＧａＡｓＰ或いはＧａＰ等を用
いる場合、その光学的分離特性が悪くなるため、メサエ
ッチングを行って、各発光素子の光の干渉を防止してい
る。従って、ＧａＡｓ等を吸収する材質の単一基板上に
複数の発光素子を形成する場合にもメサエッチングによ
り各発光素子を分離することが考えられる。
第１図はメサエッチングにより各発光素子を分離したモ
ノリシック形発光表示装置を略示した一部破断斜視図、
第２図は第１図のＡ−Ａ ’線断面図である。
ノリシック形発光表示装置を略示した一部破断斜視図、
第２図は第１図のＡ−Ａ ’線断面図である。
１はＧａＡｓからなる半絶縁基板、１０は２層２０とＮ
ｉ１ｔ２１とから構成される発光素子であり、それぞれ
マトリクス状に配列されている。
ｉ１ｔ２１とから構成される発光素子であり、それぞれ
マトリクス状に配列されている。
３０はＮ十層からなる下部電極３０であり、各行ごとに
配列された各発光素子１０の共通電極として用いられる
。
配列された各発光素子１０の共通電極として用いられる
。
４０はｉ化膜（Ｓｉａ Ｎ ４）からなる分離層であり
、半絶縁基板１の表面全面に形成されている。
、半絶縁基板１の表面全面に形成されている。
５０はＡＩ或いはＡｕ等からなる上部電極であり、各発
光素子１０の表面に蒸着形成され、各列ごとに配列され
た各発光素子１０の２層２０をそれぞれ接続している。
光素子１０の表面に蒸着形成され、各列ごとに配列され
た各発光素子１０の２層２０をそれぞれ接続している。
しかして、従来の結晶成長法で２層２０、Ｎｍ２１゜Ｎ
十層３０を成長させた場合、その膜厚が比較的厚くて不
均一になるため、各発光素子１０の下部電極３０を絶縁
分離するには、比較的深いメサエッチングをしなければ
ならないことになる。
十層３０を成長させた場合、その膜厚が比較的厚くて不
均一になるため、各発光素子１０の下部電極３０を絶縁
分離するには、比較的深いメサエッチングをしなければ
ならないことになる。
また、第２図に示すＰ層２０上面Ａ部分の絶縁層４０は
比較的厚く形成されるが、各発光素子ｌＯ側面Ｂ部分の
面の膜厚が比較的薄（て不均一に形成される場合が多い
ので、上部電極５０が２層２０とＮ層２１とを短絡する
ことがあり、製品としての歩留り或いは信頼性を低下さ
せる原因になる。
比較的厚く形成されるが、各発光素子ｌＯ側面Ｂ部分の
面の膜厚が比較的薄（て不均一に形成される場合が多い
ので、上部電極５０が２層２０とＮ層２１とを短絡する
ことがあり、製品としての歩留り或いは信頼性を低下さ
せる原因になる。
さらに、半絶縁基板の表面に深い凹凸が形成されるので
、開孔部４２をパターニングするという技術的困難があ
り、上部電極５０の蒸着形成が困難である。
、開孔部４２をパターニングするという技術的困難があ
り、上部電極５０の蒸着形成が困難である。
上述したような原因によりモノリシック形発光表示装置
の製造が非常に困難であるという欠点がある。
の製造が非常に困難であるという欠点がある。
（ハ）目的
本発明は、各発光素子の各列及び各行ごとの絶縁分離を
容易に行えるモノリシック形発光表示装置を提供するこ
とを目的としている。
容易に行えるモノリシック形発光表示装置を提供するこ
とを目的としている。
さらに、上部電極の形成が容易にでき、且つ、製品とし
て信頼性の高いモノリシック形発光表示装置をも提供す
ることを目的としている。
て信頼性の高いモノリシック形発光表示装置をも提供す
ることを目的としている。
（ニ）構成
本発明に係るモノリシック形発光表示装置は、マトリク
ス状に配列された各発光素子を各行及び各列ごとにそれ
ぞれ絶縁分離したモノリシック形発光表示装置であって
、 前記各列ごとの各発光素子間の絶縁分離は、前記各発光
素子の表面と略同じ高さに形成された多結晶絶縁層で行
い、且つ、 前記多結晶絶縁層の表面に各列に配列された各発光素子
を接続する上部電極を形成したことを特徴とする。
ス状に配列された各発光素子を各行及び各列ごとにそれ
ぞれ絶縁分離したモノリシック形発光表示装置であって
、 前記各列ごとの各発光素子間の絶縁分離は、前記各発光
素子の表面と略同じ高さに形成された多結晶絶縁層で行
い、且つ、 前記多結晶絶縁層の表面に各列に配列された各発光素子
を接続する上部電極を形成したことを特徴とする。
（ホ）実施例
第３図は本発明のモノリシック形発光表示装置の一実施
例を略示した斜視図、第４図は第３図のＡ−Ａ’線断面
図である。
例を略示した斜視図、第４図は第３図のＡ−Ａ’線断面
図である。
１はＧａＡｓからなる半絶縁基板、１０は後述する２層
２０とＮ層２１とから構成される発光素子であり、それ
ぞれマトリクス状に配列されている。前記２層２０、Ｎ
層２１は、それぞれＰ−ＧａＡＩＡｓやＮ−ＧａＡｌＡ
ｓを所謂ＭＢＥ装置でエピタキシャル成長される。
２０とＮ層２１とから構成される発光素子であり、それ
ぞれマトリクス状に配列されている。前記２層２０、Ｎ
層２１は、それぞれＰ−ＧａＡＩＡｓやＮ−ＧａＡｌＡ
ｓを所謂ＭＢＥ装置でエピタキシャル成長される。
２２は各２層２０の上部にリング状に形成されたＮ”−
ＧａＡｓからなるコンタクト層である。
ＧａＡｓからなるコンタクト層である。
３０はＮ”−ＧａＡｓを半絶縁基板ｌの表面に選択エピ
タキシャル成長された下部電極であり、各行ごとに配列
された各発光素子ｌＯの共通電極として用いられる。こ
の下部電極３０の上部にＮ−ＧａＡｌＡｓを選択エピタ
キシャル成長して前記Ｎ層２１が形成され、この上部に
Ｐ−ＧａＡＩＡｓを選択エピタキシャル成長して前記２
層２０が形成されている。
タキシャル成長された下部電極であり、各行ごとに配列
された各発光素子ｌＯの共通電極として用いられる。こ
の下部電極３０の上部にＮ−ＧａＡｌＡｓを選択エピタ
キシャル成長して前記Ｎ層２１が形成され、この上部に
Ｐ−ＧａＡＩＡｓを選択エピタキシャル成長して前記２
層２０が形成されている。
４０は半絶縁基板１表面に形成された帯状の窒化膜（Ｓ
ｉｓ Ｎ ４ ）からなる分離層であり、下部電極３０
を行ごとに絶縁分離する多結晶絶縁層４１を形成する部
分である。
ｉｓ Ｎ ４ ）からなる分離層であり、下部電極３０
を行ごとに絶縁分離する多結晶絶縁層４１を形成する部
分である。
４２は下部電極３０と多結晶絶縁層４１との表面に形成
された窒化ｌ１ｌ（Ｓｉａ Ｎ ４ ）からなる分離層
であり、下部電極３０の上部を所定間隔で開孔している
。
された窒化ｌ１ｌ（Ｓｉａ Ｎ ４ ）からなる分離層
であり、下部電極３０の上部を所定間隔で開孔している
。
４３．４４は前記分離１ｉｉ４２の上部に形成される多
結晶絶縁層である。
結晶絶縁層である。
５０は＾ｌ或いは篩からなる上部電極であり、列ごとの
各発光素子１０をそれぞれ接続している。
各発光素子１０をそれぞれ接続している。
しかして、上述した実施例に係るモノリシック形発光表
示装置の製造工程を第５図に従って説明する。
示装置の製造工程を第５図に従って説明する。
■ 半絶縁基板１の表面にＳｉ３ Ｎ ４を成長形成し
、フォトエツチングを施すことにより所定間隔で帯状の
分離Ｆｉ４０を形成させる。（第５図（ｂ）参照）。
、フォトエツチングを施すことにより所定間隔で帯状の
分離Ｆｉ４０を形成させる。（第５図（ｂ）参照）。
■ ＭＢＥ装置（Ｍｏｌｅｃｕｌｏｒ Ｂｅａｍ ｆｌ
ｐｉｔａｘｙ）で、前記半絶縁基板１にＮ”ＧａＡｓを
成長させて、分１１１ｉｉ４０の上部にＮ”−ＧａＡｓ
の多結晶絶縁層４１を、また前記半絶縁基板１の上部に
はＮ” ＧａＡｓの下部電極３０をそれぞれ形成させる
。（第５図（Ｃ）参照）■ 前記半絶縁基板１の表面に
再度Ｓｉａ Ｎ ａを成長させて、フォトエツチングす
ることにより分離層４２を形成させる。（第５図（ｄ）
参照）■ ＭＢＥ装置でもってＮ−ＧａＡｌＡｓを成長
させて、前記下部電極３０の上部にＮ−ＧａＡｌＡｓの
Ｎ層２１を、また分離層４２の上部にＮ−ＧａＡｌＡｓ
の多結晶絶縁層４３をそれぞれ形成させる。（第５図（
ｅ）参照）■ ＭＢＥ装置でＰ−ＧａＡＩＡｓを成長さ
せて、前記Ｎ層２１の上部にＰ−ＧａＡｌＡｓのＰｉｉ
１２０を、また多結晶絶縁１ｉ１４３の上部にＰ−Ｇａ
ＡＩＡｓの多結晶絶縁Ｆｉ１４４をそれぞれ形成する。
ｐｉｔａｘｙ）で、前記半絶縁基板１にＮ”ＧａＡｓを
成長させて、分１１１ｉｉ４０の上部にＮ”−ＧａＡｓ
の多結晶絶縁層４１を、また前記半絶縁基板１の上部に
はＮ” ＧａＡｓの下部電極３０をそれぞれ形成させる
。（第５図（Ｃ）参照）■ 前記半絶縁基板１の表面に
再度Ｓｉａ Ｎ ａを成長させて、フォトエツチングす
ることにより分離層４２を形成させる。（第５図（ｄ）
参照）■ ＭＢＥ装置でもってＮ−ＧａＡｌＡｓを成長
させて、前記下部電極３０の上部にＮ−ＧａＡｌＡｓの
Ｎ層２１を、また分離層４２の上部にＮ−ＧａＡｌＡｓ
の多結晶絶縁層４３をそれぞれ形成させる。（第５図（
ｅ）参照）■ ＭＢＥ装置でＰ−ＧａＡＩＡｓを成長さ
せて、前記Ｎ層２１の上部にＰ−ＧａＡｌＡｓのＰｉｉ
１２０を、また多結晶絶縁１ｉ１４３の上部にＰ−Ｇａ
ＡＩＡｓの多結晶絶縁Ｆｉ１４４をそれぞれ形成する。
（第５図（ｆ））
■ ２層２０の表面にオーミックコンタクトをとるため
のＮ” −ＧａＡｓを成長形成した後、この表面にＡＩ
或いはＡｕ等を蒸着形成させて、それぞれホトエツチン
グでもってバターニングすることによりコンタクト層２
２と上部電極５０を形成させて各列ごとの各発光素子ｌ
Ｏをそれぞれ接続する。（第５図（川に示す） 尚、上述の実施例で、２層２０とＮ層２１で構成した発
光素子を例にとって説明しているが本発明はこれに限定
されないことは勿論である。
のＮ” −ＧａＡｓを成長形成した後、この表面にＡＩ
或いはＡｕ等を蒸着形成させて、それぞれホトエツチン
グでもってバターニングすることによりコンタクト層２
２と上部電極５０を形成させて各列ごとの各発光素子ｌ
Ｏをそれぞれ接続する。（第５図（川に示す） 尚、上述の実施例で、２層２０とＮ層２１で構成した発
光素子を例にとって説明しているが本発明はこれに限定
されないことは勿論である。
また、半絶縁基板１はＧａＡｓに限定されないことは勿
論である。
論である。
別の実施例として、第６図に従って説明する。
第５図と同一部分は同一符合で示している。
■ 上述の実施例と同様に分離層４０、多結晶絶縁層４
１、下部電極３０を形成する。
１、下部電極３０を形成する。
■ ＭＢＵ装置でＮ−ＧａＡｌＡｓを成長させて、前記
下部電極３０の上部にＮ−ＧａＡｌＡｓのＮ層２１を、
また多結晶絶縁１ｉｉ４１の上部にＮ−ＧａＡｌＡｓの
多結晶絶縁層４２をそれぞれ形成する。（第６図（ａｌ
参照）■ ＭＢＥ装置でＰ−ＧａＡＩＡｓを成長させて
、前記Ｎ層２１の上部はＰ−ＧａＡＩＡｓの２層２０を
、また多結晶絶縁層４３の上部にＰ−Ｇａ＾１＾Ｓの多
結晶絶縁Ｍ４４をそれぞれ形成する。（第６図…）参照
）■ それぞ゛れ形成された下部電極３０と直交する方
向で任意の間隔でもって２層２０、Ｎ層２１をメサエッ
チングすることにより前記Ｐ層２０とＮ層２１とを絶縁
分離する。（第６図（Ｃ）参照） ■ 上述の実施例と同様にコンタク）ｆｉｉ２２、上部
電極５０を形成する。（第６図（ｄ）参′Ｗ４）上述の
如く製造した場合でも本発明と同様の効果を奏する。
下部電極３０の上部にＮ−ＧａＡｌＡｓのＮ層２１を、
また多結晶絶縁１ｉｉ４１の上部にＮ−ＧａＡｌＡｓの
多結晶絶縁層４２をそれぞれ形成する。（第６図（ａｌ
参照）■ ＭＢＥ装置でＰ−ＧａＡＩＡｓを成長させて
、前記Ｎ層２１の上部はＰ−ＧａＡＩＡｓの２層２０を
、また多結晶絶縁層４３の上部にＰ−Ｇａ＾１＾Ｓの多
結晶絶縁Ｍ４４をそれぞれ形成する。（第６図…）参照
）■ それぞ゛れ形成された下部電極３０と直交する方
向で任意の間隔でもって２層２０、Ｎ層２１をメサエッ
チングすることにより前記Ｐ層２０とＮ層２１とを絶縁
分離する。（第６図（Ｃ）参照） ■ 上述の実施例と同様にコンタク）ｆｉｉ２２、上部
電極５０を形成する。（第６図（ｄ）参′Ｗ４）上述の
如く製造した場合でも本発明と同様の効果を奏する。
（へ）効果
本発明は、各発光素子を構成する各層を成長形成させる
とき、これと同時に予め形成させた分離層に多結晶絶縁
層を成長形成させるので、その絶縁分離が容易である。
とき、これと同時に予め形成させた分離層に多結晶絶縁
層を成長形成させるので、その絶縁分離が容易である。
また、前記発光素子の表面と多結晶絶縁層の表面とを略
同−高さにしてこの上部に上部電極を蒸着形成するので
、上部電極を微細に形成するのが容易である。
同−高さにしてこの上部に上部電極を蒸着形成するので
、上部電極を微細に形成するのが容易である。
また、ＰＭｉｌ、 ＮＷｉに沿って上部電極を配線しな
いので、従来のように絶縁膜を全面に形成する必要がな
く、さらに、上部電極によるＰ層とＮＦｉとの短絡を防
止できる結果、製品として歩留り或いは信頼性の向上を
図ることができる。
いので、従来のように絶縁膜を全面に形成する必要がな
く、さらに、上部電極によるＰ層とＮＦｉとの短絡を防
止できる結果、製品として歩留り或いは信頼性の向上を
図ることができる。
第１図はメサエッチングにより各発光素子を分離したモ
ノリシック形発光表示装置を略示した一部断面斜視図、
第２１！ｌは第１図のＡ−Ａ ’線断面図、第３図は本
発明のモノリシック形発光表示装置の一実施例を略示し
た斜視図、第４図は第３図のＡ−Ａ ’線断面図、第５
図は第３図の製造工程説明図、第６図は別の実施例の製
造工程説明図である。 １ ・・・半絶縁基板、２０・・・ＰＲ１２１・・・Ｎ
層、３０・・・下部電極、４０．４２・・・分離層、４
１．４３．４４・・・多結晶絶縁層、５０・・・上部電
極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 冶 第１図 第２図 第３図 ５０ 第４図 ０
ノリシック形発光表示装置を略示した一部断面斜視図、
第２１！ｌは第１図のＡ−Ａ ’線断面図、第３図は本
発明のモノリシック形発光表示装置の一実施例を略示し
た斜視図、第４図は第３図のＡ−Ａ ’線断面図、第５
図は第３図の製造工程説明図、第６図は別の実施例の製
造工程説明図である。 １ ・・・半絶縁基板、２０・・・ＰＲ１２１・・・Ｎ
層、３０・・・下部電極、４０．４２・・・分離層、４
１．４３．４４・・・多結晶絶縁層、５０・・・上部電
極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 冶 第１図 第２図 第３図 ５０ 第４図 ０
Claims (4)
- （１）単一基板上に複数の発光素子をマトリクス状に配
列形成し、各発光素子を各行及び各列ごとにそれぞれ絶
縁分離したモノリシック形発光表示装置において、 前記各列ごとの各発光素子間の絶縁分離は、前記各発光
素子の表面と略同じ高さに形成された多結晶絶縁層で行
い、且つ、 前記多結晶絶縁層の表面に各列に配列された各発光素子
を接続する上部電極を形成したことを特徴とするモノリ
シック形発光表示装置。 - （２）前記各行ごとの各発光素子間の絶縁分離は、前記
各発光素子の表面と略同じ高さに形成された多結晶絶縁
層で行われるものであることを特徴とする特許請求の範
囲第１項記載のモノリシック形発光表示装置。 - （３）前記各行ごとの各発光素子間の絶縁分離は、メサ
エッチングによるものであることを特徴とする特許請求
の範囲第１項記載のモノリシック形発光表示装置。 - （４）前記多結晶絶縁層は、単結晶基板に前記各発光素
子を選択エピタキシャル成長させると同時に、予め単結
晶基板上部に形成された分離層の上部に成長形成される
ものであることを特徴とする特許請求の範囲第１項記載
のモノリシック形発光表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056928A JPS60200283A (ja) | 1984-03-23 | 1984-03-23 | モノリシツク形発光表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056928A JPS60200283A (ja) | 1984-03-23 | 1984-03-23 | モノリシツク形発光表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60200283A true JPS60200283A (ja) | 1985-10-09 |
Family
ID=13041162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056928A Pending JPS60200283A (ja) | 1984-03-23 | 1984-03-23 | モノリシツク形発光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189682A (ja) * | 1984-10-08 | 1986-05-07 | Sanyo Electric Co Ltd | 集積型半導体表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769785A (en) * | 1980-10-20 | 1982-04-28 | Sanyo Electric Co Ltd | Manufacture of semiconductor light emitting device |
| JPS58170058A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 光集積化半導体装置 |
-
1984
- 1984-03-23 JP JP59056928A patent/JPS60200283A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769785A (en) * | 1980-10-20 | 1982-04-28 | Sanyo Electric Co Ltd | Manufacture of semiconductor light emitting device |
| JPS58170058A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 光集積化半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189682A (ja) * | 1984-10-08 | 1986-05-07 | Sanyo Electric Co Ltd | 集積型半導体表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JPS60200283A (ja) | モノリシツク形発光表示装置 | |
| US5539243A (en) | Semiconductor device having spaces and having reduced parasitic capacitance | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JPS60201680A (ja) | 発光表示装置 | |
| JP2523110Y2 (ja) | マルチビ−ム半導体レ−ザ装置 | |
| US3665263A (en) | Improvements in air-isolated integrated circuit devices to facilitate the connection thereof to circuit boards | |
| JPH06163980A (ja) | 発光ダイオードアレイ装置 | |
| JPH0113425Y2 (ja) | ||
| JP2997372B2 (ja) | 半導体発光装置 | |
| JPS61117865A (ja) | バイポ―ラトランジスタの製法 | |
| JPS60201382A (ja) | 発光表示装置 | |
| JPH07101735B2 (ja) | イメ−ジセンサの製造方法 | |
| JPH0983015A (ja) | モノリシック発光ダイオードアレイの製造方法 | |
| JPS60201380A (ja) | 発光表示装置 | |
| JP2513455B2 (ja) | 半導体装置の製造方法 | |
| JPS63278285A (ja) | 光プリンタ用発光ダイオ−ドアレイとその製造方法 | |
| JPS60177671A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JP2555305Y2 (ja) | 発光ダイオードアレイ | |
| JPH05327013A (ja) | 発光ダイオードアレイ | |
| JPH084152B2 (ja) | 半導体発光素子 | |
| JPS60201381A (ja) | 発光表示装置 | |
| JPH04322477A (ja) | 半導体発光装置の製造方法 | |
| JPS62117377A (ja) | アモルフアスシリコン等倍センサ | |
| JPH07211934A (ja) | 半導体発光素子アレイ及びその製造方法 |