JPS62117377A - アモルフアスシリコン等倍センサ - Google Patents
アモルフアスシリコン等倍センサInfo
- Publication number
- JPS62117377A JPS62117377A JP60256630A JP25663085A JPS62117377A JP S62117377 A JPS62117377 A JP S62117377A JP 60256630 A JP60256630 A JP 60256630A JP 25663085 A JP25663085 A JP 25663085A JP S62117377 A JPS62117377 A JP S62117377A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- sensor
- electrode
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、アモルファスシリコン膜を光導電膜とするセ
ンサ素子が一列に配列された一次元等倍センサに関する
ものである。
ンサ素子が一列に配列された一次元等倍センサに関する
ものである。
（従来技術）
第２図は、この種のセンサの従来例の製造］１程を示し
たものである。なお、ここでは２ビツトの例を示してお
り、右列の図は、それぞれその左側の図の平面図である
。
たものである。なお、ここでは２ビツトの例を示してお
り、右列の図は、それぞれその左側の図の平面図である
。
まず、絶縁基板１の上にアモルファスシリコン（以下ａ
−５ｉと略記する）膜２をプラズマＣＶＤ法により形成
しく第２図（ａ））、さらにその上にｎ″型アモルファ
スシリコン（以下ｎ“−８ｉと略記する）膜３をプラズ
マＣＶＤ法により重ねて形成する（第２図（ｂ））。次
に、所望のパターンのレジスト膜４を形成しく第２［ｇ
（ｃ））、エツチングによりｎ ＋−８ｉ膜３及びａ
−Ｓ 、ｉ膜２の一部を残して他を除去する（第２図（
ｄ））。レジスト膜４を除去した（第２図（ｅ））後、
全面に金属膜５を蒸着により形成しく第２図（ｆ））、
その上に所望のパターンのレジスト膜６を形成する（第
２図（ｇ））。このレジスト膜６をマスクとして金属膜
５をエツチングして電極のパターン化を行ない、レジス
ｌ〜膜６を除去する（第２図（ｈ））。最後に、電極金
属膜５をマスクとしてｎ”−８ｊ膜３の露出部をエツチ
ングして（第２図Ｕ））、センサ素子が形成される。破
線円で囲んだ部分Ｅがセンサ素子の−１１１位である。
−５ｉと略記する）膜２をプラズマＣＶＤ法により形成
しく第２図（ａ））、さらにその上にｎ″型アモルファ
スシリコン（以下ｎ“−８ｉと略記する）膜３をプラズ
マＣＶＤ法により重ねて形成する（第２図（ｂ））。次
に、所望のパターンのレジスト膜４を形成しく第２［ｇ
（ｃ））、エツチングによりｎ ＋−８ｉ膜３及びａ
−Ｓ 、ｉ膜２の一部を残して他を除去する（第２図（
ｄ））。レジスト膜４を除去した（第２図（ｅ））後、
全面に金属膜５を蒸着により形成しく第２図（ｆ））、
その上に所望のパターンのレジスト膜６を形成する（第
２図（ｇ））。このレジスト膜６をマスクとして金属膜
５をエツチングして電極のパターン化を行ない、レジス
ｌ〜膜６を除去する（第２図（ｈ））。最後に、電極金
属膜５をマスクとしてｎ”−８ｊ膜３の露出部をエツチ
ングして（第２図Ｕ））、センサ素子が形成される。破
線円で囲んだ部分Ｅがセンサ素子の−１１１位である。
しかしながら上記製造方法によると、エツチングにより
パターン化されたｎ −Ｓ ＋膜のエツジ部分がシャー
プに形成されるため、第２図（ｊ）のＦで示した位置で
電極金属膜５の段切れが生じ易く、従って電極の断線が
問題となる。
パターン化されたｎ −Ｓ ＋膜のエツジ部分がシャー
プに形成されるため、第２図（ｊ）のＦで示した位置で
電極金属膜５の段切れが生じ易く、従って電極の断線が
問題となる。
（発明の目的）
本発明は、上記問題点を解消し、併せて製造工程を大幅
に簡略化し得るアモルファスシリコン等倍センサを提供
するものである。
に簡略化し得るアモルファスシリコン等倍センサを提供
するものである。
（発明の構成）
上記目的を達成するために、一列に配列される複数個の
センサ素子のｎ −Ｓ 、ｉ膜は、各素子間が連続した
一連の膜からなり、かつそのａ−８ｊ膜と各電極との界
面にイれぞれ独立したオーミック接触を得るための薄膜
層が設けられている構成とする。
センサ素子のｎ −Ｓ 、ｉ膜は、各素子間が連続した
一連の膜からなり、かつそのａ−８ｊ膜と各電極との界
面にイれぞれ独立したオーミック接触を得るための薄膜
層が設けられている構成とする。
」１記構成によれば、製造ｌ−程数が大幅に削減され、
さらに、一連のａ−８−１膜を、蒸着用マスクを用いて
被着、形成すれば、そのａ −Ｓ ｊ膜のエツジ部分が
なだらかなテーパー状になるため電極金属膜の段切第１
．がなくなる。
さらに、一連のａ−８−１膜を、蒸着用マスクを用いて
被着、形成すれば、そのａ −Ｓ ｊ膜のエツジ部分が
なだらかなテーパー状になるため電極金属膜の段切第１
．がなくなる。
（実施例）
以下図面に基づき実施例を詳細に説明する。第１図は、
本発明の一実施例の製造ｒｘ稈を示したものである。ま
ず、絶縁基板１−１−に、所望のパターンを有する蒸着
用の金属マスクを用いてプラズマＣＶ Ｄ法によりａ−
８ｉ膜２を被着、形成する（第１図（、、））。さらに
その七に重ねて同方法によりｒ）ゝ−８−４膜３を形成
する（第１図（ｂ））。この場合のマスクはａ −Ｓ
］膜２の場合のマスクと同一形状のものでよい。ここで
特記すべきことは、マスクを用いて所望のパターンに形
成され１．ｑ ａ −Ｓ ｊ膜は。
本発明の一実施例の製造ｒｘ稈を示したものである。ま
ず、絶縁基板１−１−に、所望のパターンを有する蒸着
用の金属マスクを用いてプラズマＣＶ Ｄ法によりａ−
８ｉ膜２を被着、形成する（第１図（、、））。さらに
その七に重ねて同方法によりｒ）ゝ−８−４膜３を形成
する（第１図（ｂ））。この場合のマスクはａ −Ｓ
］膜２の場合のマスクと同一形状のものでよい。ここで
特記すべきことは、マスクを用いて所望のパターンに形
成され１．ｑ ａ −Ｓ ｊ膜は。
そのエツジ部分がなだらかなテーパー状になることであ
る。従って次工程でそのトに形成される電極金属膜には
段切れが生じない。金属膜５は基板全面に蒸着により形
成される（第１図（Ｃ））。金属膜５の−１：に所望の
パターンのレジスト膜６を形成しく第１図（ｄ））、そ
のレジスト膜６をマスクとして金属膜５をエツチングす
る。このようにして電極のパターン化を行なった後、レ
ジスト膜６を除去する（第１図（ｅ））。最後に、電極
金属ｎ！Ｊ５をマスクとしてｎ”−８ｔ膜３の露出部を
エツチング除去しく第１図（ｆ））、センサ素子が形成
される。第１図（ｆ）に示す破線円Ｅで囲んだ部分がセ
ンサ素子の一単位である。
る。従って次工程でそのトに形成される電極金属膜には
段切れが生じない。金属膜５は基板全面に蒸着により形
成される（第１図（Ｃ））。金属膜５の−１：に所望の
パターンのレジスト膜６を形成しく第１図（ｄ））、そ
のレジスト膜６をマスクとして金属膜５をエツチングす
る。このようにして電極のパターン化を行なった後、レ
ジスト膜６を除去する（第１図（ｅ））。最後に、電極
金属ｎ！Ｊ５をマスクとしてｎ”−８ｔ膜３の露出部を
エツチング除去しく第１図（ｆ））、センサ素子が形成
される。第１図（ｆ）に示す破線円Ｅで囲んだ部分がセ
ンサ素子の一単位である。
以上のように構成された本実施例では、ａ−８ｉ膜２が
各素子毎に分離されていない一連の膜となっているが、
ａ −Ｓ ｉ膜２と電極との界面に設けられたオーミッ
ク接触を得るためのｎ″″−８ｉ膜が各素子毎に分離さ
れ独立しているので、ビット間でのクロストークは十分
小さく、実用」二問題はない。
各素子毎に分離されていない一連の膜となっているが、
ａ −Ｓ ｉ膜２と電極との界面に設けられたオーミッ
ク接触を得るためのｎ″″−８ｉ膜が各素子毎に分離さ
れ独立しているので、ビット間でのクロストークは十分
小さく、実用」二問題はない。
また、ａ−８Ｌ膜のエツジ部がなだらかなテーパー状に
なっているので、電極の断線もなくなる。
なっているので、電極の断線もなくなる。
（発明の効果）
＝４−
以上説明したように、本発明によれば、従来に比べて製
造工程数が大幅に減少し、コスト低減を図ることができ
るとともに、電極の断線問題も一挙に解決されて信頼性
が向−ヒするなど、極めて有効である。
造工程数が大幅に減少し、コスト低減を図ることができ
るとともに、電極の断線問題も一挙に解決されて信頼性
が向−ヒするなど、極めて有効である。
第１図は、本発明の一実施例の製造工程を示す図、第２
図は、従来例の製造工程を示す図である。 １−−−一基板、 ２・＝ ａ−８ｉ膜、 ３− ｎ”
−８ｉ膜、 ４，６ ・・・ レジスト膜、 ５ ・・
・金属膜。 特許出願人 株式会社 リ コー 第１区 （０）に）→１７３０＝「斗“ １１良１ （ｂ） ５イ乏ラナ２子ＺＥ２ ＝ ［寵王潴罷
〕ヨｍｌ］■ニ］ト′３ ↓ ” １、工ｉ−２毒 第２図
図は、従来例の製造工程を示す図である。 １−−−一基板、 ２・＝ ａ−８ｉ膜、 ３− ｎ”
−８ｉ膜、 ４，６ ・・・ レジスト膜、 ５ ・・
・金属膜。 特許出願人 株式会社 リ コー 第１区 （０）に）→１７３０＝「斗“ １１良１ （ｂ） ５イ乏ラナ２子ＺＥ２ ＝ ［寵王潴罷
〕ヨｍｌ］■ニ］ト′３ ↓ ” １、工ｉ−２毒 第２図
Claims (2)
- （１）一対の対向電極間にアモルファスシリコン膜が設
けられたものを１個のセンサ素子とし、このようなセン
サ素子が所定の間隔を開けて絶縁基板上に複数個一列に
配列されてなる一次元等倍センサにおいて、前記アモル
ファスシリコン膜は各素子間が連続した一連の膜からな
り、かつそのアモルファスシリコン膜と各電極との界面
にそれぞれ独立したオーミック接触を得るための薄膜層
が設けられていることを特徴とするアモルファスシリコ
ン等倍センサ。 - （２）前記一連のアモルファスシリコン膜は、蒸着用マ
スクを用いて被着、形成されたことを特徴とする特許請
求の範囲第（１）項記載のアモルファスシリコン等倍セ
ンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256630A JPS62117377A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコン等倍センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256630A JPS62117377A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコン等倍センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62117377A true JPS62117377A (ja) | 1987-05-28 |
Family
ID=17295277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60256630A Pending JPS62117377A (ja) | 1985-11-18 | 1985-11-18 | アモルフアスシリコン等倍センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117377A (ja) |
-
1985
- 1985-11-18 JP JP60256630A patent/JPS62117377A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114210B2 (ja) | 半導体装置の製造方法 | |
| JPS62117377A (ja) | アモルフアスシリコン等倍センサ | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07101735B2 (ja) | イメ−ジセンサの製造方法 | |
| JPS62166562A (ja) | イメ−ジセンサの製造方法 | |
| JP2924085B2 (ja) | 電極ラインの製造方法 | |
| JPH09186334A (ja) | トランジスタアレイの製造方法 | |
| JPS61128561A (ja) | イメ−ジセンサの製造方法 | |
| JP3163591B2 (ja) | 配線構体形成法 | |
| JPS62290171A (ja) | アモルフアスシリコン等倍センサの製造方法 | |
| JPS6170753A (ja) | 非晶質シリコンホトダイオ−ドの製造方法 | |
| JPS61116869A (ja) | イメ−ジセンサの製造方法 | |
| JPS63299270A (ja) | イメ−ジセンサの製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPS62210668A (ja) | アモルフアスシリコンイメ−ジセンサ | |
| JPS6254957A (ja) | イメ−ジセンサ | |
| JPS60117671A (ja) | 半導体装置の製造方法 | |
| JPH02153753A (ja) | サーマルヘッド | |
| JPS60262459A (ja) | 固体撮像装置の製造方法 | |
| JPH04223372A (ja) | 光センサの製造方法 | |
| JPH03174776A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS63227056A (ja) | イメ−ジセンサ |