JPS60196998A - Method of identifying multilayer circuit board - Google Patents

Method of identifying multilayer circuit board

Info

Publication number
JPS60196998A
JPS60196998A JP59052791A JP5279184A JPS60196998A JP S60196998 A JPS60196998 A JP S60196998A JP 59052791 A JP59052791 A JP 59052791A JP 5279184 A JP5279184 A JP 5279184A JP S60196998 A JPS60196998 A JP S60196998A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
conductor pattern
inner layer
reference hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59052791A
Other languages
Japanese (ja)
Other versions
JPH046117B2 (en
Inventor
徹 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Chemical Products Co Ltd
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Products Co Ltd
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Products Co Ltd, Toshiba Chemical Corp filed Critical Toshiba Chemical Products Co Ltd
Priority to JP59052791A priority Critical patent/JPS60196998A/en
Publication of JPS60196998A publication Critical patent/JPS60196998A/en
Publication of JPH046117B2 publication Critical patent/JPH046117B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は多層回路基板の識別方法に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a method for identifying multilayer circuit boards.

[発明の技術的背景とその問題点] 一般に多層回路基板には、第1図に拡大断面で示すよう
に、表層および裏面の導体パターン層1a、inの他に
複数層の絶縁層2a 、 2b 、・・・・・・を介し
て各絶縁層間に導体パターン層1b、1C1・・・・・
・が設けられている。
[Technical background of the invention and its problems] In general, a multilayer circuit board includes a plurality of insulating layers 2a and 2b in addition to conductor pattern layers 1a and 2b on the front and back surfaces, as shown in an enlarged cross section in FIG. ,... between each insulating layer via conductor pattern layers 1b, 1C1...
・ is provided.

これらの導体パターン層1a、lb、・・・1nは一般
に銅箔により形成されており、絶縁層はガラス繊維−エ
ポキシ樹脂、紙−エポキシ樹脂、紙−フェノール樹脂等
の複合材料により構成されている。
These conductor pattern layers 1a, lb, . . . 1n are generally made of copper foil, and the insulating layer is made of a composite material such as glass fiber-epoxy resin, paper-epoxy resin, paper-phenol resin, etc. .

これらの導体パターン層1a、lb、・・・1nは表層
および裏層合せて4層、6層、8層等多くの層からなっ
ており、中間層の導体パターン層1b。
These conductor pattern layers 1a, lb, .

1c、・・・は全て所定のパターンにエツチングされた
状態で絶縁層2a、2b・・・間に埋め込まれている。
1c, . . . are all etched into predetermined patterns and embedded between the insulating layers 2a, 2b, .

これら中間の導体パターンfi1b 、 IC、・・・
は、多層回路基板3が完成した状態では外部からは微か
に見える程度であり、完全に一透視することは不可能で
ある。
These intermediate conductor patterns fi1b, IC,...
When the multilayer circuit board 3 is completed, it is only slightly visible from the outside, and it is impossible to see through it completely.

この多層回路基板は、各種電気部品を取付けて使用する
際、所定の層の導体パターンに外部から穿孔された穴の
内面に金属めつき(スルーホールめっき)を施すことに
より、外部と導体パターン間を電気的に接続可能とされ
る。
When using this multilayer circuit board with various electrical components installed, metal plating (through-hole plating) is applied to the inner surface of the hole drilled from the outside in the conductor pattern of a predetermined layer. can be electrically connected.

穿孔は所望の導体パターンの位置に確実に行なう必要が
あるため、通常基準になる穴(内層基準穴)−を予め2
個以上穿けておき、この内層基準穴の位置を基準とし°
C図面寸法に基づいて所定の位置に穿孔することが行わ
れている。
Since it is necessary to make the holes reliably at the desired conductor pattern positions, the hole that will normally serve as the reference (inner layer reference hole) must be drilled 2 times in advance.
Make at least one hole and use the position of this inner layer reference hole as a reference.
Drilling is performed at predetermined positions based on C drawing dimensions.

この内装基準穴の穿孔方法としては、従来から次のよう
な方法が採られている。
Conventionally, the following method has been adopted as a method for drilling the interior reference hole.

(イ)表面層に微かに現れる中間層の内層基準穴のパタ
ーンを基にして、第2図に示すように、まずざぐり用ド
リル4を使用して内装基準穴より大きめのざぐり穴5を
この導体パターン層の位置まで正確に開ける。
(b) Based on the pattern of the inner layer reference hole of the intermediate layer that slightly appears on the surface layer, first use a counterbore drill 4 to drill a counterbore hole 5 larger than the inner reference hole, as shown in Figure 2. Open accurately to the position of the conductor pattern layer.

これによって導体パターン層1bがざぐり穴5の底に見
えるようになるので、この露出した導体パターン1i1
bの内層基準穴6を目視しながら所定の位置に多層回路
基板全体を貫通して内層基準穴を穿孔する。
As a result, the conductor pattern layer 1b becomes visible at the bottom of the counterbore hole 5, and the exposed conductor pattern 1i1
While visually observing the inner layer reference hole 6 of b, the inner layer reference hole is drilled at a predetermined position through the entire multilayer circuit board.

([])予め第3図に示すように、導体パターン層1b
の内層基準穴の部分に粘着剤により塩化ビニル樹脂フィ
ルムの小片7を貼っておぎ、多層回路基板3の完成後に
おいても導体パターン層1bの内層基準穴6の位置が外
部から容易に透視可能なようにしておき、この位置に(
イ)の場合と同様にざぐり用ドリルによりさぐり穴を開
けて所定の導体パターン層1bの内層基準穴の位置を露
出させ、その後導体パターン層1bの内層基準穴6の位
置に目視により穿孔する。この方法では、外部から内層
基準穴の位置がわかり易いうえに、ざぐり穴を開ける際
にさぐり用ドリルが塩化ビニル樹脂フィルムの小片7を
排出するタイミングに注意することにより誤って深くざ
ぐり過ぎることが防止できる。
([]) As shown in FIG. 3, conductor pattern layer 1b
A small piece 7 of vinyl chloride resin film is pasted with adhesive to the inner layer reference hole part of the conductor pattern layer 1b, so that the position of the inner layer reference hole 6 of the conductor pattern layer 1b can be easily seen from the outside even after the multilayer circuit board 3 is completed. and put it in this position (
As in the case of (a), a counter-boring drill is used to drill a hole to expose the position of the inner layer reference hole of the predetermined conductor pattern layer 1b, and then the hole is visually drilled at the position of the inner layer reference hole 6 of the conductor pattern layer 1b. With this method, the position of the inner layer reference hole is easy to see from the outside, and by paying attention to the timing when the spotting drill ejects the small piece 7 of the PVC resin film when counterboring the hole, it is possible to prevent accidentally counterboring too deep. can.

しかしながら、これら(イ)、(ロ)のいずれの方法に
おいても、所定の導体パターン層1bの内層基準穴6の
位置に穿孔するのに、まずおおよその位置に大きめのざ
ぐり穴を開けて中間導体パターン層1bの内層基準穴6
を露出させ、その後多層回路基板3全体を貫通して内層
基準穴6を穿孔するという2工程を必要とし、作業性が
悪いうえに特に前工程のさぐり穴の穿孔には熟練を要す
るため、自動9化が困難であるという欠点があった。
However, in both methods (a) and (b), in order to drill at the position of the inner layer reference hole 6 of the predetermined conductor pattern layer 1b, a large counterbore hole is first drilled at the approximate position and the intermediate conductor is Inner layer reference hole 6 of pattern layer 1b
It requires two steps: exposing the multilayer circuit board 3, and then drilling the inner layer reference hole 6 through the entire multilayer circuit board 3, which is not easy to work with, and especially requires skill in the previous process of drilling the groin hole. The disadvantage was that it was difficult to convert into 9.

また第4図に示1°ようにざぐり穴5の位置が内層基準
穴6の位置より大きくずれた場合には、ド、リルの位置
決めが難しくなる上に上面に連結した2つの穴の輪郭が
形成され゛C外観上打法しくないという難点があった。
Furthermore, if the position of the counterbore hole 5 deviates significantly from the position of the inner layer reference hole 6 as shown in FIG. There was a problem that the formed ``C'' did not look like an appropriate hitting method.

一方、多層回路基板の導体パターンは設計時に決定され
るから、その種類、内装基準穴の内径、位置等に関する
情報を多層回路基板上に印刷等により標示しておけば多
層回路基板の輪郭、または辺部から露出した導体パター
ンの位置を基準にして内装基準穴の位置および大きさを
決定することができ、かつ工程管理上でも便利なものと
考えられる。
On the other hand, since the conductor pattern of a multilayer circuit board is determined at the time of design, if information regarding the type, inner diameter of the internal reference hole, position, etc. is printed on the multilayer circuit board, the outline of the multilayer circuit board or The position and size of the internal reference hole can be determined based on the position of the conductor pattern exposed from the side part, and it is considered to be convenient in terms of process control.

しかしながらこのためには、印刷工程を必要と己、その
ための設備および手間を必要とするという難点がある。
However, this has the disadvantage that a printing process, equipment, and effort are required for this process.

[発明の目的] 本発明は、このような従来の欠点を解消すべくなされた
もので、印刷工程等の格別の工程を必要とせずに多層回
路基板の内層基準穴の内径、位置等の情報およびその種
類を識別することができ、かつざくり穴を穿設すること
なく1工程で容易に導体パターンの所定の位置に内層基
準穴を穿孔することができ、さらに工程管理にも利用可
能な多層回路基板の識別方法を提供することを目的とす
る。
[Purpose of the Invention] The present invention has been made to solve these conventional drawbacks, and it is possible to obtain information such as the inner diameter and position of the inner layer reference hole of a multilayer circuit board without requiring any special process such as a printing process. It is possible to identify the inner layer and its type, and it is possible to easily drill inner layer reference holes at predetermined positions of the conductor pattern in one process without drilling counterbored holes. Furthermore, it can be used for process control. The purpose of this invention is to provide a method for identifying circuit boards.

[発明の概要] すなわち本発明の多層回路基板の識別方法は、(A>多
層回路基板の辺部に、中間層の導体パターンを、この多
層回路基板の種類その他この多層回路基板に関する必要
情報に対応させて固有の長さおよび/または間隔で複数
箇所露出させたコードエリアを形成する工程と、 (B)前記コードエリアの導体パターンの外縁部の露出
した長さぁよび/または間隔を検出してこの多層回路基
板の種類その他この多層回路基板に関する必要情報を読
取る工程 とからなることを特徴とし°Cいる。
[Summary of the Invention] That is, the method for identifying a multilayer circuit board of the present invention consists of (A) identifying the conductor pattern of the intermediate layer on the side of the multilayer circuit board, the type of the multilayer circuit board, and other necessary information regarding the multilayer circuit board; (B) detecting the exposed length and/or spacing of the outer edge of the conductive pattern of the code area; The method is characterized by comprising a step of reading the type of the multilayer circuit board and other necessary information regarding the multilayer circuit board.

[発明の実施例] 以下本発明の一実施例を図面に基づいて説明する。[Embodiments of the invention] An embodiment of the present invention will be described below based on the drawings.

第5図は一般の多層回路基板の導体パターンを概念的に
示す平面図である。
FIG. 5 is a plan view conceptually showing a conductor pattern of a general multilayer circuit board.

第5図において1多層回路基板3の導体!<ターン層1
bの外縁部には、通常内層基準穴〇の設けられている導
体パターンの外縁部が露出しているが、導体パターンを
形成する際、この外縁部に【よ通常各辺毎に複数の導体
パターンのない部分、すなわち導体パターンの不連続部
分Cが現われる。
In FIG. 5, 1 conductor of multilayer circuit board 3! <Turn layer 1
The outer edge of the conductor pattern where the inner layer reference hole 〇 is normally provided is exposed at the outer edge of b, but when forming the conductor pattern, the outer edge of the conductor pattern is A portion without a pattern, that is, a discontinuous portion C of the conductor pattern appears.

この不連続部分Cは多層回路基板3の設計段階におい(
決められるものであるから、この不連続部分Cと内層基
準穴〇との相対位置関係は予め決定されている。
This discontinuous portion C was created at the design stage of the multilayer circuit board 3 (
Therefore, the relative positional relationship between the discontinuous portion C and the inner layer reference hole O is determined in advance.

本発明においては、この外縁部の露出する銅箔に、その
多層回路基板の種類、内装基準穴の内径、位置情報等を
表わすコードに対応させて固有の長さ/および間隔で複
数箇所の切欠部を例えばエツチング等の方法により設け
てコードエリアが形成される。
In the present invention, the copper foil exposed at the outer edge has multiple notches at specific lengths/intervals corresponding to codes representing the type of multilayer circuit board, the inner diameter of the interior reference hole, position information, etc. A code area is formed by providing a section by etching or the like.

多層回路基板の種類等を表わすコードとこの多層回路基
板の銅箔の切欠部との対応は、銅箔の露出部をl 11
+、切欠部を0″として2進化コードにより行なっても
よく、また全く独自のコードで行なうようにしてもよい
The correspondence between the code indicating the type of multilayer circuit board and the notch in the copper foil of this multilayer circuit board is as follows:
+, the notch may be set to 0'' and a binary code may be used, or a completely unique code may be used.

標示される内容は、多層回路基板の種類、内装基準穴の
内径、位置情報の他任意の情報を標示することができる
The displayed content may include the type of multilayer circuit board, the inner diameter of the interior reference hole, position information, and other arbitrary information.

しかして、この実施例においては、多層回路基板3の完
成後、この多層回路基板3の4つの辺部が研削され、各
辺が平滑にされるとともに多層回路基板3の導体パター
ン層1bに形成されたコードエリアが露出される。
In this embodiment, after the multilayer circuit board 3 is completed, the four sides of the multilayer circuit board 3 are ground, each side is smoothed, and the conductive pattern layer 1b of the multilayer circuit board 3 is formed. exposed code area.

次にこの多層回路基板3の導体パターンの各辺における
導体バタ、−ンあ不連続点PX、PYの位置が検出され
、かつ前述したコードが読取られる。
Next, the positions of the discontinuous points PX and PY on each side of the conductor pattern of the multilayer circuit board 3 are detected, and the above-mentioned code is read.

この不連続点PX、、PY等の位置の検出手段および読
取り手段としては電気接点による方法が簡便であるが、
この方法に限らず、例えば光学的に検出することも可能
である。
As means for detecting and reading the positions of these discontinuous points PX, PY, etc., it is convenient to use electrical contacts.
Not limited to this method, for example, optical detection is also possible.

第6図はこのような検出に用いられる検出装置の1例を
示す平面図、第7図はそのv■力方向ら見た側面図であ
る。
FIG. 6 is a plan view showing an example of a detection device used for such detection, and FIG. 7 is a side view of the same as seen from the v-force direction.

この検出装置8は、上面に位置決め用のストッパー9.
9を備えた基盤10と、多層回路基板3を固定するため
の真空吸111.11と、多層回路基板3の辺部に露出
した導体パターン層の不連続点を検出する3絹の不連続
点検知装置12とから構成されている。
This detection device 8 has a positioning stopper 9 on the top surface.
9, a vacuum suction 111.11 for fixing the multilayer circuit board 3, and 3 silk discontinuities for detecting discontinuities in the conductor pattern layer exposed on the sides of the multilayer circuit board 3. It is composed of a detection device 12.

不連続点検知装置12は、真空吸盤11.11に固定さ
れる多層回路基板3の辺部に沿って配置された流体シリ
ンダー13と、この流体シリンダー13のピストン14
の先端に固定されたローラー状電気接点15と、この電
気接点15のおよその位置を計測する目盛板16と、図
示を省略した、電気接点15の導体パターン仁の接触の
有無を検出する検出回路および電気接点の位置信号およ
び検出コードをドリルの駆動制御回路に送ってドリルを
内層基準穴の穿孔位置へ移動させる穿孔位置制御回路お
よびコード読取り回路とから構成されている。17は目
盛板の指標、18は導体パターンへ検出電圧を供給する
だめの電極である。
The discontinuity detection device 12 includes a fluid cylinder 13 disposed along the side of the multilayer circuit board 3 fixed to a vacuum suction cup 11.11, and a piston 14 of the fluid cylinder 13.
A roller-shaped electrical contact 15 fixed to the tip of the electrical contact 15, a scale plate 16 that measures the approximate position of the electrical contact 15, and a detection circuit (not shown) that detects whether or not the conductor pattern of the electrical contact 15 is in contact. and a drilling position control circuit and a code reading circuit that send position signals and detection codes of the electrical contacts to the drive control circuit of the drill to move the drill to the drilling position of the inner layer reference hole. Reference numeral 17 indicates an index of the scale plate, and reference numeral 18 indicates an electrode for supplying a detection voltage to the conductor pattern.

この検出装置8においては、まず、多層回路基板3が一
辺をストッパー9.9に当接されて位置決めされ、次い
で真空吸盤11に吸引固定される。
In this detection device 8, first, the multilayer circuit board 3 is positioned by abutting one side against the stopper 9.9, and then is suctioned and fixed to the vacuum suction cup 11.

次に電極18を多層回路基板3の導体パターンのコード
エリア以外の任意の位置に接触させ、流体シリンダー1
3を作動させて第8図に示すようにピストン14先端の
電気接点15を多層回路基板19の露出した導体パター
ン1bに当接させた状態で多層回路基板19の各辺に沿
つ”C移動させる。
Next, the electrode 18 is brought into contact with any position other than the code area of the conductive pattern of the multilayer circuit board 3, and the fluid cylinder 1
3 and move the electrical contact 15 at the tip of the piston 14 along each side of the multilayer circuit board 19 with the electric contact 15 in contact with the exposed conductor pattern 1b of the multilayer circuit board 19 as shown in FIG. let

これ・によって、電極18と電気接点15間の電気的断
続から不連続点Px、Pyが検出され、かつコードエリ
アからコードの内容が読取られる。
As a result, discontinuity points Px and Py are detected from the electrical disconnection between the electrode 18 and the electrical contact 15, and the contents of the code are read from the code area.

このようにして各辺の不連続点の位置がめられ、かつコ
ードの内容が読取られた後、第5図における不連続点P
×、PYからコードエリアから読取られたX、Yの距離
だけ移動させた位置が内層基準穴の位置と判断される。
After the position of the discontinuous point on each side is determined in this way and the contents of the code are read, the discontinuous point P in FIG.
The position moved from x and PY by the distances X and Y read from the code area is determined to be the position of the inner layer reference hole.

なお第9図は、導体パターンの外縁部に8ビツトのコー
ドエリアを設け、このエリア内の銅箔に切欠部C′を形
成してコード化したもので、第9図に示した例では16
進数で4 A Hと標示されている。
In addition, in FIG. 9, an 8-bit code area is provided at the outer edge of the conductor pattern, and a notch C' is formed in the copper foil within this area to code.In the example shown in FIG.
It is marked 4 AH in base numbers.

まIc第10図は、直接的に3つのタイプを判別するよ
うにした場合の例であり、切欠部C′の位置により識別
される。
FIG. 10 shows an example in which three types are directly discriminated, and the discrimination is made by the position of the notch C'.

なお、読取り用の電気接点は、第6図に示したようにI
 II!itであってもよいが、第9図および第10図
に示したJ:うにビット数に対応した数の接点を使用す
るようにしてもよい。この場合電気接点はローラー状と
する必要はない。
The electrical contact for reading is I as shown in Figure 6.
II! However, the number of contacts corresponding to the number of bits shown in FIGS. 9 and 10 may also be used. In this case, the electrical contact need not be roller-shaped.

きしたがって、この位置データに基づいてドリルを゛゛
位置決めし、穿孔すれば所定の位置に内層基準穴を穿孔
す゛ることかできる。
Therefore, by positioning the drill and drilling based on this position data, it is possible to drill an inner layer reference hole at a predetermined position.

なお、辺に沿って設(プた内装゛基準穴の位置が完全に
辺と平行になっている場合には、上述したように直交す
る2つの辺の不連続点を検出しただけで内装基準穴を穿
孔することが可能であるが、必要に応じて他の辺につい
ても不連続点を検出してこれを基準とするようにしても
よい。また上述した不連続点に代えてコードエリアの切
欠部の位置を基準にして内装基準穴の位置をめるように
してもよい。
In addition, if the position of the interior reference hole set along the side is completely parallel to the side, the interior standard can be determined by simply detecting a discontinuity point between two orthogonal sides as described above. It is possible to drill holes, but if necessary, discontinuous points on other sides may also be detected and used as a reference.Also, instead of the discontinuous points mentioned above, the discontinuous points in the code area The interior reference hole may be positioned based on the position of the notch.

さらにドリルの位置決めをこの不連続点の位置データを
基に、自動で行なわせることも可能であるが、必要に応
じて不連続点の位置を多層回路基板上に標示し、作図に
より内層基準穴の位置をめて、この位置に手作業により
内層基準穴を穿設することも可0はぐある。
Furthermore, it is possible to automatically position the drill based on the position data of this discontinuous point, but if necessary, the position of the discontinuous point can be marked on the multilayer circuit board and the inner layer reference hole can be drawn by drawing. It is also possible to manually drill the inner layer reference hole at this position.

まIc本発明によれば、多層回路基板の種類も任意の工
程において識別できるので、これを自動的に処理して工
程管理上の管理データとして利用することも可能である
Furthermore, according to the present invention, the type of multilayer circuit board can also be identified in any process, so it is also possible to automatically process this and use it as management data for process management.

[発明の効果] 以上説明したように本発明によれば、多層回路基板の内
層M単穴を1工程で容易に穿設することができ、また内
層基準穴の位置検出および穿孔を特に人手に頼らず行な
うこともできるので、全体のシステムを自動化すること
が可能である。
[Effects of the Invention] As explained above, according to the present invention, the inner layer M single hole of a multilayer circuit board can be easily drilled in one step, and the position detection and drilling of the inner layer reference hole can be particularly done manually. Since it can be done without relying on other people, it is possible to automate the entire system.

また多層回路基板の種類も識別可能であるから、これを
自動で処理して工程管理の合理化をはかることも可能で
ある。
Furthermore, since the type of multilayer circuit board can be identified, it is also possible to automatically process this to streamline process management.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は多層回路基板を概念的に示ず拡大断面図、第2
図は内層基準穴ま、でざぐり穴を穿設した状態を示り゛
断面図、第3図は他の従来の方法に用いられる塩化ビニ
ル(H脂の小片を埋設した多層回路基板の拡大断面図、
第4図は従来の方法においてざぐり穴の底部に現われた
内層基準穴を示す平面図、第5図は多層回路基板を概念
的に示す平面図、第6図は本発明の実施例に使用する内
層基準尺検出装置を示ず平面図、第7図はその側面図−
1第8図は電気接点おにびその多層回路基板への当接位
置を示す正面図、第9図および第10図はコード化され
た導体パターンを示す平面図である。 1a・・・1o・・・導体パターン層 2a、2b・・・絶縁層 3・・・、・・・・・・・・・・・・多層回路基板4・
・・・・・・・・・・・・・・ざぐり用ドリル5′・・
・・・・・・・・・・・・・ざぐり穴6・・・・・・・
・・・・・・・・内層基準穴7・・・・・・・・・・・
・・・・塩化ビニル樹脂フィルムの小片 8・・・・・・・・・・・・・・・内層基準尺検出装置
9・・・・・・・・・・・・・・・ストッパー11・・
・・・・・・・・・・・・・真空吸盤12・・・・・・
・・・・・・・・・不連続点検知装置13・・・・・・
・・・・・・・・・流体シリンダー14・・・・・・・
・・・・・・・・ピストン15・・・・・・・・・・・
・・・・電気接点PX、PY・・・・・・不連続点 代理人弁理士 須 山 佐 − 第1区 第2図 第3図 第4図 第5図 第6図 第7図 第8図
Figure 1 is an enlarged sectional view, not conceptually showing the multilayer circuit board;
The figure shows a cross-sectional view of a counterbore hole drilled up to the inner layer reference hole, and Figure 3 is an enlarged cross-sectional view of a multilayer circuit board in which small pieces of vinyl chloride (H resin) are embedded, which is used in other conventional methods. figure,
FIG. 4 is a plan view showing an inner layer reference hole that appears at the bottom of a counterbore in the conventional method, FIG. 5 is a plan view conceptually showing a multilayer circuit board, and FIG. 6 is a plan view used in an embodiment of the present invention. A plan view without showing the inner layer standard measuring device, and FIG. 7 is a side view.
1. FIG. 8 is a front view showing the electrical contacts and their contact positions on the multilayer circuit board, and FIGS. 9 and 10 are plan views showing the coded conductor patterns. 1a...1o...Conductor pattern layers 2a, 2b...Insulating layer 3...Multilayer circuit board 4...
・・・・・・・・・・・・Countersboring drill 5'...
・・・・・・・・・・・・Counterbore hole 6・・・・・・・・・
・・・・・・・・・Inner layer reference hole 7・・・・・・・・・・・・
...Small piece of vinyl chloride resin film 8 .....Inner layer standard detection device 9 ..... Stopper 11.・
・・・・・・・・・・・・Vacuum sucker 12・・・・・・
......Discontinuity point detection device 13...
......Fluid cylinder 14...
・・・・・・・・・Piston 15・・・・・・・・・・・・
...Electrical contacts PX, PY...Discontinuity point Patent attorney Sa Suyama - Ward 1, Figure 2, Figure 3, Figure 4, Figure 5, Figure 6, Figure 7, Figure 8

Claims (1)

【特許請求の範囲】 (1)<A)多層回路基板の辺部に、中間層の導体パタ
ーンを、この多層回路基板の種類その他この多層回路基
板に関する必要情報に対応させて固有の良さおよび/ま
たは間隔で複数箇所露出させたコードエリアを形成する
工程と、 (8)前記コードエリアの導体パターンの外縁部の露出
した長さぁよび/または間隔を検出してこの多層回路基
板の種類その他この多層回路基板に関する必要情報を読
取る工程 とからなることを特徴とする多層回路基板の識別方法。
[Scope of Claims] (1)<A) A conductor pattern of an intermediate layer is formed on the side portion of a multilayer circuit board in accordance with the type of the multilayer circuit board and other necessary information regarding the multilayer circuit board to improve its inherent quality and/or (8) detecting the exposed length and/or spacing of the outer edge of the conductor pattern in the code area, and detecting the type of the multilayer circuit board; A method for identifying a multilayer circuit board, comprising the step of reading necessary information regarding the circuit board.
JP59052791A 1984-03-19 1984-03-19 Method of identifying multilayer circuit board Granted JPS60196998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59052791A JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59052791A JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Publications (2)

Publication Number Publication Date
JPS60196998A true JPS60196998A (en) 1985-10-05
JPH046117B2 JPH046117B2 (en) 1992-02-04

Family

ID=12924654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59052791A Granted JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS60196998A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102397A (en) * 1986-10-20 1988-05-07 フアナツク株式会社 Multilayer printed interconnection board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102397A (en) * 1986-10-20 1988-05-07 フアナツク株式会社 Multilayer printed interconnection board
JPH0754874B2 (en) * 1986-10-20 1995-06-07 フアナツク株式会社 Multilayer printed wiring board

Also Published As

Publication number Publication date
JPH046117B2 (en) 1992-02-04

Similar Documents

Publication Publication Date Title
JP4640815B2 (en) Wiring circuit board assembly sheet and manufacturing method thereof
CN109195313A (en) A kind of Novel back drilling testing hole production method
US6232559B1 (en) Multi-layer printed circuit board registration
US4898636A (en) Multilayer printed wiring registration method and apparatus
JPS60196998A (en) Method of identifying multilayer circuit board
JPS62271612A (en) Drilling method for printed wiring board
JPH05158606A (en) Sense part of position detection device and its manufacture
CN108650795B (en) Coding method and processing method of packaging substrate and packaging substrate
JPH0418718B2 (en)
JPS60197322A (en) Method of inner layer reference hole in multi-layer circuit board
CN212696266U (en) Pad structure of printed circuit board
JPS61125714A (en) Method for detecting hole drilling position on multi-layer printing wiring board
JPH0132763Y2 (en)
JP3991818B2 (en) Tape carrier with multilayer wiring
JP4254447B2 (en) Tape carrier with double-sided wiring and tape carrier with multilayer wiring
CN212006991U (en) Jig for detecting substrate mark position
JPS61171199A (en) Drilling of reference manufacture hole for multilayer printed wiring board
CN115996522A (en) Buried resistor structure and manufacturing method thereof
JP2561840B2 (en) Multilayer circuit board
JPS6320645B2 (en)
JPS60254784A (en) Method of producing printed board
JPS60114493A (en) Antennal sensor
JPS6218787A (en) Printed wiring board for ic card
JPS6124298A (en) Method of producing multilayer printed board
JPS63237806A (en) Unfinished through-hole detection jig