JPH046117B2 - - Google Patents

Info

Publication number
JPH046117B2
JPH046117B2 JP59052791A JP5279184A JPH046117B2 JP H046117 B2 JPH046117 B2 JP H046117B2 JP 59052791 A JP59052791 A JP 59052791A JP 5279184 A JP5279184 A JP 5279184A JP H046117 B2 JPH046117 B2 JP H046117B2
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
conductor pattern
reference hole
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59052791A
Other languages
Japanese (ja)
Other versions
JPS60196998A (en
Inventor
Tooru Murayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Chemical Products Co Ltd
Original Assignee
Toshiba Chemical Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Products Co Ltd filed Critical Toshiba Chemical Products Co Ltd
Priority to JP59052791A priority Critical patent/JPS60196998A/en
Publication of JPS60196998A publication Critical patent/JPS60196998A/en
Publication of JPH046117B2 publication Critical patent/JPH046117B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は多層回路基板の識別方法に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a method for identifying multilayer circuit boards.

[発明の技術的背景とその問題点] 一般に多層回路基板には、第1図に拡大断面で
示すように、表層および裏層の導体パターン層1
a,1nの他に複数層の絶縁層2a,2b,…を
介して各絶縁層間に導体パターン層1b,1c,
…が設けられている。
[Technical background of the invention and its problems] Generally, a multilayer circuit board has a conductor pattern layer 1 on the front layer and the back layer, as shown in an enlarged cross section in FIG.
In addition to a, 1n, conductive pattern layers 1b, 1c,
...is provided.

これらの導体パターン層1a,1b,…1nは
一般に銅箔により形成されており、絶縁層はガラ
ス繊維−エポキシ樹脂、紙−エポキシ樹脂、紙−
フエノール樹脂等の複合材料により構成されてい
る。
These conductor pattern layers 1a, 1b, ... 1n are generally made of copper foil, and the insulating layers are made of glass fiber-epoxy resin, paper-epoxy resin, paper-epoxy resin, etc.
It is constructed from a composite material such as phenolic resin.

これらの導体パターン層1a,1b,…1nは
表層および裏層合せて4層、6層、8層等多くの
層からなつており、中間層の導体パターン層1
b,1c,…は全て所定のパターンにエツチング
された状態で絶縁層2a,2b…間に埋め込まれ
ている。
These conductor pattern layers 1a, 1b, ... 1n are composed of many layers such as 4 layers, 6 layers, 8 layers in total of the surface layer and the back layer, and the conductor pattern layer 1 as an intermediate layer.
b, 1c, . . . are all etched into predetermined patterns and embedded between the insulating layers 2a, 2b, .

これら中間の導体パターン層1b,1c,…
は、多層回路基板3が完成した状態では外部から
は微かに見える程度であり、完全に透視すること
は不可能である。
These intermediate conductor pattern layers 1b, 1c,...
When the multilayer circuit board 3 is completed, it is only slightly visible from the outside, and it is impossible to see through it completely.

この多層回路基板は、各種電気部品を取付けて
使用する際、所定の層の導体パターンに外部から
穿孔された穴の内面に金属めつき(スルーホール
めつき)を施すことにより、外部と導体パターン
間を電気的に接続可能とされる。
When using this multilayer circuit board with various electrical components installed, it is possible to connect the conductor pattern to the outside by applying metal plating (through-hole plating) to the inner surface of the hole drilled from the outside in the conductor pattern of a predetermined layer. It is possible to electrically connect between them.

穿孔は所望の導体パターンの位置に確実に行な
う必要があるため、通常基準になる穴(内層基準
穴)を予め2個以上穿けておき、この内層基準穴
の位置を基準として図面寸法に基づいて所定の位
置に穿孔することが行われている。
Since it is necessary to make the holes reliably at the desired conductor pattern positions, two or more holes that serve as reference holes (inner layer reference holes) are usually drilled in advance, and the holes are drilled based on the drawing dimensions using the inner layer reference hole positions as a reference. Drilling holes in predetermined locations is performed.

この内装基準穴の穿孔方法としては、従来から
次のような方法が採られている。
Conventionally, the following method has been adopted as a method for drilling the interior reference hole.

(イ) 表面層に微かに現れる中間層の内層基準穴の
パターンを基にして、第2図に示すように、ま
ずざぐり用ドリル4を使用して内装基準穴より
大きめのざぐり穴5をこの導体パターン層の位
置まで正確に開ける。
(b) Based on the pattern of the inner layer reference hole of the intermediate layer that slightly appears on the surface layer, first use a counterbore drill 4 to drill a counterbore hole 5 larger than the inner reference hole, as shown in Figure 2. Open accurately to the position of the conductor pattern layer.

これによつて導体パターン層1bがざぐり穴
5の底に見えるようになるので、この露出した
導体パターン層1bの内層基準穴6を目視しな
がら所定の位置に多層回路基板全体を貫通して
内層基準穴を穿孔する。
As a result, the conductor pattern layer 1b becomes visible at the bottom of the counterbore hole 5, so while visually checking the inner layer reference hole 6 of the exposed conductor pattern layer 1b, penetrate the entire multilayer circuit board at a predetermined position. Drill a reference hole.

(ロ) 予め第3図に示すように、導体パターン層1
bの内層基準穴の部分に粘着剤により塩化ビニ
ル樹脂フイルムの小片7を貼つておき、多層回
路基板3の完成後においても導体パターン層1
bの内層基準穴6の位置が外部から容易に透視
可能なようにしておき、この位置に(イ)の場合と
同様にざぐり用ドリルによりざぐり穴を開けて
所定の導体パターン層1bの内層基準穴の位置
を露出させ、その後導体パターン層1bの内層
基準穴6の位置に目視により穿孔する。この方
法では、外部から内層基準穴の位置がわかり易
いうえに、ざぐり穴を開ける際にざぐり用ドリ
ルが塩化ビニル樹脂フイルムの小片7を排出す
るタイミングに注意することにより誤つて深く
ざぐり過ぎることが防止できる。
(b) As shown in FIG.
A small piece 7 of vinyl chloride resin film is pasted with adhesive on the inner layer reference hole part b, so that the conductor pattern layer 1
The position of the inner layer reference hole 6 in b is made so that it can be easily seen from the outside, and as in the case of (a), a counterbore hole is drilled at this position with a counterbore drill to set the inner layer reference of the predetermined conductor pattern layer 1b. The position of the hole is exposed, and then the hole is visually drilled at the position of the inner layer reference hole 6 of the conductive pattern layer 1b. With this method, the position of the inner layer reference hole is easy to see from the outside, and by paying attention to the timing at which the counterbore drill ejects the small piece 7 of the PVC resin film when counterbore the hole, it is possible to prevent the counterbore from being erroneously counterbore too deep. can.

しかしながら、これら(イ)、(ロ)のいずれの方法に
おいても、所定の導体パターン層1bの内層基準
穴6の位置に穿孔するのに、まずおおよその位置
に大きめのざぐり穴を開けて中間導体パターン層
1bの内層基準穴6を露出させ、その後多層回路
基板3全体を貫通して内層基準穴6を穿孔すると
いう2工程を必要とし、作業性が悪いうえに特に
前工程のざぐり穴の穿孔には熱練を要するため、
自動化が困難であるという欠点があつた。また第
4図に示すようにざぐり穴5の位置が内層基準穴
6の位置より大きくずれた場合には、ドリルの位
置決めが難しくなる上に上面に連結した2つの穴
の輪郭が形成されて外観上好ましくないという難
点があつた。
However, in both methods (a) and (b), in order to drill at the position of the inner layer reference hole 6 of the predetermined conductor pattern layer 1b, a large counterbore hole is first drilled at the approximate position and the intermediate conductor is This requires two steps: exposing the inner layer reference hole 6 of the pattern layer 1b, and then drilling the inner layer reference hole 6 through the entire multilayer circuit board 3, which has poor workability and is particularly difficult for the counterbore holes to be drilled in the previous step. Because it requires a lot of practice,
The drawback was that it was difficult to automate. Furthermore, as shown in Fig. 4, if the position of the counterbore hole 5 deviates significantly from the position of the inner layer reference hole 6, it becomes difficult to position the drill, and the outline of two connected holes is formed on the top surface, resulting in an external appearance. The problem was that it was not very good.

一方、多層回路基板の導体パターンは設計時に
決定されるから、その種類、内装基準穴の内径、
位置等に関する情報を多層回路基板上に印刷等に
より標示しておけば多層回路基板の輪郭、または
辺部から露出した導体パターンの位置を基準にし
て内装基準穴の位置および大きさを決定すること
ができ、かつ工程管理上でも便利なものと考えら
れる。
On the other hand, since the conductor pattern of a multilayer circuit board is determined at the time of design, its type, inner diameter of the internal reference hole, etc.
If information regarding the position etc. is indicated by printing etc. on the multilayer circuit board, the position and size of the internal reference hole can be determined based on the outline of the multilayer circuit board or the position of the conductor pattern exposed from the side part. It is considered to be convenient in terms of process control.

しかしながらこのためには、印刷工程を必要と
し、そのための設備および手間を必要とするとい
う難点がある。
However, this requires a printing process, which requires equipment and time, which is a drawback.

[発明の目的] 本発明は、このような従来の欠点を解消すべく
なされたもので、印刷工程等の格別の工程を必要
とせずに多層回路基板の内層基準穴の内径、位置
等の情報およびその種類を識別することができ、
かつざぐり穴を穿設することなく1工程で容易に
導体パターンの所定の位置に内層基準穴を穿孔す
ることができ、さらに工程管理にも利用可能な多
層回路基板の識別方法を提供することを目的とす
る。
[Purpose of the Invention] The present invention has been made to solve these conventional drawbacks, and it is possible to obtain information such as the inner diameter and position of the inner layer reference hole of a multilayer circuit board without requiring any special process such as a printing process. and its type can be identified,
It is an object of the present invention to provide a multilayer circuit board identification method that can easily drill inner layer reference holes at predetermined positions of a conductor pattern in one step without drilling counterbore holes, and that can also be used for process control. purpose.

[発明の概要] すなわち本発明の多層回路基板の識別方法は、 (A) 多層回路基板の辺部に、中間層の導体パター
ンを、この多層回路基板の種類その他この多層
回路基板に関する必要情報に対応させて固有の
長さおよび/または間隔で複数箇所露出させた
コードエリアを形成する工程と、 (B) 前記コードエリアの導体パターンの外縁部の
露出した長さおよび/または間隔を検出してこ
の多層回路基板の種類その他この多層回路基板
に関する必要情報を読取る工程 とからなることを特徴としている。
[Summary of the Invention] That is, the method for identifying a multilayer circuit board of the present invention is as follows: (A) The conductor pattern of the intermediate layer is attached to the side of the multilayer circuit board to identify the type of the multilayer circuit board and other necessary information regarding the multilayer circuit board. (B) detecting the exposed length and/or spacing of the outer edge of the conductor pattern of the code area; The method is characterized by a step of reading the type of the multilayer circuit board and other necessary information regarding the multilayer circuit board.

[発明の実施例] 以下本発明の一実施例を図面に基づいて説明す
る。
[Embodiment of the Invention] An embodiment of the present invention will be described below based on the drawings.

第5図は一般に多層回路基板の導体パターンを
概念的に示す平面図である。
FIG. 5 is a plan view conceptually showing a conductor pattern of a multilayer circuit board.

第5図において、多層回路基板3の導体パター
ン層1bの外縁部には、通常内層基準穴6の設け
られている導体パターンの外縁部が露出している
が、導体パターンを形成する際、この外縁部には
通常各辺毎に複数の導体パターンのない部分、す
なわち導体パターンの不連続部分Cが現われる。
この不連続部分Cは多層回路基板3の設計段階に
おいて決められるものであるから、この不連続部
分Cと内層基準穴6との相対位置関係は予め決定
されている。
In FIG. 5, the outer edge of the conductor pattern layer 1b of the multilayer circuit board 3, where the inner layer reference hole 6 is normally provided, is exposed. At the outer edge, a plurality of portions without a conductor pattern, that is, discontinuous portions C of the conductor pattern usually appear on each side.
Since this discontinuous portion C is determined at the design stage of the multilayer circuit board 3, the relative positional relationship between this discontinuous portion C and the inner layer reference hole 6 is determined in advance.

本発明においては、この外縁部の露出する銅箔
に、その多層回路基板の種類、内装基準穴の内
径、位置情報等を表わすコードに対応させて固有
の長さ/および間隔で複数箇所の切欠部を例えば
エツチング等の方法により設けてコードエリアが
形成される。
In the present invention, the copper foil exposed at the outer edge has multiple notches at specific lengths/intervals corresponding to codes representing the type of multilayer circuit board, the inner diameter of the interior reference hole, position information, etc. A code area is formed by providing a section by etching or the like.

多層回路基板の種類等を表わすコードとこの多
層回路基板の銅箔の切欠部との対応は、銅箔の露
出部を“1”、切欠部を“0”として2進化コー
ドにより行なつてもよく、また全く独自のコード
で行なうようにしてもよい。
The correspondence between the code representing the type of multilayer circuit board and the notch in the copper foil of this multilayer circuit board can be done using a binary code, with the exposed part of the copper foil being "1" and the notch being "0". You may even write your own code to do this.

標示される内容は、多層回路基板の種類、内装
基準穴の内径、位置情報の他任意の情報を標示す
ることができる。
The displayed content may include the type of multilayer circuit board, the inner diameter of the interior reference hole, position information, and other arbitrary information.

しかして、この実施例においては、多層回路基
板3の完成後、この多層回路基板3の4つの辺部
が研削され、各辺が平滑にされるとともに多層回
路基板3の導体パターン層1bに形成されたコー
ドエリアが露出される。
In this embodiment, after the multilayer circuit board 3 is completed, the four sides of the multilayer circuit board 3 are ground, each side is smoothed, and the conductive pattern layer 1b of the multilayer circuit board 3 is formed. exposed code area.

次にこの多層回路基板3の導体パターンの各辺
における導体パターンの不連続点PX,PYの位置
が検出され、かつ前述したコードが読取られる。
この不連続点PX,PY等の位置の検出手段および
読取り手段としては電気接点による方法が簡便で
あるが、この方法に限らず、例えば光学的に検出
することも可能である。
Next, the positions of discontinuous points P X and P Y of the conductor pattern on each side of the conductor pattern of this multilayer circuit board 3 are detected, and the above-mentioned code is read.
As means for detecting and reading the positions of these discontinuous points P.sub.X , P.sub.Y , etc., it is convenient to use electrical contacts, but the method is not limited to this method, and it is also possible to detect them optically, for example.

第6図はこのような検出に用いられる検出装置
の1例を示す平面図、第7図はその方向から見
た側面図である。
FIG. 6 is a plan view showing an example of a detection device used for such detection, and FIG. 7 is a side view as seen from that direction.

この検出装置8は、上面に位置決め用のストツ
パー9,9を備えた基盤10と、多層回路基板3
を固定するための真空吸盤11,11と、多層回
路基板3の辺部に露出した導体パターン層の不連
続点を検出する3組の不連続点検知装置12とか
ら構成されている。
This detection device 8 includes a base plate 10 having positioning stoppers 9 on its upper surface, and a multilayer circuit board 3.
It consists of vacuum suction cups 11, 11 for fixing the multilayer circuit board 3, and three sets of discontinuity detection devices 12 for detecting discontinuities in the conductor pattern layer exposed on the sides of the multilayer circuit board 3.

不連続点検知装置12は、真空吸盤11,11
に固定される多層回路基板3の辺部に沿つて配置
された流体シリンダー13と、この流体シリンダ
ー13のピストン14の先端に固定されたローラ
ー状電気接点15と、この電気接点15のおよそ
の位置を計測する目盛板16と、図示を省略し
た、電気接点15の導体パターンとの接触の有無
を検出する検出回路および電気接点の位置信号お
よび検出コードをドリルの駆動制御回路に送つて
ドリルを内層基準穴の穿孔位置へ移動させる穿孔
位置制御回路およびコード読取り回路とから構成
されている。17は目盛板の指標、18は導体パ
ターンへ検出電圧を供給するための電極である。
The discontinuity detection device 12 includes vacuum suction cups 11, 11.
A fluid cylinder 13 disposed along the side of the multilayer circuit board 3 fixed to the multilayer circuit board 3, a roller-shaped electrical contact 15 fixed to the tip of the piston 14 of the fluid cylinder 13, and an approximate position of the electrical contact 15. A scale plate 16 for measuring the distance, a detection circuit for detecting the presence or absence of contact between the electrical contact 15 and the conductor pattern (not shown), and a position signal of the electrical contact and a detection code are sent to the drive control circuit of the drill to drive the drill to the inner layer. It is composed of a drilling position control circuit for moving the reference hole to the drilling position and a code reading circuit. Reference numeral 17 indicates an index of the scale plate, and reference numeral 18 indicates an electrode for supplying a detection voltage to the conductor pattern.

この検出装置8においては、まず、多層回路基
板3が一辺をストツパー9,9に当接されて位置
決めされ、次いで真空吸盤11に吸引固定され
る。
In this detection device 8, first, the multilayer circuit board 3 is positioned by having one side abutted against the stoppers 9, and then is suctioned and fixed to the vacuum suction cup 11.

次に電極18を多層回路基板3の導体パターン
のコードエリア以外の任意の位置に接触させ、流
体シリンダー13を作動させて第8図に示すよう
にピストン14先端の電気接点15を多層回路基
板19の露出した導体パターン1bに当接させた
状態で多層回路基板19の各辺に沿つて移動させ
る。
Next, the electrode 18 is brought into contact with any position other than the code area of the conductor pattern of the multilayer circuit board 3, and the fluid cylinder 13 is actuated to connect the electric contact 15 at the tip of the piston 14 to the multilayer circuit board 19 as shown in FIG. It is moved along each side of the multilayer circuit board 19 while being in contact with the exposed conductor pattern 1b.

これによつて、電極18と電気接点15間の電
気的断続から不連続点PX,PYが検出され、かつ
コードエリアからコードの内容が読取られる。
As a result, discontinuity points P X and P Y are detected from the electrical discontinuity between the electrode 18 and the electrical contact 15, and the contents of the code are read from the code area.

このようにして各辺の不連続点の位置が求めら
れ、かつコードの内容が読取られた後、第5図に
おける不連続点PX,PYからコードエリアから読
取られたX,Yの距離だけ移動させた位置が内層
基準穴の位置と判断される。
After the positions of the discontinuous points on each side are determined in this way and the contents of the code are read, the distances X and Y read from the code area from the discontinuous points P X and P Y in FIG. The position moved by this amount is determined to be the position of the inner layer reference hole.

なお第9図は、導体パターンの外縁部に8ビツ
トのコードエリアを設け、このエリア内の銅箔に
切欠部C′を形成してコード化したもので、第9図
に示した例では16進数で4AHと標示されている。
In Figure 9, an 8-bit code area is provided at the outer edge of the conductor pattern, and a notch C' is formed in the copper foil within this area to code.In the example shown in Figure 9, 16 It is marked as 4AH in base number.

また第10図は、直接的に3つのタイプを判別
するようにした場合の例であり、切欠部C′の位置
により識別される。
Further, FIG. 10 shows an example in which three types are directly discriminated, and the discrimination is made by the position of the notch C'.

なお、読取り用の電気接点は、第6図に示した
ように1個であつてもよいが、第9図および第1
0図に示したようにビツト数に対応した数の接点
を使用するようにしてもよい。この場合電気接点
はローラー状とする必要はない。
Note that the number of electrical contacts for reading may be one as shown in FIG. 6;
As shown in Figure 0, the number of contacts corresponding to the number of bits may be used. In this case, the electrical contact need not be roller-shaped.

したがつて、この位置データに基づいてドリル
を位置決めし、穿孔すれば所定の位置に内層基準
穴を穿孔することができる。
Therefore, by positioning the drill based on this position data and drilling, an inner layer reference hole can be drilled at a predetermined position.

なお、辺に沿つて設けた内装基準穴の位置が完
全に辺と平行になつている場合には、上述したよ
うに直交する2つの辺の不連続点を検出しただけ
で内装基準穴を穿孔することが可能であるが、必
要に応じて他の辺についても不連続点を検出して
これを基準とするようにしてもよい。また上述し
た不連続点に代えてコードエリアの切欠部の位置
を基準にして内装基準穴の位置を求めるようにし
てもよい。
In addition, if the position of the interior reference hole provided along the side is completely parallel to the side, the interior reference hole will be drilled just by detecting a discontinuity point between two orthogonal sides as described above. However, if necessary, discontinuous points may also be detected on other sides and used as a reference. Furthermore, the position of the interior reference hole may be determined based on the position of the notch in the code area instead of the discontinuity point described above.

さらにドリルの位置決めをこの不連続点の位置
データを基に、自動で行なわせることも可能であ
るが、必要に応じて不連続点の位置を多層回路基
板上に標示し、作図により内層基準穴の位置を求
めて、この位置に手作業により内層基準穴を穿設
することも可能である。
Furthermore, it is possible to automatically position the drill based on the position data of this discontinuous point, but if necessary, the position of the discontinuous point can be marked on the multilayer circuit board and the inner layer reference hole can be drawn by drawing. It is also possible to determine the position of and manually drill an inner layer reference hole at this position.

また本発明によれば、多層回路基板の種類も任
意の工程において識別できるので、これを自動的
に処理して工程管理上の管理データとして利用す
ることも可能である。
Further, according to the present invention, since the type of multilayer circuit board can be identified in any process, it is also possible to automatically process this and use it as management data for process management.

[発明の効果] 以上説明したように本発明によれば、多層回路
基板の内層基準穴を1工程で容易に穿設すること
ができ、また内層基準穴の位置検出および穿孔を
特に入手に頼らず行なうこともできるので、全体
のシステムを自動化することが可能である。
[Effects of the Invention] As explained above, according to the present invention, the inner layer reference hole of a multilayer circuit board can be easily drilled in one step, and the position detection and drilling of the inner layer reference hole can be performed without relying particularly on acquisition. Since the process can be performed without any steps, it is possible to automate the entire system.

また多層回路基板の種類も識別可能であるか
ら、これを自動で処理して工程管理の合理化をは
かることも可能である。
Furthermore, since the type of multilayer circuit board can be identified, it is also possible to automatically process this to streamline process management.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は多層回路基板を概念的に示す拡大断面
図、第2図は内層基準穴までざぐり穴を穿設した
状態を示す断面図、第3図は他の従来の方法に用
いられる塩化ビニル樹脂の小片を埋設した多層回
路基板の拡大断面図、第4図は従来の方法におい
てざぐり穴の底部に現われた内層基準穴を示す平
面図、第5図は多層回路基板を概念的に示す平面
図、第6図は本発明の実施例に使用する内層基準
穴検出装置を示す平面図、第7図はその側面図、
第8図は電気接点およびその多層回路基板への当
接位置を示す正面図、第9図および第10図はコ
ード化された導体パターンを示す平面図である。 1a…1n……導体パターン層、2a,2b…
…絶縁層、3……多層回路基板、4……ざぐり用
ドリル、5……ざぐり穴、6……内層基準穴、7
……塩化ビニル樹脂フイルムの小片、8……内層
基準穴検出装置、9……ストツパー、11……真
空吸盤、12……不連続点検知装置、13……流
体シリンダー、14……ピストン、15……電気
接点、PX,PY……不連続点。
Fig. 1 is an enlarged cross-sectional view conceptually showing a multilayer circuit board, Fig. 2 is a cross-sectional view showing a counterbore hole drilled up to the inner layer reference hole, and Fig. 3 is a vinyl chloride film used in other conventional methods. An enlarged cross-sectional view of a multilayer circuit board in which a small piece of resin is embedded, FIG. 4 is a plan view showing an inner layer reference hole that appears at the bottom of a counterbore in the conventional method, and FIG. 5 is a plan view conceptually showing a multilayer circuit board. 6 is a plan view showing an inner layer reference hole detection device used in an embodiment of the present invention, and FIG. 7 is a side view thereof.
FIG. 8 is a front view showing the electrical contacts and their contact positions on the multilayer circuit board, and FIGS. 9 and 10 are plan views showing the coded conductor patterns. 1a...1n...conductor pattern layer, 2a, 2b...
...Insulating layer, 3...Multilayer circuit board, 4...Counterbore drill, 5...Counterbore hole, 6...Inner layer reference hole, 7
...Small piece of vinyl chloride resin film, 8...Inner layer reference hole detection device, 9...Stopper, 11...Vacuum sucker, 12...Discontinuity point detection device, 13...Fluid cylinder, 14...Piston, 15 ...Electrical contacts, P X , P Y ... Discontinuous points.

Claims (1)

【特許請求の範囲】 1 (A) 多層回路基板の辺部に、中間層の導体パ
ターンを、この多層回路基板の種類その他この
多層回路基板に関する必要情報に対応させて固
有の長さおよび/または間隔で複数箇所露出さ
せたコードエリアを形成する工程と、 (B) 前記コードエリアの導体パターンの外縁部の
露出した長さおよび/または間隔を検出してこ
の多層回路基板の種類その他この多層回路基板
に関する必要情報を読取る工程 とからなることを特徴とする多層回路基板の識別
方法。
[Scope of Claims] 1 (A) The intermediate layer conductor pattern is formed on the sides of the multilayer circuit board to have a specific length and/or in accordance with the type of the multilayer circuit board and other necessary information regarding the multilayer circuit board. (B) detecting the exposed length and/or spacing of the outer edge of the conductor pattern in the code area to determine the type of this multilayer circuit board and other types of this multilayer circuit; A method for identifying a multilayer circuit board, comprising the step of reading necessary information about the board.
JP59052791A 1984-03-19 1984-03-19 Method of identifying multilayer circuit board Granted JPS60196998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59052791A JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59052791A JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Publications (2)

Publication Number Publication Date
JPS60196998A JPS60196998A (en) 1985-10-05
JPH046117B2 true JPH046117B2 (en) 1992-02-04

Family

ID=12924654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59052791A Granted JPS60196998A (en) 1984-03-19 1984-03-19 Method of identifying multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS60196998A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754874B2 (en) * 1986-10-20 1995-06-07 フアナツク株式会社 Multilayer printed wiring board

Also Published As

Publication number Publication date
JPS60196998A (en) 1985-10-05

Similar Documents

Publication Publication Date Title
US4432037A (en) Multi-layer printed circuit board and method for determining the actual position of internally located terminal areas
JP2007109725A (en) Wiring circuit board assembly sheet and its production process
CN102006716A (en) Wired circuit board and producing method thereof
KR20070026194A (en) Tape carrier for tab and method of manufacturing the same
US20010030058A1 (en) Multi-layer printed circuit board registration
CN109195313A (en) A kind of Novel back drilling testing hole production method
JPH046117B2 (en)
US4898636A (en) Multilayer printed wiring registration method and apparatus
JPH04506728A (en) Multilayer printed circuit board and its assembled state inspection method in a predetermined order
JPH05158606A (en) Sense part of position detection device and its manufacture
JPH0451291B2 (en)
GB2191588A (en) Method and apparatus for detecting the presence of an object in a predetermined position
JPH0132763Y2 (en)
JPH0418718B2 (en)
JP2654600B2 (en) Recognition mark for mounting position of test terminal / parts type
CN114071857B (en) Circuit board
CN107451523B (en) Wiring substrate for fingerprint sensor
JP3991818B2 (en) Tape carrier with multilayer wiring
TWI786910B (en) Circuit board and back-drilling method
JPH0715147A (en) Method and device for forming blind hole of multilayer wiring board
JPS61502296A (en) Method and structure for increasing reliability of hole metallization in multilayer printed circuit manufacturing
CN115996522A (en) Buried resistor structure and manufacturing method thereof
JPS58196801U (en) current sensing resistor
JPS6320645B2 (en)
JPH07250354A (en) Matrix board for automatic mdf