JPS60194858A - 基準搬送波再生回路 - Google Patents
基準搬送波再生回路Info
- Publication number
- JPS60194858A JPS60194858A JP59051775A JP5177584A JPS60194858A JP S60194858 A JPS60194858 A JP S60194858A JP 59051775 A JP59051775 A JP 59051775A JP 5177584 A JP5177584 A JP 5177584A JP S60194858 A JPS60194858 A JP S60194858A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- phase
- signal
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はディジタル乗算形コスタスループによる８相
ＰＳＫ信号波用基準搬送波再生装置に関し、特に搬送波
再生時における位相アンビギュイテイ（Ｐｈａｓｅ Ａ
ｍｂｉｇｕｉｔｙ）除去に関するものである。
ＰＳＫ信号波用基準搬送波再生装置に関し、特に搬送波
再生時における位相アンビギュイテイ（Ｐｈａｓｅ Ａ
ｍｂｉｇｕｉｔｙ）除去に関するものである。
従来のディジタル乗算形コスタスルーズによる８相ＰＳ
Ｋ信号波用基準搬送再生装置として第１図に示すものが
あった。図において（１）は信号分波回路、（２ａ）〜
（２ｂ）は位相検波器＋ （３ａ） 〜（３ｈ）は識別
器、（４ａ）〜（４ｄ）はＩｉ！Ｘ−ＮＯＲ回路回路（
５ａ）〜（５ｂ）はＥＸ−ＯＲ回路、（６）はＥＸ−Ｎ
ＯＲ回路、 （７ａ） 。
Ｋ信号波用基準搬送再生装置として第１図に示すものが
あった。図において（１）は信号分波回路、（２ａ）〜
（２ｂ）は位相検波器＋ （３ａ） 〜（３ｈ）は識別
器、（４ａ）〜（４ｄ）はＩｉ！Ｘ−ＮＯＲ回路回路（
５ａ）〜（５ｂ）はＥＸ−ＯＲ回路、（６）はＥＸ−Ｎ
ＯＲ回路、 （７ａ） 。
（７Ｃ） ？ （７ｅ） ？ （７ｔ）は加算回路？
（７ｂ） ９ （７ｄ）は減算回路、（８）は低域通過
フィルタ、（９）はｖａｏ、Ｑｌｌ＆１Ｃ１−Ｔ／２分
波回路である。
（７ｂ） ９ （７ｄ）は減算回路、（８）は低域通過
フィルタ、（９）はｖａｏ、Ｑｌｌ＆１Ｃ１−Ｔ／２分
波回路である。
次に動作について説明する。８相ＰＳＫ信号は信号分波
回路（ｌｉにより２分割され、第１の信号は０−１ｒ／
２分波回路ｕＱにて移相されないほうのＶ ＣＯｆ９１
の出力と共に位相検波器（２ａ）に、第２の信号はＯ−
に／２分波回路ＯＩにて’Ｅ／２移相されたＶ ００
（９１の出力と共に位相検波器（２ｂ）にそれぞれ入力
される。位相検波器（２ａ）及び（２ｂ）は第２ （ａ
）図に示すように、それぞれ２つの入力信号の位相差（
θ）に応じた信号を出力し２位相検波器（２ａ）の出力
はｓｉｎθに比例した信号（Ａ）を２位相検波器（２ｂ
）の出力は魚θに比例した信号（Ｂ）を出力する。
回路（ｌｉにより２分割され、第１の信号は０−１ｒ／
２分波回路ｕＱにて移相されないほうのＶ ＣＯｆ９１
の出力と共に位相検波器（２ａ）に、第２の信号はＯ−
に／２分波回路ＯＩにて’Ｅ／２移相されたＶ ００
（９１の出力と共に位相検波器（２ｂ）にそれぞれ入力
される。位相検波器（２ａ）及び（２ｂ）は第２ （ａ
）図に示すように、それぞれ２つの入力信号の位相差（
θ）に応じた信号を出力し２位相検波器（２ａ）の出力
はｓｉｎθに比例した信号（Ａ）を２位相検波器（２ｂ
）の出力は魚θに比例した信号（Ｂ）を出力する。
このようにして得られたアナログ信号（Ａ）〜（Ｂ）に
対し第１の加算回路（７ａ）にて和をとることにより。
対し第１の加算回路（７ａ）にて和をとることにより。
第２（ｂ）図に示す（ｃ）の位相比較特性を持つ出力信
号が得られ、又第１減算回路（７ｂ）にて差をとること
により、第２（ｂ）図に示す（Ｄ）の位相比較特性を持
つ出力信号が得られる。アナログ信号（Ａ）と（Ｃ）に
対し第２の加算回路（７ｃ）にて和をとることにより、
第２（Ｃ）図に示す（Ｅ）の位相比較特性を持つ出力信
号が得られる。アナログ信号（Ｃ）と（Ｄ）に対し第２
の減算回路（７ｄ）にて差とることにより、第２（Ｃ）
図に示す（Ｆ）の位相比較特性を持つ出力信号が得られ
る。アナログ信号（Ａ）と（Ｄ）に対し第３の加算回路
にて和をとることにより第２（ｄ）図に示す（Ｇ）の位
相比較特性を持つ出力信号が得られる。アナログ信号（
Ａ）と（０）に対し第４の加算回路にて和をとることに
より第２（ｄ）図に示す（Ｈ）の位相比較特性を持つ出
力信号が得られる。このようにして得られた８つの各ア
ナログ出力信号（Ａ）〜（Ｈ）について識別器（３ａ）
〜（３ｈ）で２値のディジタル信号に変換することによ
り、第２（ｅ）図、第２（ｆ）図、第２（ｇ）図、及び
第２（ｈ）図に示すような各々周期が２′１ｒの矩形状
位相特性の出力信号（Ｉ）〜（Ｐ）を得る。これらアナ
ログ信号（１）〜（Ｐ）に対し、信号（１）〜（Ｊ）に
対しては第１ＥＸ−ＮＯＲ回路（４ａ）にて、信号（Ｋ
）（Ｌ）に対しては第２ Ｅ Ｘ −ＮＯＲ回路（４ｂ
）にて、信号（紛（Ｎ）に対しては第３ＥＸ−ＮＯＲ回
路（４Ｃ）にて、信号（０）（Ｐ）に対しては第４ＥＸ
−Ｎ ＯＲ回路（４ｄ）にてＥＸ−ＮＯＲ論理を取るこ
とにより、第２ （ｉ） 、 （ｊ）図に示すように、
信号（Ｉ）〜（Ｐ）に対し繰り返し数の２倍の繰り返し
数を持つ矩形状位相比較特性を有する出力信号（Ｑ）〜
（Ｔ）を得る。
号が得られ、又第１減算回路（７ｂ）にて差をとること
により、第２（ｂ）図に示す（Ｄ）の位相比較特性を持
つ出力信号が得られる。アナログ信号（Ａ）と（Ｃ）に
対し第２の加算回路（７ｃ）にて和をとることにより、
第２（Ｃ）図に示す（Ｅ）の位相比較特性を持つ出力信
号が得られる。アナログ信号（Ｃ）と（Ｄ）に対し第２
の減算回路（７ｄ）にて差とることにより、第２（Ｃ）
図に示す（Ｆ）の位相比較特性を持つ出力信号が得られ
る。アナログ信号（Ａ）と（Ｄ）に対し第３の加算回路
にて和をとることにより第２（ｄ）図に示す（Ｇ）の位
相比較特性を持つ出力信号が得られる。アナログ信号（
Ａ）と（０）に対し第４の加算回路にて和をとることに
より第２（ｄ）図に示す（Ｈ）の位相比較特性を持つ出
力信号が得られる。このようにして得られた８つの各ア
ナログ出力信号（Ａ）〜（Ｈ）について識別器（３ａ）
〜（３ｈ）で２値のディジタル信号に変換することによ
り、第２（ｅ）図、第２（ｆ）図、第２（ｇ）図、及び
第２（ｈ）図に示すような各々周期が２′１ｒの矩形状
位相特性の出力信号（Ｉ）〜（Ｐ）を得る。これらアナ
ログ信号（１）〜（Ｐ）に対し、信号（１）〜（Ｊ）に
対しては第１ＥＸ−ＮＯＲ回路（４ａ）にて、信号（Ｋ
）（Ｌ）に対しては第２ Ｅ Ｘ −ＮＯＲ回路（４ｂ
）にて、信号（紛（Ｎ）に対しては第３ＥＸ−ＮＯＲ回
路（４Ｃ）にて、信号（０）（Ｐ）に対しては第４ＥＸ
−Ｎ ＯＲ回路（４ｄ）にてＥＸ−ＮＯＲ論理を取るこ
とにより、第２ （ｉ） 、 （ｊ）図に示すように、
信号（Ｉ）〜（Ｐ）に対し繰り返し数の２倍の繰り返し
数を持つ矩形状位相比較特性を有する出力信号（Ｑ）〜
（Ｔ）を得る。
これらアナログ信号（Ｑ）〜（Ｔ）に対し、信号（Ｑ）
、 （Ｒ）に対しては第１のＥＸ−ＯＲ回路（５ａ）
にて、信号（Ｓ）。
、 （Ｒ）に対しては第１のＥＸ−ＯＲ回路（５ａ）
にて、信号（Ｓ）。
（Ｔ）に対しては第２ＥＸ−ＯＲ回路（５ｂ）にてＥＸ
−ＯＲ論理を取ることにより、第２（ｋ）図及び第２（
１）図に示すように、信号（Ｑ）〜（Ｔ）に対し繰り返
し数の２倍の繰り返し数を待つ矩形状位相比較特性を有
する出力信号（Ｕ） 、 （Ｗ）を得る。このようにし
て得られた信号（Ｕ） ＋（ロ）に対し、さらに第５の
Ｋ Ｘ −ＮＯＲ回路（６）にてＥＸ−ＮＯＲ回路（６
）にてＥＸ−ＮＯＲ論理をとることにより、信号（Ｕ）
、（イ）に対し、 ｉ ２ （ｍ）図に示すように、繰
り返し数の２倍の繰り返し数を持つ矩形状位相比較特性
を有する出力信号（Ｘ）を得る。この位相比較特性は位
相差２Ｅの間に８個の位相安定点（位相引込み点）を有
する。これより位相検波器（２ａ）〜（２ｂ）にて検出
された８相ＰＳＫ信号とＶＣＯ出力との位相差に対し第
２（ｍ）図に示す位相比較特性にて位相誤差信号を発し
、’ｖｃ。
−ＯＲ論理を取ることにより、第２（ｋ）図及び第２（
１）図に示すように、信号（Ｑ）〜（Ｔ）に対し繰り返
し数の２倍の繰り返し数を待つ矩形状位相比較特性を有
する出力信号（Ｕ） 、 （Ｗ）を得る。このようにし
て得られた信号（Ｕ） ＋（ロ）に対し、さらに第５の
Ｋ Ｘ −ＮＯＲ回路（６）にてＥＸ−ＮＯＲ回路（６
）にてＥＸ−ＮＯＲ論理をとることにより、信号（Ｕ）
、（イ）に対し、 ｉ ２ （ｍ）図に示すように、繰
り返し数の２倍の繰り返し数を持つ矩形状位相比較特性
を有する出力信号（Ｘ）を得る。この位相比較特性は位
相差２Ｅの間に８個の位相安定点（位相引込み点）を有
する。これより位相検波器（２ａ）〜（２ｂ）にて検出
された８相ＰＳＫ信号とＶＣＯ出力との位相差に対し第
２（ｍ）図に示す位相比較特性にて位相誤差信号を発し
、’ｖｃ。
（９）の発振周波数を制御する。
ところで、８相ＰＳＫ信号波からベースバンド（Ｂａｓ
ｅｂａｎｄ、）−データを復調するためには、同期検波
用の基準搬送波を再生する必要がある。したがって８相
ｐｓｘ信号波にてデータを伝送する場合、データ伝送部
分の前に搬送波再生用の連続波を設定し、ベースバンド
データを正確に復調するための所要位相を持つ同期検波
用の基準搬送波を再生する必要がある。従来のディジタ
ル乗算形コスタスループによる８相ＰＳＫ信号波用基準
搬送波再生装置では位相差２′／ｒの間に８個の安定点
を有する位相比較特性を有するため、基準搬送波再生時
において、再生搬送波は上記８個の安定点のどれか１つ
の安定点に引き込まれ、常時所要位相の基準搬送波を再
生することが不可能となる。いわゆる位相アンビギュイ
ティが生ずる。この位相アンビギュイテイを除去するに
は、８相ＰＳＫ信号波のキャリア再生部とデータ伝送部
の間にユニークワード（Ｕｎｉｇｕｅ Ｗｏｒｄ）を挿
入し、８相ｐｓｘ信号波の復調器にユニークワードディ
テクタ（Ｕｎｉｇｕｅ ＷｏｒｄＤｅｔｃｃｔｏｒ）を
附加する必要がある。このことから、従来のディジタル
来禅形コスタスループによる基準搬送波再生装置を用い
た場合、８相ＰＳＫ信号波のＯ１調器は第３図に示す構
成・どなる。図において０１１は信号分波回路、 ｔｔ
２は８相ＰＳＫ信号波より、ベースバンド波形の波形整
形に必要なビットタイミングの抽出を行なうビットタイ
ミング再生回路、囮は８相ＰＳＫ信号を検波、波形整形
することにより８相ＰＳＫ信号からベースバンドデータ
を復調するベースバンド抽出回路、 ｔ１４）は８相Ｐ
ＳＫ信号より検波に必要な基準搬送波を再生する基準搬
送波再生回路、（１句はユニークワードを検出し５位相
アンビギュイテイかある場合アンビギュイテイ除去信号
を発するユニークワード検出器、（１Ｇは位相アンビギ
ュイテイがある場合アンビギュイテイを除去するアンビ
ギュイテイ除去回路である。
ｅｂａｎｄ、）−データを復調するためには、同期検波
用の基準搬送波を再生する必要がある。したがって８相
ｐｓｘ信号波にてデータを伝送する場合、データ伝送部
分の前に搬送波再生用の連続波を設定し、ベースバンド
データを正確に復調するための所要位相を持つ同期検波
用の基準搬送波を再生する必要がある。従来のディジタ
ル乗算形コスタスループによる８相ＰＳＫ信号波用基準
搬送波再生装置では位相差２′／ｒの間に８個の安定点
を有する位相比較特性を有するため、基準搬送波再生時
において、再生搬送波は上記８個の安定点のどれか１つ
の安定点に引き込まれ、常時所要位相の基準搬送波を再
生することが不可能となる。いわゆる位相アンビギュイ
ティが生ずる。この位相アンビギュイテイを除去するに
は、８相ＰＳＫ信号波のキャリア再生部とデータ伝送部
の間にユニークワード（Ｕｎｉｇｕｅ Ｗｏｒｄ）を挿
入し、８相ｐｓｘ信号波の復調器にユニークワードディ
テクタ（Ｕｎｉｇｕｅ ＷｏｒｄＤｅｔｃｃｔｏｒ）を
附加する必要がある。このことから、従来のディジタル
来禅形コスタスループによる基準搬送波再生装置を用い
た場合、８相ＰＳＫ信号波のＯ１調器は第３図に示す構
成・どなる。図において０１１は信号分波回路、 ｔｔ
２は８相ＰＳＫ信号波より、ベースバンド波形の波形整
形に必要なビットタイミングの抽出を行なうビットタイ
ミング再生回路、囮は８相ＰＳＫ信号を検波、波形整形
することにより８相ＰＳＫ信号からベースバンドデータ
を復調するベースバンド抽出回路、 ｔ１４）は８相Ｐ
ＳＫ信号より検波に必要な基準搬送波を再生する基準搬
送波再生回路、（１句はユニークワードを検出し５位相
アンビギュイテイかある場合アンビギュイテイ除去信号
を発するユニークワード検出器、（１Ｇは位相アンビギ
ュイテイがある場合アンビギュイテイを除去するアンビ
ギュイテイ除去回路である。
この発明は、このような点を鑑みてなされたもので、デ
ィジタル乗算形コスタスルーズにおいて。
ィジタル乗算形コスタスルーズにおいて。
連続波用の位相同期ループと８相ＰＳＫ信号波用の基準
搬送波再生回路とを切替えることにより。
搬送波再生回路とを切替えることにより。
常時位相アンビギュイテイ除去が１■能な基準搬送波再
生回路を提供するものである。
生回路を提供するものである。
第４図はこの発明の一実施例を示す。（１）〜０Ｑは上
記従来の装置と全く同一のものである。鰭は第１のＯＲ
回路で、第７の識別回路（６ｇ）の出力と外部コントロ
ール信号に対しＯＲ論理を取り、その出力信号を第４の
ＥＸ−ＮＯＲ回路（４ｄ）へ出力する。ｕ８は第１のＮ
ＯＲ回路で、第３０ＥＸ−ＮＯＲ回路（４りの出力と外
部コントロール）１６号に対しＮＯＲ論理馨とり、その
出力信号を第２のｆｉＸ−ＯＲ回路（５ｂ）に出力する
。［１は第２のＯＲ回路で。
記従来の装置と全く同一のものである。鰭は第１のＯＲ
回路で、第７の識別回路（６ｇ）の出力と外部コントロ
ール信号に対しＯＲ論理を取り、その出力信号を第４の
ＥＸ−ＮＯＲ回路（４ｄ）へ出力する。ｕ８は第１のＮ
ＯＲ回路で、第３０ＥＸ−ＮＯＲ回路（４りの出力と外
部コントロール）１６号に対しＮＯＲ論理馨とり、その
出力信号を第２のｆｉＸ−ＯＲ回路（５ｂ）に出力する
。［１は第２のＯＲ回路で。
第１０ＫＸ−ＯＲ回路（５ａ）の出力と外部コントロー
ル１５号に対しＯＲ論理をとり、その出力信号を第５の
ＦｉＸ’−ＮＯＲ回路へ出力する。搬送波再生時には、
送信側は搬送波再生用信号として規定された５ｇの固定
位相を持つ連続波が送信される。
ル１５号に対しＯＲ論理をとり、その出力信号を第５の
ＦｉＸ’−ＮＯＲ回路へ出力する。搬送波再生時には、
送信側は搬送波再生用信号として規定された５ｇの固定
位相を持つ連続波が送信される。
も
この時基準搬送波再生回路は第１のＯＲ回路ａＤ。
第２のＮＯＲ回路鰻、第２のＯＲ回路（１１の外部コン
トロール信号を“Ｈｌ”レベルとすることにより。
トロール信号を“Ｈｌ”レベルとすることにより。
ｖ ｃ Ｏ（９）に加える制御信号として第８の識別回
路（６ｂ）の出力信号が加えられる。その結果、基準搬
送波再生回路は第２ （ｈ）図に示す周期２Ｅの矩形状
位相比較特性（Ｐ）を持つ位相同期ループとなり２位相
は唯一の引き込み安定点である１７′ｒの位相に引き込
まれる。搬送波再生終了後には、第１のＯＲ回路αη、
第２のＮＯＲ回路ｕＱ、第２のＯＲ回路（ＩＩの外部コ
ントロール１５号を“Ｌｏ”レベルとすることにより、
ＶＯＯ（９）に加える制御信号として第２（ｎｌ）図に
示す周期１１：／４の矩形状位相比較特性（Ｘ）の制御
信号が加わり、８相ＰＳＫ信号波用の基準搬送波再生回
路となり、以後規定された固定位相にて８相ＰＳＫ信号
波の検波を行うための基準搬送波が再生される。
路（６ｂ）の出力信号が加えられる。その結果、基準搬
送波再生回路は第２ （ｈ）図に示す周期２Ｅの矩形状
位相比較特性（Ｐ）を持つ位相同期ループとなり２位相
は唯一の引き込み安定点である１７′ｒの位相に引き込
まれる。搬送波再生終了後には、第１のＯＲ回路αη、
第２のＮＯＲ回路ｕＱ、第２のＯＲ回路（ＩＩの外部コ
ントロール１５号を“Ｌｏ”レベルとすることにより、
ＶＯＯ（９）に加える制御信号として第２（ｎｌ）図に
示す周期１１：／４の矩形状位相比較特性（Ｘ）の制御
信号が加わり、８相ＰＳＫ信号波用の基準搬送波再生回
路となり、以後規定された固定位相にて８相ＰＳＫ信号
波の検波を行うための基準搬送波が再生される。
このように、この発明による基準搬送波再生装置を用い
れば、ユニークワード検出器等の付加装置がなくても位
相アンビギュイテイのない基準搬送波が再生でき、８相
Ｐ’Ｓ Ｋ信号波用復調器は第５図に示すように簡易化
が可能となる。図においてαυは信号分波回路、 ｔ１
３はピットタイミング再生回路、ｕＳはベースバンド抽
出回路、 ｆ＋４）は基準搬送波再生回路である。
れば、ユニークワード検出器等の付加装置がなくても位
相アンビギュイテイのない基準搬送波が再生でき、８相
Ｐ’Ｓ Ｋ信号波用復調器は第５図に示すように簡易化
が可能となる。図においてαυは信号分波回路、 ｔ１
３はピットタイミング再生回路、ｕＳはベースバンド抽
出回路、 ｆ＋４）は基準搬送波再生回路である。
以上のように、この発明によれば、ユニークワード検出
器等の付加装置を必要とせずに２位相アンビギュイテイ
の生じない搬送波の再生が常時可能となり、８相ＰＳＫ
信号波用復調器の小型・簡易化もＯＴ能となる。
器等の付加装置を必要とせずに２位相アンビギュイテイ
の生じない搬送波の再生が常時可能となり、８相ＰＳＫ
信号波用復調器の小型・簡易化もＯＴ能となる。
第１図は従来のディジタル乗算形コスタスループによる
８相ＰＳＫ信号波用基準搬送波再生回路を示すブロック
図、第２図は動作波形図、第３図は従来の基準搬送再生
回路を用いた時の８相ＰＳＫ信号用復調器のブロック図
、第４図はこの発明による８相ＰＳＫ信号波用基準搬送
波再生回路の一実施例を示すブロック図、第５図はこの
発明による基準搬送波再生回路を用いた時の８相ＰＳＫ
信号波用復調器のブロック図である。 図中、（１）は信号分波回路＋ （２ａ）〜（２ｂ）は
位相検波器１ （５＆） 〜（５ｈ）は識別回路、 （
４ａ） 〜（４（１）はＥＸ−ＮＯＲ回路、 （５ａ）
〜（５ｂ）はＥＸ−ＯＲ回路、（６）はＢＸ−ＮＯＲ
回路１ （７ａ） ＋ （７Ｃ） ｌ （７ｅ） ＋
（７ｔ）は加算回路ｊ （７１）） 、 （Ｍ）は減算
回路、（８）は低域通過フィルタ、（９）はｖｃ ｏ
、ｕｏハｏ−ｒｒ／２分波回路。 ＣＩＩ）は信号分波回路、ＱＨまビットタイミング再生
回路、 Ｑ３はベースバンド抽出回路、 ａ４１は基準
搬送波再生回路、（１５はユニークワード検出器、ｕｅ
は位相アンビギュイテイ除去回路、’（ＩＴ）は第１Ｏ
Ｒ回路。 ａ樽は第１のＮＯＲ回路、α優は第２ＯＲ回路である。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第 １ 図 第 ２ 図 第 ２ 周 第 ２ Ｎ Ｏ、イイ１ａ５１１Ｌ、Ｂ、４、 第 ３ 図 第 ５ 図 第 Ａｍ
８相ＰＳＫ信号波用基準搬送波再生回路を示すブロック
図、第２図は動作波形図、第３図は従来の基準搬送再生
回路を用いた時の８相ＰＳＫ信号用復調器のブロック図
、第４図はこの発明による８相ＰＳＫ信号波用基準搬送
波再生回路の一実施例を示すブロック図、第５図はこの
発明による基準搬送波再生回路を用いた時の８相ＰＳＫ
信号波用復調器のブロック図である。 図中、（１）は信号分波回路＋ （２ａ）〜（２ｂ）は
位相検波器１ （５＆） 〜（５ｈ）は識別回路、 （
４ａ） 〜（４（１）はＥＸ−ＮＯＲ回路、 （５ａ）
〜（５ｂ）はＥＸ−ＯＲ回路、（６）はＢＸ−ＮＯＲ
回路１ （７ａ） ＋ （７Ｃ） ｌ （７ｅ） ＋
（７ｔ）は加算回路ｊ （７１）） 、 （Ｍ）は減算
回路、（８）は低域通過フィルタ、（９）はｖｃ ｏ
、ｕｏハｏ−ｒｒ／２分波回路。 ＣＩＩ）は信号分波回路、ＱＨまビットタイミング再生
回路、 Ｑ３はベースバンド抽出回路、 ａ４１は基準
搬送波再生回路、（１５はユニークワード検出器、ｕｅ
は位相アンビギュイテイ除去回路、’（ＩＴ）は第１Ｏ
Ｒ回路。 ａ樽は第１のＮＯＲ回路、α優は第２ＯＲ回路である。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第 １ 図 第 ２ 図 第 ２ 周 第 ２ Ｎ Ｏ、イイ１ａ５１１Ｌ、Ｂ、４、 第 ３ 図 第 ５ 図 第 Ａｍ
Claims (1)
- 【特許請求の範囲】 ８相ＰＳＫ信号の搬送波周波数に近い発振周波数を持ち
発振周波数を制御し得る発振器と、上記８相ＰＳＫ信号
を互いに同相な２つの８相ＰＳＫ信号に分割する第１の
分波回路と、上記発振器の発振波を一方が他方に対し、
Ｅ／２移相した２つの発振波に分割する第２の分波回路
と、上記第１の分波回路にて２つに分割された８相ＰＳ
Ｋ信号の一方と上記第２の分波回路にて２つに分割され
た発振波のうち入力された発振波から１′Ｉ：／２移相
された発振波との間の位相差を検出する第１の位相検波
器と、上記第１の分波回路にて２つに分割された８相Ｐ
ＳＫ信号の他方と上記第２の分波回路にて２つに分割さ
れた発振波のうち入力された発振波と同相の発振波との
間の位相差を検出する第２の位相検波器と、第１の位相
検波器の出力と第２の位相検波器の出力どの相をとる第
１の加算回路と、第１の位相検波器の出力と第２の位相
検波器の出力との差をとる第１の減算回路と、第１の位
相検波器の出力と第１の加算回路の出力との和を取る第
２の加算回路と、第２の位相検波器の出力と第１の減算
回路の出力との差をとる第２の減算回路と、第１の位相
検波器の出力と第１の減算回路の出力と第１の減算回路
の出力との和をとる第３の加算回路と、第２の位相検波
器の出力と第１の加算回路の出力との相をとる第４の加
算回路と、第１の位相検波器の出力信号に対し所定値以
上の時は正の所定値以下の時は負の所定電圧を出力する
ことによりアナログ信号を２値のディジタル信号に変換
する第１の鐘別回路と、第２の位相検波器の出力信号に
対し２値のディジタル信号に変換する第２の識別回路と
。 第１の加算回路の出力信号を２値のディジタル信号に変
換する第３の識別回路と、第１の減算回路の出力信号を
２値のディジタル信号に変換する第４の識別回路と、第
２の加算回路の出力信号を２値のディジタル信号に変換
する第５の識別回路と、第２の減算回路の出力信号を２
値のディジタル信号に変換する第６の識別回路と、第３
の加算回路の出力信号を２値のディジタル信号に変換す
る第７の識別回路と、第４の加算回路の出力信号を２値
のディジタル信号に変換する第８の識別回路と。 第１の識別回路より出力されるディジタル信号及び第２
の識別回路より出力されるディジタル信号に対し背信的
論理和をとることによりその信号の繰り返し数の２倍の
繰り返し数を持つ信号の出力を行なう第１ＥＸ−ＮＯＲ
回路と、第３の識別回路の出力と第４の識別回路の出力
に対し背信的論理和をとる第２のＥＸ−ＮＯＲ回路と、
第５の識別回路の出力と第６の識別回路の出力とに対し
背信的論理和をとる第３のＥＸ−ＮＯＲ回路と、第７の
識別回路の出力と第８の識別回路の出力とに対し背信的
論理和をとる第４のＥｘ−ＮｏＲ回路と、第１のＥＸ−
ＮＯＲ回路の出力と第２のＥＸ−ＮＯＲ出力とに対し背
信的論理和をとる第１のＢＣＸ−ＯＲ回路と、第３（７
）ＩＩＣＸ−ＮＯＲ回路の出力と第４０ＥＸ−ＮＯＲ回
路の出力とに対し背信的論理和をとる第２のＥＸ−ＯＲ
回路と、第１のＥＸ−ＯＲ回路の出力と第２のＦｌｉＸ
−ＯＲ回路の出力とに対し背信的論理和をとる第５のＥ
Ｘ−ＮＯＲ回路と、第５のＥＸ−ＮＯＲ論理回路の出力
を低域通過フィルタを介して上記発振器へ加えてその発
振周波数を制御すると共に、上記発振器から基準搬送波
を取り出すようにした基準搬送波再生回路において、第
７の識別回路と第４のＥＸ−ＮＯＲ回路との間に第７の
識別回路より出力されるディジタル信号と外部コントロ
ール信号に対しＯＲ論理を取る第１のＯＲｐ路を挿入し
、第３のＥＸ−ＮＯＲ回路と＄２０ＥＸ−ＯＲ回路との
間に第３０ＫＸ−ＮＯＲ回路の出力信号と外部コントロ
ール信号に対しＮＯＲ論理をとる第２のＮＯＲ回路を挿
入し、第１のＥＸ−ＯＲ回路と第５のＦｉＸ−ＮＯＲ回
路との間に第１（７） Ｅ Ｘ −ＯＲ回路の出力と外
部コントロール信号に対しＯＲ論理をとる第２のＯＲ回
路を挿入した構成とし、搬送波再生時においては外部コ
ントロール信号表′“Ｈｌ”レベルとすることにより、
第８の識別回路の出力を低域通過フィルタを介して上記
発振器に加え、その後のデータ再生時においては外部コ
ントロール信号を“ＬＯ″ＯＲルとすることにより第５
のＥＸ−ＮＯＲ回路の出力を低域通過フィルタを介して
上記発振器に加えることにより位相アンビギュイテイの
除去を行なうことを特徴とする基準搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59051775A JPS60194858A (ja) | 1984-03-16 | 1984-03-16 | 基準搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59051775A JPS60194858A (ja) | 1984-03-16 | 1984-03-16 | 基準搬送波再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194858A true JPS60194858A (ja) | 1985-10-03 |
Family
ID=12896317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59051775A Pending JPS60194858A (ja) | 1984-03-16 | 1984-03-16 | 基準搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194858A (ja) |
-
1984
- 1984-03-16 JP JP59051775A patent/JPS60194858A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| EP0008491B1 (en) | Digital demodulator for phase shift keyed signals | |
| US4581586A (en) | Crosstalk reduction in unbalanced QPSK detectors | |
| JP2579243B2 (ja) | 復調装置 | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPS60194858A (ja) | 基準搬送波再生回路 | |
| JPS5918900B2 (ja) | 復調装置 | |
| EP0234900A2 (en) | Phase detecting circuit | |
| JPS58194450A (ja) | 復調装置 | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3115251B2 (ja) | Ａｍデータ多重被変調波信号復調回路 | |
| JPS5870664A (ja) | Ｍｓｋ復調回路 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPS59189759A (ja) | 基準搬送波再生回路 | |
| JPH0685860A (ja) | Ｐｓｋ復調器 | |
| JPS60107955A (ja) | 基準搬送波再生回路 | |
| JPH07212423A (ja) | データ受信装置 | |
| JPS61169051A (ja) | 基準搬送波再生装置 | |
| JPH02249330A (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPH01117451A (ja) | 復調回路 | |
| JPS6085650A (ja) | キヤリアずれ補正方法 | |
| JPH0712178B2 (ja) | デイジタル変復調システム | |
| JPH09162938A (ja) | Ｐｓｋ変調信号評価装置 | |
| JPH02249338A (ja) | コスタスループ型復調器の疑似ロック検出回路 |