JPH0685860A - Ｐｓｋ復調器 - Google Patents
Ｐｓｋ復調器Info
- Publication number
- JPH0685860A JPH0685860A JP25353592A JP25353592A JPH0685860A JP H0685860 A JPH0685860 A JP H0685860A JP 25353592 A JP25353592 A JP 25353592A JP 25353592 A JP25353592 A JP 25353592A JP H0685860 A JPH0685860 A JP H0685860A
- Authority
- JP
- Japan
- Prior art keywords
- data
- demodulation
- cycle slip
- majority decision
- demodulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【構成】 入力端子１に供給されたＢＰＳＫ変調信号を
復調するＰＬＬ型ＰＳＫ復調器において、雑音帯域が互
いに異なるループフィルタをそれぞれ有するｎ個（ｎは
３以上の整数）の復調部１０1 、１０2 、・・・、１０
n を設け、これらの復調部１０1 〜１０n からの復調デ
ータを多数決回路２０に送って多数決をとることによ
り、復調部１０1 〜１０n のいずれかでサイクルスリッ
プが生じて誤ったデータが復調されても他の復調部から
の正しいデータが多数決により採用されて、出力端子２
より取り出される。 【効果】 低Ｓ／Ｎ時のサイクルスリップによるデータ
損失を防止し、低Ｓ／Ｎ時のデータ伝送品質を向上させ
ることができる。
復調するＰＬＬ型ＰＳＫ復調器において、雑音帯域が互
いに異なるループフィルタをそれぞれ有するｎ個（ｎは
３以上の整数）の復調部１０1 、１０2 、・・・、１０
n を設け、これらの復調部１０1 〜１０n からの復調デ
ータを多数決回路２０に送って多数決をとることによ
り、復調部１０1 〜１０n のいずれかでサイクルスリッ
プが生じて誤ったデータが復調されても他の復調部から
の正しいデータが多数決により採用されて、出力端子２
より取り出される。 【効果】 低Ｓ／Ｎ時のサイクルスリップによるデータ
損失を防止し、低Ｓ／Ｎ時のデータ伝送品質を向上させ
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＳＫ（位相シフトキ
ーイング）方式で変調されたデータを復調するためのＰ
ＳＫ復調器に関する。
ーイング）方式で変調されたデータを復調するためのＰ
ＳＫ復調器に関する。
【０００２】
【従来の技術】データ信号を伝送するための種々の通信
方式が知られているが、近年において、位相の変化を利
用してデータを伝送する位相変調（ＰＳＫ：位相シフト
キーイング）方式が多く用いられるようになっている。
方式が知られているが、近年において、位相の変化を利
用してデータを伝送する位相変調（ＰＳＫ：位相シフト
キーイング）方式が多く用いられるようになっている。
【０００３】特に、移動体通信においては、２つの位相
変化を用いてデータを伝送する２相位相変調（ＢＰＳ
Ｋ）方式を用いることが多く、その復調部には、コスタ
スループのような複合位相ロックループ回路（複合ＰＬ
Ｌ回路）を用いることが多い。このＢＰＳＫ方式の場合
は、例えばデータの１か−１かを位相の０かπ化に置き
換えて通信する。
変化を用いてデータを伝送する２相位相変調（ＢＰＳ
Ｋ）方式を用いることが多く、その復調部には、コスタ
スループのような複合位相ロックループ回路（複合ＰＬ
Ｌ回路）を用いることが多い。このＢＰＳＫ方式の場合
は、例えばデータの１か−１かを位相の０かπ化に置き
換えて通信する。
【０００４】しかしながら、同期検波方式の通信システ
ムの場合、受信機内のＢＰＳＫ復調部では、例えば位相
の０をデータの１、−１のどちらに対応させるかが解ら
ないため、必ず受信データの中に位相とデータとの関係
（極性）を明らかにする絶対的な情報が入っており、こ
の情報に従ってデータの対応関係をとるように処理して
いる。これを極性訂正と称している。
ムの場合、受信機内のＢＰＳＫ復調部では、例えば位相
の０をデータの１、−１のどちらに対応させるかが解ら
ないため、必ず受信データの中に位相とデータとの関係
（極性）を明らかにする絶対的な情報が入っており、こ
の情報に従ってデータの対応関係をとるように処理して
いる。これを極性訂正と称している。
【０００５】
【発明が解決しようとする課題】ところで、従来の技術
においては、データがフレーム単位で伝送される場合、
フレームの一部に入っている極性訂正情報に従ってその
フレームの極性を決めている。しかし、受信信号のＳ／
Ｎ（信号対雑音比）が劣化すると、復調部では雑音によ
る位相ジッタが増加し、位相比較特性の同期範囲（±
π）を越え、極性が反転してしまう、いわゆるサイクル
スリップという現象が起こり易くなる。すなわち、フレ
ーム内の極性判定情報でそのフレームの極性を決めて
も、フレームのどこかでサイクルスリップを起こせば、
そのフレーム内のデータはそれ以降全て極性が反転して
しまい、データの一部を失ってしまうという欠点があっ
た。
においては、データがフレーム単位で伝送される場合、
フレームの一部に入っている極性訂正情報に従ってその
フレームの極性を決めている。しかし、受信信号のＳ／
Ｎ（信号対雑音比）が劣化すると、復調部では雑音によ
る位相ジッタが増加し、位相比較特性の同期範囲（±
π）を越え、極性が反転してしまう、いわゆるサイクル
スリップという現象が起こり易くなる。すなわち、フレ
ーム内の極性判定情報でそのフレームの極性を決めて
も、フレームのどこかでサイクルスリップを起こせば、
そのフレーム内のデータはそれ以降全て極性が反転して
しまい、データの一部を失ってしまうという欠点があっ
た。
【０００６】本発明は、このような実情に鑑みてなされ
たものであり、位相変調信号の位相とデータの極性との
関係が再生中にずれるようなサイクルスリップによるデ
ータ損失を防止し得るようなＰＳＫ復調器の提供を目的
とする。
たものであり、位相変調信号の位相とデータの極性との
関係が再生中にずれるようなサイクルスリップによるデ
ータ損失を防止し得るようなＰＳＫ復調器の提供を目的
とする。
【０００７】
【課題を解決するための手段】本発明に係るＰＳＫ復調
器は、位相変調されたデータを復調するＰＳＫ復調器に
おいて、特性の異なるｎ個（ｎは３以上の整数）の復調
部と、上記ｎ個の復調部から得られたｎ個の復調データ
の多数決をとり、最も多い復調データを正しい復調デー
タとして出力する多数決手段とを有して成ることによ
り、上述の課題を解決する。
器は、位相変調されたデータを復調するＰＳＫ復調器に
おいて、特性の異なるｎ個（ｎは３以上の整数）の復調
部と、上記ｎ個の復調部から得られたｎ個の復調データ
の多数決をとり、最も多い復調データを正しい復調デー
タとして出力する多数決手段とを有して成ることによ
り、上述の課題を解決する。
【０００８】ここで、上記ｎ個の復調部は、それぞれ雑
音帯域の異なるループフィルタを有する構成とし、それ
ぞれの復調部でのサイクルスリップの発生確率を互いに
異なる値とすることが好ましい。
音帯域の異なるループフィルタを有する構成とし、それ
ぞれの復調部でのサイクルスリップの発生確率を互いに
異なる値とすることが好ましい。
【０００９】
【作用】例えばＳ／Ｎが劣化してサイクルスリップが生
じ易くなっても、複数の復調部からの復調データの多数
決をとることにより、サイクルスリップの生じている復
調データを排除することができ、低Ｓ／Ｎ時でのサイク
ルスリップによるデータ損失を防止することができる。
じ易くなっても、複数の復調部からの復調データの多数
決をとることにより、サイクルスリップの生じている復
調データを排除することができ、低Ｓ／Ｎ時でのサイク
ルスリップによるデータ損失を防止することができる。
【００１０】
【実施例】図１は、本発明に係るＰＳＫ復調器の一実施
例の概略構成を示すブロック回路図である。この図１に
おいて、入力端子１には上記ＰＳＫ（位相変調）方式の
一例であるＢＰＳＫ方式により変調されたＩＦ帯（中間
周波数帯）のアナログ信号が供給されている。このＢＰ
ＳＫ変調信号は、ｎ個（ｎは３以上の整数）のＰＬＬ型
復調部１０1 、１０2 、・・・、１０n に分配されて送
られている。これらの復調部１０1 〜１０n としては、
後述する図２に示すようなコスタスループ型復調回路が
使用できる。各復調部１０1 〜１０n にてそれぞれ復調
されたデータは、多数決をとる多数決回路２０に送られ
て、最も多い復調データが正しい復調データとして出力
端子２より出力される。
例の概略構成を示すブロック回路図である。この図１に
おいて、入力端子１には上記ＰＳＫ（位相変調）方式の
一例であるＢＰＳＫ方式により変調されたＩＦ帯（中間
周波数帯）のアナログ信号が供給されている。このＢＰ
ＳＫ変調信号は、ｎ個（ｎは３以上の整数）のＰＬＬ型
復調部１０1 、１０2 、・・・、１０n に分配されて送
られている。これらの復調部１０1 〜１０n としては、
後述する図２に示すようなコスタスループ型復調回路が
使用できる。各復調部１０1 〜１０n にてそれぞれ復調
されたデータは、多数決をとる多数決回路２０に送られ
て、最も多い復調データが正しい復調データとして出力
端子２より出力される。
【００１１】次に、図２は、上記ｎ個のＰＬＬ型復調部
１０1 、１０2 、・・・、１０n の任意の１個の具体的
回路例を示す回路図であり、いわゆるコスタスループ型
復調器１０を示している。このコスタスループ型復調器
１０の入力端子１１に供給された上記ＢＰＳＫ変調信号
は、Ｉチャンネルの乗算器１２及びＱチャンネルの乗算
器１３にそれぞれ送られる。各乗算器１２、１３からの
出力信号は、それぞれローパスフィルタ（ＬＰＦ）１
４、１５に送られ、これらのＬＰＦ１４，１５からの各
出力信号が乗算器１６に送られて乗算される。この乗算
器１６からの出力信号は、ループフィルタ３０を介して
ＶＣＯ（電圧制御発振器）１８に送られ、ＶＣＯ１８か
らの発振出力は、そのまま乗算器１２に、またπ／２移
相器１９を介して乗算器１３に、それぞれ送られてい
る。また、ＬＰＦ１４からの出力が復調データとして出
力端子１７より取り出される。
１０1 、１０2 、・・・、１０n の任意の１個の具体的
回路例を示す回路図であり、いわゆるコスタスループ型
復調器１０を示している。このコスタスループ型復調器
１０の入力端子１１に供給された上記ＢＰＳＫ変調信号
は、Ｉチャンネルの乗算器１２及びＱチャンネルの乗算
器１３にそれぞれ送られる。各乗算器１２、１３からの
出力信号は、それぞれローパスフィルタ（ＬＰＦ）１
４、１５に送られ、これらのＬＰＦ１４，１５からの各
出力信号が乗算器１６に送られて乗算される。この乗算
器１６からの出力信号は、ループフィルタ３０を介して
ＶＣＯ（電圧制御発振器）１８に送られ、ＶＣＯ１８か
らの発振出力は、そのまま乗算器１２に、またπ／２移
相器１９を介して乗算器１３に、それぞれ送られてい
る。また、ＬＰＦ１４からの出力が復調データとして出
力端子１７より取り出される。
【００１２】このコスタスループ型復調器１０におい
て、入力端子１１からのディジタル入力信号は、乗算器
１２においてＶＣＯ１８からの出力信号と乗算される。
また、乗算器１３において、ＶＣＯ１８からの出力信号
がπ／２移相器１９でπ／２遅延された信号と上記入力
信号とが乗算される。これらの乗算器１２、１３からの
出力信号は、ＬＰＦ１４、１５により、それぞれ所定の
周波数以上の周波数成分が除去される。ＬＰＦ１４から
のＩチャンネル乗算出力及びＬＰＦ１５からのＱチャン
ネル乗算出力は、それぞれ乗算器１６に供給されて乗算
され、ループフィルタ１７を介してＶＣＯ１８に供給さ
れることで、ＶＣＯ１８の発振周波数及び位相が入力信
号の搬送波と一致するように制御される。なお、上記Ｌ
ＰＦ１４の出力信号は、コスタスループ型復調器１０の
復調信号であり、再生データとして出力端子１７より取
り出され、上記多数決回路２０に送られる。
て、入力端子１１からのディジタル入力信号は、乗算器
１２においてＶＣＯ１８からの出力信号と乗算される。
また、乗算器１３において、ＶＣＯ１８からの出力信号
がπ／２移相器１９でπ／２遅延された信号と上記入力
信号とが乗算される。これらの乗算器１２、１３からの
出力信号は、ＬＰＦ１４、１５により、それぞれ所定の
周波数以上の周波数成分が除去される。ＬＰＦ１４から
のＩチャンネル乗算出力及びＬＰＦ１５からのＱチャン
ネル乗算出力は、それぞれ乗算器１６に供給されて乗算
され、ループフィルタ１７を介してＶＣＯ１８に供給さ
れることで、ＶＣＯ１８の発振周波数及び位相が入力信
号の搬送波と一致するように制御される。なお、上記Ｌ
ＰＦ１４の出力信号は、コスタスループ型復調器１０の
復調信号であり、再生データとして出力端子１７より取
り出され、上記多数決回路２０に送られる。
【００１３】図３は、図２のコスタスループ型復調器１
０のループフィルタ３０の具体的な回路例としての完全
積分型２次ループフィルタを示す回路図である。このル
ープフィルタ３０は、演算増幅器（オペアンプ）３４に
抵抗値Ｒ１の入力抵抗３１を接続し、帰還路に抵抗値Ｒ
２の抵抗３２と容量値Ｃのコンデンサ３３との直列接続
回路を挿入接続して構成されている。このループフィル
タの雑音帯域は、 （Ｋ＋ａ）／４ ・・・ （１） ただし、Ｋ＝Ｒ２／Ｒ１、ａ＝１／（Ｒ２・Ｃ）で与え
られることが知られている。本実施例においては、図１
に示すｎ個の復調部１０1 、１０2 、・・・、１０n の
各ループフィルタの雑音帯域を積極的に異ならせてい
る。
０のループフィルタ３０の具体的な回路例としての完全
積分型２次ループフィルタを示す回路図である。このル
ープフィルタ３０は、演算増幅器（オペアンプ）３４に
抵抗値Ｒ１の入力抵抗３１を接続し、帰還路に抵抗値Ｒ
２の抵抗３２と容量値Ｃのコンデンサ３３との直列接続
回路を挿入接続して構成されている。このループフィル
タの雑音帯域は、 （Ｋ＋ａ）／４ ・・・ （１） ただし、Ｋ＝Ｒ２／Ｒ１、ａ＝１／（Ｒ２・Ｃ）で与え
られることが知られている。本実施例においては、図１
に示すｎ個の復調部１０1 、１０2 、・・・、１０n の
各ループフィルタの雑音帯域を積極的に異ならせてい
る。
【００１４】ここで、前述したサイクルスリップが生じ
る原理、あるいはサイクルスリップ理論について説明す
る。上記図３に示した完全積分型２次ループフィルタを
例にとるとき、ループ帯域でのＳ／Ｎをα（ｄＢ）と
し、固有周波数をωn (rad/sec) としたとき、サイクル
スリップが生じる平均時間Ｔavは、次式で与えられる。
る原理、あるいはサイクルスリップ理論について説明す
る。上記図３に示した完全積分型２次ループフィルタを
例にとるとき、ループ帯域でのＳ／Ｎをα（ｄＢ）と
し、固有周波数をωn (rad/sec) としたとき、サイクル
スリップが生じる平均時間Ｔavは、次式で与えられる。
【００１５】 Ｔav＝２・exp(πα／２) ／ωn ・・・ （２） また、最初に位相誤差０の状態から出発して、Ｔ秒後に
サイクルスリップを生じる確率Ｐ(T) は、 Ｐ(T) ＝１−exp(−Ｔ／Ｔav) ・・・ （３） で与えられることが知られている。すなわち、Ｓ／Ｎが
どんなに良い状態であっても、サイクルスリップが離散
的に生じる確率は存在するが、ループ帯域でのＳ／Ｎで
あるα（ｄＢ）をパラメータにすることにより、その発
生確率を変えることができるわけである。
サイクルスリップを生じる確率Ｐ(T) は、 Ｐ(T) ＝１−exp(−Ｔ／Ｔav) ・・・ （３） で与えられることが知られている。すなわち、Ｓ／Ｎが
どんなに良い状態であっても、サイクルスリップが離散
的に生じる確率は存在するが、ループ帯域でのＳ／Ｎで
あるα（ｄＢ）をパラメータにすることにより、その発
生確率を変えることができるわけである。
【００１６】本発明実施例においては、以上のような理
論に基づき、図１に示すようなｎ個の復調部１０1 、１
０2 、・・・、１０n の各々のループフィルタ３０の雑
音帯域を、上記式に従って故意に別々の値に設定する。
雑音帯域を変えることによってノイズ量Ｎを変化させ、
ループ帯域でのＳ／Ｎを変えるわけである。これによ
り、サイクルスリップの発生確率を変えることが可能と
なる。
論に基づき、図１に示すようなｎ個の復調部１０1 、１
０2 、・・・、１０n の各々のループフィルタ３０の雑
音帯域を、上記式に従って故意に別々の値に設定する。
雑音帯域を変えることによってノイズ量Ｎを変化させ、
ループ帯域でのＳ／Ｎを変えるわけである。これによ
り、サイクルスリップの発生確率を変えることが可能と
なる。
【００１７】ここで、図１のｎ個の復調部１０1 、１０
2 、・・・、１０n の各ループフィルタを同じものとし
た場合には、上記サイクルスリップが各復調部で同時に
起こる確率が高くなり、特にディジタル回路で復調部を
形成した場合には、ディジタル回路を形成しているデバ
イスの特性の差が殆ど無いので、かなり高い確率でサイ
クルスリップが同時に起こってしまう。このように、同
時にサイクルスリップが起こると、後段の多数決回路２
０でサイクルスリップ部分の排除ができなくなる虞があ
る。これに対して、本実施例のように、雑音帯域が異な
る複数の復調部で復調を行うことにより、この問題を解
決することができるわけである。
2 、・・・、１０n の各ループフィルタを同じものとし
た場合には、上記サイクルスリップが各復調部で同時に
起こる確率が高くなり、特にディジタル回路で復調部を
形成した場合には、ディジタル回路を形成しているデバ
イスの特性の差が殆ど無いので、かなり高い確率でサイ
クルスリップが同時に起こってしまう。このように、同
時にサイクルスリップが起こると、後段の多数決回路２
０でサイクルスリップ部分の排除ができなくなる虞があ
る。これに対して、本実施例のように、雑音帯域が異な
る複数の復調部で復調を行うことにより、この問題を解
決することができるわけである。
【００１８】再び図１において、サイクルスリップの発
生確率が互いに異なるｎ個の復調部１０1 〜１０n によ
りそれぞれ復調されたデータは、多数決回路２０に入力
されて、各データ毎にリアルタイムで多数決がとられ
る。すなわち、いずれが１個の復調部がサイクルスリッ
プしても、多数決判定により、他の復調部のデータによ
る修正がなされ、この結果を出力端子２に出力すること
により、サイクルスリップによるデータ損失を無くした
正しいデータを得ることができる。
生確率が互いに異なるｎ個の復調部１０1 〜１０n によ
りそれぞれ復調されたデータは、多数決回路２０に入力
されて、各データ毎にリアルタイムで多数決がとられ
る。すなわち、いずれが１個の復調部がサイクルスリッ
プしても、多数決判定により、他の復調部のデータによ
る修正がなされ、この結果を出力端子２に出力すること
により、サイクルスリップによるデータ損失を無くした
正しいデータを得ることができる。
【００１９】以上の動作の具体例について、図４を参照
しながら説明する。この図４において、(a) はフレーム
単位で伝送されるデータの一例で、フレームの先頭に極
性判定のための情報（極性信号）が設けられている。こ
の図４の例では、(b) に示すように上記極性信号部分に
−１が４個連続して入っており、復調部ではこの部分を
−１と判断するように極性の対応付け（あるいは極性訂
正）を行うわけである。なお、図４の(b) は、送信デー
タ、すなわち誤りの無い正しいデータを示しており、説
明を簡略化するために、データ部分の値は全て１である
としている。
しながら説明する。この図４において、(a) はフレーム
単位で伝送されるデータの一例で、フレームの先頭に極
性判定のための情報（極性信号）が設けられている。こ
の図４の例では、(b) に示すように上記極性信号部分に
−１が４個連続して入っており、復調部ではこの部分を
−１と判断するように極性の対応付け（あるいは極性訂
正）を行うわけである。なお、図４の(b) は、送信デー
タ、すなわち誤りの無い正しいデータを示しており、説
明を簡略化するために、データ部分の値は全て１である
としている。
【００２０】図４の(c) 〜(e) には、例えば３個の復調
部１０1 、１０2 、１０3 からの各復調出力を示してい
る。この図４の例では、復調部１０3 からの復調出力
(e) のデータ部分内のＸ点のデータからサイクルスリッ
プが起こっており、これ以降の部分Ｙのデータが反転さ
れて−１となっている。これらの復調出力(c) 〜(e) が
多数決回路２０に送られて多数決がとられる。上記Ｘ点
での各復調データは１、１、−１となるから、多数決の
結果は１となり、これ以降の部分Ｙについても同様に多
数決の結果が１となって、図４の(f) に示すような正し
い復調データ出力が得られることになる。
部１０1 、１０2 、１０3 からの各復調出力を示してい
る。この図４の例では、復調部１０3 からの復調出力
(e) のデータ部分内のＸ点のデータからサイクルスリッ
プが起こっており、これ以降の部分Ｙのデータが反転さ
れて−１となっている。これらの復調出力(c) 〜(e) が
多数決回路２０に送られて多数決がとられる。上記Ｘ点
での各復調データは１、１、−１となるから、多数決の
結果は１となり、これ以降の部分Ｙについても同様に多
数決の結果が１となって、図４の(f) に示すような正し
い復調データ出力が得られることになる。
【００２１】なお、図４の具体例では、３個の復調部の
内の２個の復調部で同時にサイクルスリップが生じる
と、誤った復調データが出力されることになるが、２個
の復調部が同時にサイクルスリップ状態となる確率は低
いため、データ損失を低く抑えることができる。また、
復調部の個数を増やすことにより、半数以上の復調部で
同時にサイクルスリップが生じる確率をより低く抑える
ことができ、データ損失をさらに低減することができ
る。
内の２個の復調部で同時にサイクルスリップが生じる
と、誤った復調データが出力されることになるが、２個
の復調部が同時にサイクルスリップ状態となる確率は低
いため、データ損失を低く抑えることができる。また、
復調部の個数を増やすことにより、半数以上の復調部で
同時にサイクルスリップが生じる確率をより低く抑える
ことができ、データ損失をさらに低減することができ
る。
【００２２】次に、図５は、上記多数決回路２０の具体
的な回路構成例を示すブロック回路図である。この図５
において、総和加算器２１には、例えば３個（一般には
ｎ個）の復調部１０1 、１０2 、１０3 からのそれぞれ
の復調出力が入力されて、これらの総和がとられる。こ
の総和加算結果は、符号判定回路２２に送られて符号
（正か負か）が判定される。加算結果が例えばいわゆる
２の補数表示値の場合には、最上位の符号ビットをみれ
ば正負の判定が行える。具体的に、上記図４のＸ点にお
いては、＋１＋１−１＝＋１の加算結果となり、符号判
定結果は＋（正）となる。このような符号判定結果はセ
レクタ２３に送られ、この判定結果に応じて、最終的な
復調出力データとしての＋１、−１の一方を選択して、
出力端子２に送る。上記符号判定結果が＋（正）のとき
には、＋１が選択されて出力端子２に送られることは勿
論である。以上のようにして、出力端子２からは、最終
的な復調データとして、上記多数決がとられた復調デー
タが取り出される。
的な回路構成例を示すブロック回路図である。この図５
において、総和加算器２１には、例えば３個（一般には
ｎ個）の復調部１０1 、１０2 、１０3 からのそれぞれ
の復調出力が入力されて、これらの総和がとられる。こ
の総和加算結果は、符号判定回路２２に送られて符号
（正か負か）が判定される。加算結果が例えばいわゆる
２の補数表示値の場合には、最上位の符号ビットをみれ
ば正負の判定が行える。具体的に、上記図４のＸ点にお
いては、＋１＋１−１＝＋１の加算結果となり、符号判
定結果は＋（正）となる。このような符号判定結果はセ
レクタ２３に送られ、この判定結果に応じて、最終的な
復調出力データとしての＋１、−１の一方を選択して、
出力端子２に送る。上記符号判定結果が＋（正）のとき
には、＋１が選択されて出力端子２に送られることは勿
論である。以上のようにして、出力端子２からは、最終
的な復調データとして、上記多数決がとられた復調デー
タが取り出される。
【００２３】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、復調部の具体的構成は図２の
例に限定されず、また、ループフィルタの構成も図３の
例に限定されない。さらに、多数決回路も、図５の具体
例他にも種々の構成をとり得ることは勿論である。
るものではなく、例えば、復調部の具体的構成は図２の
例に限定されず、また、ループフィルタの構成も図３の
例に限定されない。さらに、多数決回路も、図５の具体
例他にも種々の構成をとり得ることは勿論である。
【００２４】
【発明の効果】以上の説明からも明らかなように、本発
明に係るＰＳＫ復調器によれば、特性の異なるｎ個（ｎ
は３以上の整数）の復調部から得られたｎ個の復調デー
タの多数決をとり、最も多い復調データを正しい復調デ
ータとして出力しているため、ｎ個の復調器の内の一部
にサイクルスリップが生じても、他の復調部からの正し
い復調データにより誤った復調データを排除することが
でき、低Ｓ／Ｎ時でのサイクルスリップによるデータ損
失を防止することができる。
明に係るＰＳＫ復調器によれば、特性の異なるｎ個（ｎ
は３以上の整数）の復調部から得られたｎ個の復調デー
タの多数決をとり、最も多い復調データを正しい復調デ
ータとして出力しているため、ｎ個の復調器の内の一部
にサイクルスリップが生じても、他の復調部からの正し
い復調データにより誤った復調データを排除することが
でき、低Ｓ／Ｎ時でのサイクルスリップによるデータ損
失を防止することができる。
【００２５】ここで、上記ｎ個の復調部に、それぞれ雑
音帯域の異なるループフィルタを設けることにより、そ
れぞれの復調部でのサイクルスリップの発生確率が互い
に異なる値となり、複数の復調部で同時サイクルスリッ
プが発生する確率を低く抑えて、サイクルスリップによ
るデータ損失をより少なくすることができる。
音帯域の異なるループフィルタを設けることにより、そ
れぞれの復調部でのサイクルスリップの発生確率が互い
に異なる値となり、複数の復調部で同時サイクルスリッ
プが発生する確率を低く抑えて、サイクルスリップによ
るデータ損失をより少なくすることができる。
【図１】本発明に係るＰＳＫ復調器の一実施例の全体の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】該実施例のＰＳＫ復調器の一実施例に用いられ
る復調部の一例を示すブロック回路図である。
る復調部の一例を示すブロック回路図である。
【図３】図２の復調部に用いられるループフィルタの具
体的な回路の構成例を示す回路図である。
体的な回路の構成例を示す回路図である。
【図４】該実施例の動作を説明するためのタイムチャー
トである。
トである。
【図５】上記実施例の多数決回路の具体例を示すブロッ
ク回路図である。
ク回路図である。
１、１１・・・・・入力端子 １０・・・・・復調部 １２、１３、１６・・・・・乗算器 １４、１５・・・・・ＬＰＦ（ローパスフィルタ） １７・・・・・出力端子 １８・・・・・ＶＣＯ（電圧制御発振器） ２０・・・・・多数決回路 ３０・・・・・ループフィルタ
Claims (2)
- 【請求項１】 位相変調されたデータを復調するＰＳＫ
復調器において、 特性の異なるｎ個（ｎは３以上の整数）の復調部と、 上記ｎ個の復調部から得られたｎ個の復調データの多数
決をとり、最も多い復調データを正しい復調データとし
て出力する多数決手段と、 を有して成ることを特徴とするＰＳＫ復調器。 - 【請求項２】 上記ｎ個の復調部は、それぞれ雑音帯域
の異なるループフィルタを有することを特徴とする請求
項１記載のＰＳＫ復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353592A JPH0685860A (ja) | 1992-08-31 | 1992-08-31 | Ｐｓｋ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353592A JPH0685860A (ja) | 1992-08-31 | 1992-08-31 | Ｐｓｋ復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685860A true JPH0685860A (ja) | 1994-03-25 |
Family
ID=17252724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25353592A Pending JPH0685860A (ja) | 1992-08-31 | 1992-08-31 | Ｐｓｋ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685860A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8165252B2 (en) | 2007-05-24 | 2012-04-24 | Sony Corporation | Signal processing device and method, and program |
| US8230653B2 (en) | 2008-03-26 | 2012-07-31 | Toshiba Plant Systems & Services Corporation | Floor slab penetration structure and floor slab penetration hole repair method |
| US8496023B2 (en) | 2008-03-28 | 2013-07-30 | Toshiba Plant Systems & Services Corporation | Temporary drainage system and temporary drainage method |
-
1992
- 1992-08-31 JP JP25353592A patent/JPH0685860A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8165252B2 (en) | 2007-05-24 | 2012-04-24 | Sony Corporation | Signal processing device and method, and program |
| US8230653B2 (en) | 2008-03-26 | 2012-07-31 | Toshiba Plant Systems & Services Corporation | Floor slab penetration structure and floor slab penetration hole repair method |
| US8496023B2 (en) | 2008-03-28 | 2013-07-30 | Toshiba Plant Systems & Services Corporation | Temporary drainage system and temporary drainage method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI80175C (fi) | Digitalt telekommunikationssystem, daer anvaends kvadraturmodulerade baervaogssignaler. | |
| CA2025232C (en) | Carrier recovery system | |
| CA2110881C (en) | Adaptive equalizer capable of compensating for carrier frequency offset | |
| US20060023809A1 (en) | System for demodulation of phase shift keying signals | |
| US5065107A (en) | Phase-locked loop bandwidth switching demodulator for suppressed carrier signals | |
| JPH11163957A (ja) | 階層化伝送ディジタル復調器 | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| US6778589B1 (en) | Symbol synchronous device and frequency hopping receiver | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| WO1997020417A1 (fr) | Demodulateur numerique | |
| JPH0685860A (ja) | Ｐｓｋ復調器 | |
| JP2950512B2 (ja) | 受信機 | |
| EP1051006A2 (en) | Method and system for carrier recovery of a suppressed carrier modulated signal | |
| US4606048A (en) | Radio communication system | |
| JPH0542863B2 (ja) | ||
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| CA2011264C (en) | Phase-locked loop bandwidth switching demodulator for suppressed carrier signals | |
| JPH0746281A (ja) | 差動位相シフトキーイング変調・復調装置 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JP4411110B2 (ja) | キャリア再生回路 | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JP3103604B2 (ja) | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |