JPS60194371A - デイジタルメ−タ強制ゼロ設定方式 - Google Patents
デイジタルメ−タ強制ゼロ設定方式Info
- Publication number
- JPS60194371A JPS60194371A JP59048819A JP4881984A JPS60194371A JP S60194371 A JPS60194371 A JP S60194371A JP 59048819 A JP59048819 A JP 59048819A JP 4881984 A JP4881984 A JP 4881984A JP S60194371 A JPS60194371 A JP S60194371A
- Authority
- JP
- Japan
- Prior art keywords
- digital meter
- voltage
- input terminal
- zero
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）０発明の技術分野
本発明は各種機器に使用されているディジタル型メータ
を強制的にゼロに設定する方式に関するものである。
を強制的にゼロに設定する方式に関するものである。
（ｂ）、従来技術と問題点
最近各種機器に広くディジタルメータを使用する様にな
って来たが、此のディジタル型メータはＡ／Ｄ変換器（
場合に依っては其の前に直流増幅器を付加する）及びデ
ィジタル型表示器から構成されている。此の様なディジ
タルメータを例えば各種通信装置等に使用する場合、装
置内の配線等の関係で入力が０であるにも拘わらずディ
ジタル型表示器が０を表示しないことがある。
って来たが、此のディジタル型メータはＡ／Ｄ変換器（
場合に依っては其の前に直流増幅器を付加する）及びデ
ィジタル型表示器から構成されている。此の様なディジ
タルメータを例えば各種通信装置等に使用する場合、装
置内の配線等の関係で入力が０であるにも拘わらずディ
ジタル型表示器が０を表示しないことがある。
第１図は従来のディジタルメータの一実施例を示すブロ
ック図である。
ック図である。
図中、ＤＰＭはディジタルメータ、ＤＲＩＶは駆動回路
、Ｒ１、Ｒ２は夫々抵抗、ＡＭＰは差動増幅器、ａ、ｂ
は夫々ディジクルメータＤＰＭの入力端子、ｃ、ｄは夫
々駆動回路ＤＲＩＶの出力端子である。尚以下全図を通
じ同一記号は同一対象物を表す。
、Ｒ１、Ｒ２は夫々抵抗、ＡＭＰは差動増幅器、ａ、ｂ
は夫々ディジクルメータＤＰＭの入力端子、ｃ、ｄは夫
々駆動回路ＤＲＩＶの出力端子である。尚以下全図を通
じ同一記号は同一対象物を表す。
以下図に従って説明する。今駆動回路ＤＲＩＶの出力が
ディジタルメータＤＰＭの入力に印加されるものとする
。駆動回路ＤＲＩＶの出力端子Ｃとアースされている出
力端子ｄの間の電圧が駆動回路ＤＲＩＶの出力である。
ディジタルメータＤＰＭの入力に印加されるものとする
。駆動回路ＤＲＩＶの出力端子Ｃとアースされている出
力端子ｄの間の電圧が駆動回路ＤＲＩＶの出力である。
ディジタルメータＤＰＭの入力端子ａとアースされてい
る入力端子すの間に生ずる電圧が入力電圧であるが、端
子すと端子ｄは共にアースされているが往々其の間に僅
かの電位差が生じ、此の為に端子Ｃ％ ｄ間の電圧が０
であっても端子ａ ｗ ｂ間に数十ｍＶの電位差を生ず
ることがある。従ってフルスケールの時の入力電圧がか
りに５ｖとすると、１％は５０ｍＶとなり、ディジタル
メータＤＰＭの表示が０を示さない状態を生ずる。
る入力端子すの間に生ずる電圧が入力電圧であるが、端
子すと端子ｄは共にアースされているが往々其の間に僅
かの電位差が生じ、此の為に端子Ｃ％ ｄ間の電圧が０
であっても端子ａ ｗ ｂ間に数十ｍＶの電位差を生ず
ることがある。従ってフルスケールの時の入力電圧がか
りに５ｖとすると、１％は５０ｍＶとなり、ディジタル
メータＤＰＭの表示が０を示さない状態を生ずる。
此の様に従来のディジタルメータＤＰＭの表示は入力が
ないのにも拘わらず、０を表示しないと云う欠点があっ
た。
ないのにも拘わらず、０を表示しないと云う欠点があっ
た。
（Ｃ）６発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
測定をしていない時は必ず０を示すディジタルメータ強
゛制ゼロ設定方式を提供することである。
測定をしていない時は必ず０を示すディジタルメータ強
゛制ゼロ設定方式を提供することである。
（ｄ）０発明の構成
上記の目的は本発明によれば、Ａ／Ｄ変換器及びディジ
タル表示器から構成されるディジタルメータに於いて、
該ディジタルメータのアース側入力端子と被測定電圧の
非アース側端子の電位差をめ、該電位差が成る基準値よ
り小さい場合、該ディジタルメータの入力端子を短絡す
ることを特徴とするディジタルメータ強制ゼロ設定方式
を提供することにより達成される。
タル表示器から構成されるディジタルメータに於いて、
該ディジタルメータのアース側入力端子と被測定電圧の
非アース側端子の電位差をめ、該電位差が成る基準値よ
り小さい場合、該ディジタルメータの入力端子を短絡す
ることを特徴とするディジタルメータ強制ゼロ設定方式
を提供することにより達成される。
即ち本発明に於いてはディジタルメータのアース側入力
端子と被測定電圧の非アース側端子の電位差を差動増幅
器によりめ、其の差電圧が成る基準値より小さい時は該
ディジタルメータの入力端子を短絡することによりアー
ス間に発生する微少電圧により測定電圧が０であるにも
拘わらずディジタルメータが０以外の値を表示するのを
防止出来ると云う利点がある。
端子と被測定電圧の非アース側端子の電位差を差動増幅
器によりめ、其の差電圧が成る基準値より小さい時は該
ディジタルメータの入力端子を短絡することによりアー
ス間に発生する微少電圧により測定電圧が０であるにも
拘わらずディジタルメータが０以外の値を表示するのを
防止出来ると云う利点がある。
（ｅ）８発明の実施例
第２図は本発明に依るディジタルメータ強制ゼロ設定方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
図中、ＡＭＰＩは差動増幅器、ＡＭＰ２は比較器、Ｒ３
−Ｒ６は夫々抵抗、Ｅａは基準電圧、ＲＬはリレー、ｒ
ｌはリレーＲＬの接点、Ｂは電源電圧である。
−Ｒ６は夫々抵抗、Ｅａは基準電圧、ＲＬはリレー、ｒ
ｌはリレーＲＬの接点、Ｂは電源電圧である。
以下図に従って本発明の詳細な説明する。図に示す様に
駆動回路ＤＲＩＶの出力端子ＣとディジタルメータＤＰ
Ｍの入力端子すを夫々差動増幅器ＡＭＰＩに入力し、其
の差電圧をめ、其の差電圧が比較器ＡＭＰ２により基準
電圧Ｅ。より小さい時はリレーＲＬを動作させ、ディジ
タルメータＤＰＭの入力端子ａ ｗ ｂ間を其の接点ｒ
ｌにより短絡して確実に入力電圧を０とし、此の結果表
示器の出力を０とする。若し基準電圧Ｅｏより大きい時
はリレーＲＬを動作させないで其の侭表示器を動作させ
る。
駆動回路ＤＲＩＶの出力端子ＣとディジタルメータＤＰ
Ｍの入力端子すを夫々差動増幅器ＡＭＰＩに入力し、其
の差電圧をめ、其の差電圧が比較器ＡＭＰ２により基準
電圧Ｅ。より小さい時はリレーＲＬを動作させ、ディジ
タルメータＤＰＭの入力端子ａ ｗ ｂ間を其の接点ｒ
ｌにより短絡して確実に入力電圧を０とし、此の結果表
示器の出力を０とする。若し基準電圧Ｅｏより大きい時
はリレーＲＬを動作させないで其の侭表示器を動作させ
る。
（ｆ）０発明の効果
以上詳細に説明した様に本発明によれば、測定電圧が０
の時は必ずＯ値を示すディジタルメータ強制ゼロ設定方
式を実現出来ると云う大きい効果がある。
の時は必ずＯ値を示すディジタルメータ強制ゼロ設定方
式を実現出来ると云う大きい効果がある。
第１図は従来のディジタルメータの一実施例を示すブロ
ック図である。 第２図は本発明に依るディジタルメータ強制ゼロ設定方
式の一実施例を示すブロック図である。 図中、ＤＰＭはディジタルメータ、ＤＲＩＶは駆動回路
、Ｒ１−Ｒ６は夫々抵抗、ＡＭＰは差動増幅器、ＡＭＰ
１は差動増幅器、ＡＭＰ２は比較器、Ｅａは基準電圧
、ＲＬはリレー、ｒｌはリレーＲＬの接点、Ｂは電源電
圧、ａ、ｂは夫々ディジタルメータＤＰＭの入力端子、
ｃ、ｄは夫々駆動回路ＤＲＩＶの出力端子である。
ック図である。 第２図は本発明に依るディジタルメータ強制ゼロ設定方
式の一実施例を示すブロック図である。 図中、ＤＰＭはディジタルメータ、ＤＲＩＶは駆動回路
、Ｒ１−Ｒ６は夫々抵抗、ＡＭＰは差動増幅器、ＡＭＰ
１は差動増幅器、ＡＭＰ２は比較器、Ｅａは基準電圧
、ＲＬはリレー、ｒｌはリレーＲＬの接点、Ｂは電源電
圧、ａ、ｂは夫々ディジタルメータＤＰＭの入力端子、
ｃ、ｄは夫々駆動回路ＤＲＩＶの出力端子である。
Claims (1)
- Ａ／Ｄ変換器及びディジタル表示器から構成されるディ
ジタルメータに於いて、該ディジタルメータのアース側
入力端子と被測定電圧の非アース側端子の電位差をめ、
該電位差が成る基準値より小さい場合、該ディジタルメ
ータの入力端子を短絡することを特徴とするディジタル
メータ強制ゼロ設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048819A JPS60194371A (ja) | 1984-03-14 | 1984-03-14 | デイジタルメ−タ強制ゼロ設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048819A JPS60194371A (ja) | 1984-03-14 | 1984-03-14 | デイジタルメ−タ強制ゼロ設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194371A true JPS60194371A (ja) | 1985-10-02 |
Family
ID=12813826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59048819A Pending JPS60194371A (ja) | 1984-03-14 | 1984-03-14 | デイジタルメ−タ強制ゼロ設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194371A (ja) |
-
1984
- 1984-03-14 JP JP59048819A patent/JPS60194371A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464629A (en) | Hall element device | |
| JPS61210965A (ja) | 低抵抗測定装置 | |
| JPS60194371A (ja) | デイジタルメ−タ強制ゼロ設定方式 | |
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| JPH02134575A (ja) | 電源電流測定回路 | |
| KR850000358B1 (ko) | 호올 소자의 동상전압 제거회로 | |
| JP2654493B2 (ja) | デジタル電気抵抗計の回路 | |
| JPS5868615A (ja) | 磁気式ロ−タリ・エンコ−ダの出力回路 | |
| JP3143036B2 (ja) | 抵抗率測定回路 | |
| JP2764646B2 (ja) | 測温抵抗体回路 | |
| JPS63106573A (ja) | 測定回路 | |
| JP2580064Y2 (ja) | 四端子測定回路 | |
| JPH0129586Y2 (ja) | ||
| JPS63113364A (ja) | 電圧モニタ回路 | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| SU371530A1 (ru) | Всесоюзная | |
| JPS5816073Y2 (ja) | 抵抗・電気信号変換装置 | |
| JP2512934B2 (ja) | 温度測定回路 | |
| SU983553A1 (ru) | Измерительный преобразователь | |
| JPS6117300B2 (ja) | ||
| JPH03258025A (ja) | 半導体集積回路 | |
| JPH02271266A (ja) | コンデンサ静電容量測定回路 | |
| JP3065835B2 (ja) | Ｖｆコンバータ | |
| SU1145291A1 (ru) | Измеритель посто нного тока без разрыва электрической цепи | |
| SU1543426A1 (ru) | Множительно-делительное устройство |