KR850000358B1 - 호올 소자의 동상전압 제거회로 - Google Patents

Abstract

내용 없음.

Description

호올 소자의 동상전압 제거회로

제1도는 종래의 호올 소자를 사용한 가우스미터의 구성을 표시하는 도면.

제2도는 본 발명의 1실시예의 가우스미터의 구성을 나타내는 도면.

제3도는 다른 실시예의 가우스미터의 구성을 나타내는 도면.

제4도는 정전류 전원의 다른 구성예를 표시하는 도면이다.

본 발명은 호올 소자의 동상전압제거 회로에 관한 것이다. 일반적으로 호올 소자를 가우스미터 등의 자기센서로서 사용할 경우, 신호전압보다 동상전압이 더 크다. 예를들면 20mV/mA·KG의 적감도(積感度)를 가지는 내부저항 1KΩ의 GaAs호올 소자에서는 제어전류 1mA, 자속밀도 1KG를 인가했을 때, 신호전압을 불과 20mV이지만, 동상전압은 500mV나 된다. 이로 인하여 종래부터 동상전압성분이 호올소자 출력의 오차가 되지 않도록, 높은 동상 전압제거비(CMRR)를 가지는 차동증폭회로에 의하여 신호처리를 실시하는 것이 보통이었다.

제1도는 정전압 전원 방식을 사용한 종래의 가우스미터의 구성예를 나타내고 있다. (1)은 호올소자이고, 그 제어전류단자(1a), (1b) 사이에 정전압전원(2)를 접속하고 있다. 호올소자(1)의 출력단자(1c), (1d)는 상기와 같이 신호전압(호올 출력전압)이외에 동상 전압을 가진다. 이로 인해 동상전압을 제거하기 위하여, 2개의 연산증폭기 OP₁, OP₂를 사용한 완전차동 방식의 고입력 임피이던스의 버퍼증폭회로(3)에 호올소자(1)의 츨력단자(1c), (1d)를 접속하고, 이 버퍼증폭회로(3)의 평형출력전압을 연산증폭기 OP₃을 사용한 차동입력, 싱글출력 방식의 차동증폭회로(4)를 개재하여 미터(5)로 유도되도록 하고 있다.

이 경우에 호올소자(1)의 동상성분이 오차가 되지 않도록 높은 CMRR(동상 성분 제거비)를 얻기 위하여 저항 R₁∼R₄는 R₁·R₄= R₂·R₃를 만족해야 한다. 그것을 위해서는 이들의 저항을 가변저항으로 하여 조정가능으로 하거나, 고정밀도의 저항을 사용하는것이 필요해 진다.

이와같이 종래의 호올소자를 사용한장 치에서는 고정밀도의 측정을 실시하기에는 상당히 복잡한 회로가 필요하고, 또 가변저항이나 정밀저항을 필요로 하기 때문에 장치 전체가 비싸지는 결점이 있다.

또 제 1도의 구성에서는 호올소자의 제어전류를 교류로 했을 때는, 동상 전압성분이 있기 때문에 신호 처리회로부의 전원전압을 V_±,동상 전압을 V_COM로 하면, 취출가능한 신호전압의 진폭은 V_±,- V_COM로 제한되고, 특히 저전압으로 동작시키려고 하는 경우에는 큰 신호전압을 취출할 수 없는 난점이 있다.

본 발명은 상기의 점을 고려하여, 차동 증폭회로를 사용하지 않고 호올소자의 동상전압을 제거하고, 가우스미터등의 장치를 간단하고 값이 싼 구조로 하고, 또 고정밀도의 측정을 가능케 하는 호올소자의 동상전압 제거회로를 제공하는 것이다.

본 발명에 있어서는 고이득 직류 증폭기인 연산 증폭기의 한쪽의 입력단을 접지했을 때, 다른 쪽의 입력단이 이른바 가상적접지(이메지너리 쇼오트)가 되는 것을 이용해서, 호올소자의 출력단자의 한쪽을 가상적 접지로 하고, 다른 쪽으로 부터 호올출력을 취출하도록 한다.

본 발명의 1실시예의 가우스미터를 제 2도에 표시한다. (11)이 호올 소자이고, 그 제어전류단자(11a), (11b)사이에 정전압원(12)가 접속되고, 제어전류가 공급된다. 전원(12)의 한쪽단자, 즉 제어전류단자(11b)는 연산증폭기 OP₁₁의 출력단에 접속되이, 고 연산증폭기 OP₁₁의 비반전입력단은 기준전위(이 경우에는 접지전위)에 접속되고, 반전입력단에 호올소자(11)의 제 1의 출력단자(11c)가 접속되어 있다.

그리고, 호올소자 (11)의 제 2의 출력단자(11d)로 부터 얻어지는 호올출력전압을 연산증폭기 OP₁₂와 저항 R₁₁, R₁₂로 구성되는 비반전 증폭회로(13)을 개재하여 미터(14)로 유도하도록 하고 있다.

이와같은 구조로 하면, 정전압전원(12)로 부터 유출된 전류는 호올소자(11)에 제어전류로서 흐른다. 그리고, 연산증폭기 OP₁₁은 비반전 입력단이 접지전위에 있으므로 반전입력단도 가상적접지가 되어, 따라서 호올소자(11)의 제 1의 출력단자(11c)도 접지전위가 된다. 이리하여 호올소자(11)의 제 2의 출력단자(11d)로부터는 자동적으로 동상성분이 제거된 호올출력전압만이 얻어지기 때문에 이것을 통상의 비반전 증폭회로(13)에 의하여 취출할 수가 있다.

따라서 본 실시예에 의하면 다음과 같은 효과를 얻을 수 있다.

(1) 호올소자의 1개의 출력단자를 가상적 접지상태로 하므로 차동 증폭회로를 사용하지 않고 자동적으로 동상성분을 제거할 수가 있고, 따라서 회로구성이 간단해 진다.

(2) 같은 이유로, 종래와 같은 동상전압을 제거하기 위하여 가변 저항이나 정밀저항을 사용할 필요위 없고, 장치가 싸진다.

(3) 접지전위를 기준으로 하여 신호 전압을 취출하기 때문에 증폭회로의 설계도 용이해진다.

(4) 호올소자의 1개의 출력단자를 가상적 접지로 하기 때문에, 후속의 신호처리회로부의 전원전압을 V_±로 했을 때, 신호전압의 진폭으로서 거의 V_±까지 이용할 수가 있고, 따라서 특히 회로를 저전압으로 동작시킬 경우에도 큰 신호전압을 얻을 수 있어서 유리하다.

(5) 같은 이유에서 제어전류로서 교류를 사용했을 경우에 종래의 방식과 비교해서 동일한 회로전압으로 약 2배의 제어전류를 유출할 수가 있다. 다시 말하면, 약 2배의 감도를 가지게 할 수 있다.

상기 실시예에서는 제어전류전원으로서 정전압 전원을 사용했으나, 본 발명은 정전류전원을 사용했을 경우에도 유효하다. 정전류 전원을 사용한 실시예의가우스미터를 제 3도에 표시한다. 도면에서 (22)가 잘 알려진 정전류전원이고, 정전압전원(22 1)과 저항(222)와 연산증폭기 OP₂₁로 구성된다. 그밖의 구성은 제2도의 실시예와 동일하므로 제2도와 동일부호를 달아서 상세한 설명은 생략한다.

본 실시예에 따라도 앞의 실시예와 같은 효과가 얻어진다. 또 일반적으로 호올소자는 정전류구동으로 하는 폭이 내부 저항의 온도나 저장에 의한 변동이 없고, 이점에서 본 실시예가 앞의 실시예보다 낫다. 정전류전원의 구성은 제4도에 표시하는 것과 같아도 된다.

이상과 같이 본 발명에 의하면 연산증폭기의 특성을 이용하여 호올소자의 동상전압을 간단하고 효과적으로 제거하고, 이로 인해 호올소자를 사용한 각종 장치의 구성의 간략화, 저가격화를 도모할 수 있다.

Claims (1)

1. 호올소자(11)의 제1및 제2의 제 (11a), (11b)사이에 전원(12), (22)를 접속하고, 상기 호올소자(11)의 제 1및 제2의 출력단자(11c), (11d)에서 호올 출력전압을 꺼내도록 한 호올소자의 동상전압 제거회로에 있어서, 상기 전원(12), (22)의 한쪽의 단자를 연산증폭기(OP₁₁)의 출력단에 접속하고, 이 연산증폭기(OP₁₁)의 비반전 입력단을 접지전위에 접속하고, 또한 반전입력 단자를 상기 호올 소자(11)의 출력단자(11c에 접속하여, 상기 호올소자(11)의 제2의 출력단자(11d)에서 호올 출력전압을 꺼내도록 구성한 것을 특징으로 하는 호올소자의 동상 전압제거 회로

Images