KR940005774Y1 - 차동출력 증폭기 - Google Patents

차동출력 증폭기 Download PDF

Info

Publication number
KR940005774Y1
KR940005774Y1 KR2019910019345U KR910019345U KR940005774Y1 KR 940005774 Y1 KR940005774 Y1 KR 940005774Y1 KR 2019910019345 U KR2019910019345 U KR 2019910019345U KR 910019345 U KR910019345 U KR 910019345U KR 940005774 Y1 KR940005774 Y1 KR 940005774Y1
Authority
KR
South Korea
Prior art keywords
amplifier
terminal
output
amplifiers
terminals
Prior art date
Application number
KR2019910019345U
Other languages
English (en)
Other versions
KR930012277U (ko
Inventor
홍성룡
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910019345U priority Critical patent/KR940005774Y1/ko
Publication of KR930012277U publication Critical patent/KR930012277U/ko
Application granted granted Critical
Publication of KR940005774Y1 publication Critical patent/KR940005774Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

차동출력 증폭기
제1도는 종래의 차동 출력 증폭기 회로도.
제2도는 본 고안의 차동 출력 증폭기 회로도.
제3도는 본 고안 차동 출력 증폭기의 타 실시예 회로도.
* 도면의 주요부분에 대한 부호의 설명
A1 내지 A3 : 제1 내지 제3증폭기
R1-R8 : 저항 C1, C2 : 콘덴서
V1, V2 : 제1, 제2입력단자
본 고안은 차동 출력 증폭기에 관한 것으로, 좀더 상세하게는 차동 출력 증폭기에서 공통모드(Conmon Mode)인 입력이 직류성분을 제거하여 입력신호에 대한 전달특성을 향상시키도록 하는 차동 출력 증폭기에 관한 것이다.
종래의 차동 출력 증폭기는 첨부된 도면 제1도에 도시된 바와같이, 일정 이득을 갖는 제1, 제2증폭기(A1)(A2)의 비반전단자(+)에 각기 제1, 제2입력단자(V1)(V2)가 접속되고, 상기 제1증폭기(A1)의 반전단자(-)에는 저항(R)을 통해 제2증폭기(A2)의 반전단자(-)가 접속되어 있으며, 상기 제1, 제2증폭기(A1)(A2)의 출력단자(Vo1)(Vo2)는 각기 저항(R')을 통해 그의 제1, 제2증폭기(A1)(A2)의 반전단자(-) 및 저항(R)에 공통접속 구성되어 있다.
이와같이, 구성된 종래의 차동 출력 증폭기의 동작을 설명하면 다음과 같다.
먼저, 일정이득을 갖는 제1증폭기(A1)는 제1입력단자(V1)로 부터의 그의 비반전단자(+)로 입력되는 전압과 저항(R')을 통해 궤환되어 입력되는 그의 출력단자(vol)의 전압 및 저항(R')(R)을 통한 제2증폭기(A2)의 출력전압과의 합의 차를 증폭하여 출력하고, 제2증폭기(A2)는 제2입력단자(V2)로 부터의 그의 비반전단자(+)로 입력되는 전압과 저항(R')을 통해 궤환되어 입력되는 그의 출력단자(Vo2)의 전압 및 저항(R')(R)을 통한 제1증폭기(A1)의 출력전압과의 합의 차를 증폭하여 출력하게 된다.
즉, 상기 저항(R)으로 흐르는 전류를 I라 하면가 되고, 이 식을 이용하여 출력단자(Vo1)(Vo2)의 전압을 구하면,
로 나타낼 수 있으며, 만약 제1, 제2입력단자(V1)(V2)의 전압의 절대치가 같다고 가정하면, V2=-V1이므로이고,이 된다.
즉, Vo1=-Vo2로 되어 차동출력이 된다.
여기서 입력신호의 직류성분인 공통전압(Vc)을 계산하여 보면 다음과 같다.
이와같이, 제1, 제2증폭기(A1)(A2)의 출력단자(Vo1)(Vo2)의 전압에서는 상기와 같이, 입력신호에 대한 직류성분인 공통성분(Vc)이 남게 된다.
따라서, 이와같은 종래의 차동 출력 증폭기에 있어서는, 전술한 바와같이, 차동 출력은 얻을 수 있으나, 입력신호의 직류성분 즉, 공통성분이 제거되지 않고 출력단자로 바로 출력되는 문제점이 있었다.
따라서, 본 고안의 목적은 이와같은 종래의 문제점을 감안하여 차동 출력 증폭기이 출력에서 입력신호의 직류성분인 공통성분을 제거하여 입력신호에 대한 출력의 전달특성을 향상시키도록 하는 차동 출력 증폭기를 제공함에 있다.
이와같은 본 고안의 목적을 달성하기 위한 수단으로써는 제1입력단자를 동일 저항값을 갖는 각각의 저항을 통해 분압하여 각각 일정이득을 갖는 제1, 제2증폭기의 비반전단자 및 반전단자에 접속함과 아울러 저항을 통해 제2증폭기의 출력단자에 접속하고, 또다른 제2입력단자를 동일 저항값을 갖는 각각의 저항을 통해 분압하여 상기 제1, 제2증폭기의 반전단자 및 비반전단자에 공통 접속함과 아울러 저항을 통해 제1증폭기의 출력단자에 접속하여 입력신호의 공통성분을 제거하도록 구성함으로써, 달성되는 것으로, 이하, 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 안 차동 출력 증폭기 회로도로서, 이에 도시한 바와같이, 제1입력단자(V1)를 저항(R1)(R3)을 통해 분압하여 각각 일정이득을 갖는 제1, 제2증폭기(A1)(A2)의 비반전단자(+) 및 반전단자(-)에 접속함과 아울러 저항(R2)을 통해 제2증폭기(A2)의 출력단자(Vo2)에 접속하고, 또다른 제2입력단자(V2)를 동일값을 갖는 저항(R4)(R6)을 통해 분압하여 상기 제1, 제2증폭기(A1)(A2)의 반전단자(-) 및 비반전단자(+)에 공통접속함과 아울러 저항(R5)을 통해 제1증폭기(A1)의 출력단자(Vo2)에 접속하여 입력신호의 공통성분(VC)을 제거하도록 구성한다.
상기에서, 저항(R1 내지 R6)은 동일 저항값을 갖는다.
이와같이, 구성된 본 고안의 작용, 효과를 상세히 설명하면 다음과 같다.
먼저, 일정이득을 갖는 제1, 제2증폭기(A1)(A2)는 제1, 제2입력단자(V1)(V2)로 부터 입력되는 전압에 대하여 그의 출력단자(Vo1)(Vo2)로 차전압을 출력하게 되는데, 이를 식으로 표시하면 하기와 같다.
즉,
이 된다.
상기에서 A는 제1, 제2증폭기(A1)(a2)의 이득이다.
상기 (식3)에 상기 (식1), (식2)을 대입하면
이 되고, 이를 다시 정리하면,
이 된다.
여기서, 두 입력단자(V1)(V2)의 전압 절대치가 같고, 모든 저항값이 같으며, 이득이 무한대라고 가정을 한다면, Vo1=V1이되고, Vo2=-V1이 되며, 만약 V=Vc+Vd라면, (Vc는 공통성분이다.) V2=Vc-Vd가 된다.
상기 V2=Vc-Vd를 대입하여 상기 (식5)을 다시 정리하면 하기의 식과 같이 된다.
상기 식으로 부터 알 수 있는 바와같이, 공통성분(Vc)이 제거된 값을 제1, 제2증폭기(A1)(A2)로 부터 얻을 수가 있다.
그리고, 제3도는 제2도에 대한 차동 출력 증폭기의 타 실시예 회로도로서, 여기에서는 제2도의 차동 출력 증폭기회로에 제3증폭회로(A3)를 추가하여 구성한 것이다.
즉, 상기 제3증폭기로(A)의 비반전단자(+)에 바이어스 전압(VB)단자를 접속하고, 제1, 제2증폭기(A1)(A2)의 출력단자(Vo1), (Vo2)를 병렬접속된 저항(R7), (R8) 및 콘덴서(C1), (C2)를 각기 통해 상기 제3증폭기(A3)의 반전단자(-)에 접속하여 그의 출력단자를 상기 제1, 제2증폭기(A1)(A2)의 바이어스 단자에 접속하여 구성한 것으로, 도면중 제2도의 기술과 동일부분에 대하여는 동일 부호를 부여한다.
이와같이, 구성된 차동 출력 증폭기는 상기 제2도에서의 설명과 동일하게 동작하는데, 바이어스 전압(VB)이 제3증폭기(A3)의 비반전단자(+)에 인가되고, 제1, 제2증폭기(A1)(A2)의 출력단자(Vo1)(Vo2) 전압이 병렬 접속된 저항(R7), (R8) 및 콘덴서(C1), (C2)를 각기 통해 상기 제3증폭기(A3)의 반전단자(-)에 인가되며, 그 제3증폭기(A3)의 출력전압은 상기 제1, 제2증폭기(A1)(A2)에 바이어스전압으로 인가되어 그 제1, 제2증폭기(A1)(A2)의 직류 바이어스를 쉽게 잡아주게 된다.
즉, 상기 제1, 제2증폭기(A1)(A2)가 서로 반대방향으로 접속되어 있으므로, 입력단자(V1)(V2)의 직류 바이어스를 잡아 주기가 어렵다.
따라서, 출력단에서 제3증폭기(A3), 저항(R7)(R8) 및 콘덴서(C1)(C2)로 구성하여 직류 바이어스를 잡아주게 된다.
이상에서 상세히 설명한 바와같이, 본 고안에 따르면 차동 출력 증폭기의 출력에서 입력신호의 직류성분인 공통성분이 제거되어 출력되므로써, 입력신호에 대한 전달특성이 향상되는 효과가 있다.

Claims (2)

  1. 제1입력단자(V1)을 동일값을 갖는 저항(R1)(R3)을 통해 분압하여 각각 일정이득을 갖는, 제1, 제2증폭기(A1)(A2)의 비반전단자 및 반전단자에 접속함과 아울러 상기 저항(R1)(R3)과 동일값을 갖는 저항(R2)을 통해 제2증폭기(A2)의 출력단자에 접속하고, 또 다른 제2입력단자(V2)를 상기 저항(R1내지 R3)과 동일값을 갖는 저항(R4)(R6)을 통해 분압하여 상기 제1, 제2증폭기(A1)(A2)의 반전단자 및 비반전단자에 공통접속함과 아울러 상기 저항과 동일값을 갖는 저항(R5)을 통해 제1증폭기(A1)의 출력단자에 접속 구성하여 제1, 제2증폭기(A1)(A2)로 부터의 입력신호인 공통성분(VC)이 제거된 값을 얻도록 하는 것을 특징으로 한 차동 출력 증폭기.
  2. 제1항에 있어서, 제1, 제2증폭기(A1)(A2)의 출력단자를 병렬접속된 저항(R7)(R8), 콘덴서(C1)(C2)를 각기 통해 바이어스 전압을 입력받는 제3증폭기(A3)의 반전단자에 접속하여 그의 출력 단자를 상기 제1, 제2증폭기(A1)(A2)이 바이어스 단자에 접속하여 구성한 것을 포함하는 것을 특징으로 한 차동 출력 증폭기.
KR2019910019345U 1991-11-13 1991-11-13 차동출력 증폭기 KR940005774Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019345U KR940005774Y1 (ko) 1991-11-13 1991-11-13 차동출력 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019345U KR940005774Y1 (ko) 1991-11-13 1991-11-13 차동출력 증폭기

Publications (2)

Publication Number Publication Date
KR930012277U KR930012277U (ko) 1993-06-25
KR940005774Y1 true KR940005774Y1 (ko) 1994-08-24

Family

ID=19322118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019345U KR940005774Y1 (ko) 1991-11-13 1991-11-13 차동출력 증폭기

Country Status (1)

Country Link
KR (1) KR940005774Y1 (ko)

Also Published As

Publication number Publication date
KR930012277U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
US5049831A (en) Single-ended input to differential output amplifier with integral two-pole filter
KR890001892B1 (ko) 전압가산회로
US5070305A (en) Device for converting unbalanced analog electric signals into fully differential signals
EP0286347A2 (en) Balanced output analog differential amplifier circuit
EP0453680B1 (en) Three-terminal operational amplifier and applications thereof
JPS6231849B2 (ko)
KR940005774Y1 (ko) 차동출력 증폭기
SE430842B (sv) Forsterkaranordning med instellbar forsterkning
EP0915346A2 (en) Current sensing circuit with high input impedance
JPH08250942A (ja) トランスインピーダンス増幅器回路
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
KR100458143B1 (ko) 필터및발진기용의상보형트랜스컨덕터를포함하는전자회로
JPS6228606B2 (ko)
US3987381A (en) Electronic controllable negative resistance arrangement
EP0280516A2 (en) Differential amplifier circuit
CN107959911B (zh) 放大器装置
KR0135461B1 (ko) 높은 입력 임피던스를 갖는 증폭회로
RU2054790C1 (ru) Измерительный операционный усилитель
JP2528812B2 (ja) Ｍｏｓ型差動増幅回路
JPH0495406A (ja) 差仂増巾回路
JP2730107B2 (ja) カレントミラー回路
JP3125525B2 (ja) フィルタ回路
KR940004744B1 (ko) 가변임피던스회로
SU746470A1 (ru) Преобразователь напр жение-ток
KR900004794Y1 (ko) 2가지 기울기를 갖는 구간 증폭회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee