JPS60192347A - ＧａＡｓ集積回路の製造方法 - Google Patents
ＧａＡｓ集積回路の製造方法Info
- Publication number
- JPS60192347A JPS60192347A JP4712984A JP4712984A JPS60192347A JP S60192347 A JPS60192347 A JP S60192347A JP 4712984 A JP4712984 A JP 4712984A JP 4712984 A JP4712984 A JP 4712984A JP S60192347 A JPS60192347 A JP S60192347A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- sio
- gaas
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＧａＡｓ集積回路の製造方法に係り、特にそ
の多層配線の形成方法に関する。
の多層配線の形成方法に関する。
ＧａＡｓ素子は高速動作が可能であり、特に最近ＭＫＳ
ＦＥＴを用いた集積回路への応用が各所で盛んに研究さ
れている。ＧａＡｓ集積回路においても、ＳＩ集積回路
と同様、大規模集積化にとって多層配線技術が必須のも
のとなる。この場合配線の層間絶縁膜としては、一般に
ＣＶＤ法による５１０２膜またはＳｉ、Ｎ、膜が用いら
れている。Ｓ ｉｏｔ膜は誘電率が約４であり、Ｓｉ、
Ｎ、膜の誘電率６〜９匿比べて小さく、配線容量を小さ
くする上で望ましいといえる。いずれもＣＶＤ法として
は、常圧下での熱分解による方法と、減圧下でのプラズ
マ励起分解による方法とが知られている。
ＦＥＴを用いた集積回路への応用が各所で盛んに研究さ
れている。ＧａＡｓ集積回路においても、ＳＩ集積回路
と同様、大規模集積化にとって多層配線技術が必須のも
のとなる。この場合配線の層間絶縁膜としては、一般に
ＣＶＤ法による５１０２膜またはＳｉ、Ｎ、膜が用いら
れている。Ｓ ｉｏｔ膜は誘電率が約４であり、Ｓｉ、
Ｎ、膜の誘電率６〜９匿比べて小さく、配線容量を小さ
くする上で望ましいといえる。いずれもＣＶＤ法として
は、常圧下での熱分解による方法と、減圧下でのプラズ
マ励起分解による方法とが知られている。
しかしながら、これら従来法による層間絶縁膜にはなお
解決すべき問題が多い。まず常圧下でのＣＶＤでは一般
に基板を比較的高温に加熱しなければならない。例えば
、５ＬＨ４と０２の熱分解により５ｔｏ２膜を堆積する
場合、３５０℃以上望ましくは４５０膜程度の基板加熱
を必要とする。ＧａＡｓ ＭＥＳＦＥＴでのオーミック
電極の形成温度は約４００℃であり、上記基板加熱温度
はこれと余り差がない。このためオーミック電極の接触
抵抗の増大や酸化ζこよる劣化、ショットキーゲート特
性の劣化、オーミック電極又はショットキーゲート電極
と第１層配線との電気的接触の劣化が生じる。また３
５ ０ ’Ｃ程度の基板加熱による常圧ＣＶＤではＳｔ
Ｏ２膜のカバレージが十分ではない。ＳｔＯ？膜の膜厚
を十分なものとすればカバレージは良くなるが、膜厚が
約１μｍを越えると応力の影響でクラックやはがれ等を
生ずる。更にＧａＡｓ基板が加熱された基板台に置かれ
るために形成されるＳＩＯ？膜への異物（パーティクル
）の混入やピンホールが生じ易い。
解決すべき問題が多い。まず常圧下でのＣＶＤでは一般
に基板を比較的高温に加熱しなければならない。例えば
、５ＬＨ４と０２の熱分解により５ｔｏ２膜を堆積する
場合、３５０℃以上望ましくは４５０膜程度の基板加熱
を必要とする。ＧａＡｓ ＭＥＳＦＥＴでのオーミック
電極の形成温度は約４００℃であり、上記基板加熱温度
はこれと余り差がない。このためオーミック電極の接触
抵抗の増大や酸化ζこよる劣化、ショットキーゲート特
性の劣化、オーミック電極又はショットキーゲート電極
と第１層配線との電気的接触の劣化が生じる。また３
５ ０ ’Ｃ程度の基板加熱による常圧ＣＶＤではＳｔ
Ｏ２膜のカバレージが十分ではない。ＳｔＯ？膜の膜厚
を十分なものとすればカバレージは良くなるが、膜厚が
約１μｍを越えると応力の影響でクラックやはがれ等を
生ずる。更にＧａＡｓ基板が加熱された基板台に置かれ
るために形成されるＳＩＯ？膜への異物（パーティクル
）の混入やピンホールが生じ易い。
熱分解によるＳｉ．Ｎ，膜の形成には、ＳＩＨ４とＮＨ
３が一般に用いられるが、この場合には基板温度として
約７００℃以上を必要とする。このような高温では、上
述したオーミツク電極の特性劣化等は更に大きくなり、
またＧａＡｓ基板自体の変成が生じる。従ってこの方法
は殆んど用いることができない。
３が一般に用いられるが、この場合には基板温度として
約７００℃以上を必要とする。このような高温では、上
述したオーミツク電極の特性劣化等は更に大きくなり、
またＧａＡｓ基板自体の変成が生じる。従ってこの方法
は殆んど用いることができない。
虞ニ次をこ減圧下でのプラズマ励起分解によるＳｉ０２
Ｋ 形成にお０゛ても・基板０加熱は必須である・そし
て、原料ガスの分解による酸素が用いられ，．′．るこ
とは熱分解による場合と同様であるから、）１，“”ｊ
−ミック電極の酸化による特性劣化をはじめ、゛１．）
’，，：’ｕ述した不都合がなお残っている。
Ｋ 形成にお０゛ても・基板０加熱は必須である・そし
て、原料ガスの分解による酸素が用いられ，．′．るこ
とは熱分解による場合と同様であるから、）１，“”ｊ
−ミック電極の酸化による特性劣化をはじめ、゛１．）
’，，：’ｕ述した不都合がなお残っている。
減圧下でのプラズマ励起分解によるＳｔ，Ｎｔ膜形成の
場合は、基板温度をかなり低くすることができるが、そ
れでも３００℃程度の加熱は必要である。またＳｔ，Ｎ
，膜は誘電率がＳｉＯ？膜より大きく、配線容量の増大
をもたらすという難点がある。
場合は、基板温度をかなり低くすることができるが、そ
れでも３００℃程度の加熱は必要である。またＳｔ，Ｎ
，膜は誘電率がＳｉＯ？膜より大きく、配線容量の増大
をもたらすという難点がある。
本発明は、上記の如き問題を解決した多層配線形成法を
採用したＧａＡｓ集墳回路の製造方法を提供することを
目的とする。
採用したＧａＡｓ集墳回路の製造方法を提供することを
目的とする。
本発明は、ＧａＡｓ集積回路の多層配線の層間絶縁膜と
して、顆粒状のＳＩＯを材料とし、これを抵抗力口熱に
より真空蒸着したＳｔＯ膜を用いることを特徴とする。
して、顆粒状のＳＩＯを材料とし、これを抵抗力口熱に
より真空蒸着したＳｔＯ膜を用いることを特徴とする。
本発明によれば、層間絶縁膜を呈温付近の低温、蒸発源
からの熱放射を考慮しても高さ１００℃程度の基板温度
で形成することができる。従ってＧ ａ Ａ ａ累子の
特性、特にオーミツク電極やショットキー電極あるいは
電極と配線間の接触特性＝〒 ″−１番劣化させることがなくなる。
からの熱放射を考慮しても高さ１００℃程度の基板温度
で形成することができる。従ってＧ ａ Ａ ａ累子の
特性、特にオーミツク電極やショットキー電極あるいは
電極と配線間の接触特性＝〒 ″−１番劣化させることがなくなる。
″′鰍本発明による８１０膜は誘電率が４〜６で饋Ｌり
、Ｓｌ．Ｎ，膜に比べて小さく、シかも膜形成速度１
０ Ｘ ／ ｅｅｃで応力の小ない厚い膜形成が可能で
あり、配線間容量の低減が図れる。
、Ｓｌ．Ｎ，膜に比べて小さく、シかも膜形成速度１
０ Ｘ ／ ｅｅｃで応力の小ない厚い膜形成が可能で
あり、配線間容量の低減が図れる。
また抵抗加熱による真空蒸着法では、例えばスパツタ蒸
着法と異なり下地基板に対する損傷はない。そして自公
転式基板保持具を備えた蒸着装置を用いて、多くの基板
に同時に均一な膜形成が可能で、形成されるＳｊＯ膜の
カバレージも優れている。
着法と異なり下地基板に対する損傷はない。そして自公
転式基板保持具を備えた蒸着装置を用いて、多くの基板
に同時に均一な膜形成が可能で、形成されるＳｊＯ膜の
カバレージも優れている。
なお、原料ＳｔＯの粒径は小さすぎても大きすぎても膜
形成速度が小さくなり、膜の誘電率の値から好ましくは
５〜１５メッシュの範囲がよい。
形成速度が小さくなり、膜の誘電率の値から好ましくは
５〜１５メッシュの範囲がよい。
以下本発明の実施例を説明する。第１図は、半絶縁性Ｇ
ａＡｓ基板１にＭＥ８ＦＥＴを集積形成し、第１層配線
を形成した状態である。即ち基板１にまず選択的にｎ型
能動層２（２？ ，２１ ）をＩＪＦ成し 次にＡｕＧ
Ａ金（ Ｇｅ ５％）膜１ ５００とＡｕ膜１０００
Ｘの積層蒸着膜によりソース，Ｎドレインのオーミンク
電極３（，ｑ？ ，３２ ，・・・）１猪′′″′゜゜
゜”゛Ｏ Ｏ ’Ｃ ，５″゜“″”よりこれらオーミ
ツク電極３の接触特性を良好なものとする。次いで、Ａ
Ｉ！またはＴＩ −Ｐｉ −Ａｕからなるゲート電極４
（４，，４２）を形成し、必要な電極間を接続する第１
層配線５（５！，５ｇ＋５ｇ）を形成する。第１層配線
５はＴｉ 一Ｐｔ Ａｕ積層膜とした。
ａＡｓ基板１にＭＥ８ＦＥＴを集積形成し、第１層配線
を形成した状態である。即ち基板１にまず選択的にｎ型
能動層２（２？ ，２１ ）をＩＪＦ成し 次にＡｕＧ
Ａ金（ Ｇｅ ５％）膜１ ５００とＡｕ膜１０００
Ｘの積層蒸着膜によりソース，Ｎドレインのオーミンク
電極３（，ｑ？ ，３２ ，・・・）１猪′′″′゜゜
゜”゛Ｏ Ｏ ’Ｃ ，５″゜“″”よりこれらオーミ
ツク電極３の接触特性を良好なものとする。次いで、Ａ
Ｉ！またはＴＩ −Ｐｉ −Ａｕからなるゲート電極４
（４，，４２）を形成し、必要な電極間を接続する第１
層配線５（５！，５ｇ＋５ｇ）を形成する。第１層配線
５はＴｉ 一Ｐｔ Ａｕ積層膜とした。
次にこの基板を自公転治具をもつ真空蒸着装置に入れ、
９ Ｘ １ ０ Ｔｏｒｒまで真空引きして、Ｔａホー
トに収容した５〜１５メッシュの顆粒状ＳＩＯを抵抗加
熱により蒸発させて、約６０００＾のｓｉｏ膜６を形成
する。このＳｉＯ膜６の膜形成速度は１０人／（８）で
あり、また誘電率は４．４〜４．８であった。そして第
２図に示すように、ＳＩＯ膜６にスルーホールを形成し
、第２Ｊ一配線７（７，，７，）を形成する。第２層配
線７は第１層配線５と同様、Ｔｉ −Ｐｔ−Ａｕ積層膜
とした。スルーホールの形成は、ポジ型レジスト（ＡＺ
−１４７０）を用い、フレオンガスを利用して０． ５
Ｔｏｒｒの圧力下でのドライエッチングｎ去によつｊ この実施例によれば、ＧａＡｓ基板に対するオーツク電
極、ショットキー電極及び第１層配線−形成後の工程で
基板はせいぜい１００゜Ｃ程度ま■トしか加熱されず、
オーミツク電極，ショットｊｉ」’ｔ：一電極の特性は
良好であった。才たＳｉＯ膜６−、は、カバレージも優
れており、クラツクやはがれ等の欠陥は認められなかっ
た。またフレオンを用いたドライエッチングにより８１
０膜６Ｉこ対するスルーホールもパターン通り良好に形
成され、第１層配線５と第２層配線７の接触も良好であ
った。なお、フレオンに水ＸをｌＯ〜４０％混合したガ
スを用いると、ｓＩｏ膜とレジストのエッチング速度比
がフレオンのみの場合に比べて１．５〜２倍大きくなる
ことが確認されている。
９ Ｘ １ ０ Ｔｏｒｒまで真空引きして、Ｔａホー
トに収容した５〜１５メッシュの顆粒状ＳＩＯを抵抗加
熱により蒸発させて、約６０００＾のｓｉｏ膜６を形成
する。このＳｉＯ膜６の膜形成速度は１０人／（８）で
あり、また誘電率は４．４〜４．８であった。そして第
２図に示すように、ＳＩＯ膜６にスルーホールを形成し
、第２Ｊ一配線７（７，，７，）を形成する。第２層配
線７は第１層配線５と同様、Ｔｉ −Ｐｔ−Ａｕ積層膜
とした。スルーホールの形成は、ポジ型レジスト（ＡＺ
−１４７０）を用い、フレオンガスを利用して０． ５
Ｔｏｒｒの圧力下でのドライエッチングｎ去によつｊ この実施例によれば、ＧａＡｓ基板に対するオーツク電
極、ショットキー電極及び第１層配線−形成後の工程で
基板はせいぜい１００゜Ｃ程度ま■トしか加熱されず、
オーミツク電極，ショットｊｉ」’ｔ：一電極の特性は
良好であった。才たＳｉＯ膜６−、は、カバレージも優
れており、クラツクやはがれ等の欠陥は認められなかっ
た。またフレオンを用いたドライエッチングにより８１
０膜６Ｉこ対するスルーホールもパターン通り良好に形
成され、第１層配線５と第２層配線７の接触も良好であ
った。なお、フレオンに水ＸをｌＯ〜４０％混合したガ
スを用いると、ｓＩｏ膜とレジストのエッチング速度比
がフレオンのみの場合に比べて１．５〜２倍大きくなる
ことが確認されている。
比較のため、層間絶縁膜として熱分解ＣＶＤ法によりｓ
ｉｏ２膜を形成したものを試作した。反応ガスとして
Ｓ ＩＨ，と０２を用い、反応時間１５分で６０００Ｘ
の８１０？膜を形成した。このとき基板は３５０℃に保
持した。この場合、オーミツク．電極の接触抵抗劣化が
大きく、不良率は約２０％であった。
ｉｏ２膜を形成したものを試作した。反応ガスとして
Ｓ ＩＨ，と０２を用い、反応時間１５分で６０００Ｘ
の８１０？膜を形成した。このとき基板は３５０℃に保
持した。この場合、オーミツク．電極の接触抵抗劣化が
大きく、不良率は約２０％であった。
第３図は， ＧａＡｓ基板に形成した能■リ層に、オー
ミツク電極を形成した後の熱処理ζこよりこのオーミツ
ク電極の接触抵抗の変化を測定した実験データである。
ミツク電極を形成した後の熱処理ζこよりこのオーミツ
ク電極の接触抵抗の変化を測定した実験データである。
このデータから明らかなように、１００゜Ｃ程度以下の
熱工程ではオーミツク特性に殆んど影響がないのＣこ対
し，ＣＶＤ法で用いられる３５０℃以上の熱工程ではオ
ーミツク械性が大きく劣化する。
熱工程ではオーミツク特性に殆んど影響がないのＣこ対
し，ＣＶＤ法で用いられる３５０℃以上の熱工程ではオ
ーミツク械性が大きく劣化する。
，”ｌ’亨、Ｓｔｏ ｇＴｉＨ（Ｄ ＊ ｏ、１２＋Ｆ
ｆＪ９０００人の厚さに形成してもクラックやはがれが
生じない。これに対し、熱分％ＣＶＤ法により基板温度
３５０℃で９００ｏＸのｓｉｏ２膜を形成すると、この
Ｓｉｎ２膜はスルーホール形成工程や第２層配線の形成
工程でクラックが発生することが認められた。
ｆＪ９０００人の厚さに形成してもクラックやはがれが
生じない。これに対し、熱分％ＣＶＤ法により基板温度
３５０℃で９００ｏＸのｓｉｏ２膜を形成すると、この
Ｓｉｎ２膜はスルーホール形成工程や第２層配線の形成
工程でクラックが発生することが認められた。
また、ＳｔＯ蒸着膜の材料として，５０メッシュ以下の
粉末を用いた場合と、５メッシュ未満のチップ状材料を
用いた場合について比較実験した。これらの材料を用い
た場合、膜形成速度は約７＾／ｓｅｃと上記実施例に比
べて小さい。また原料の粒径が小さい程、得られるＳｔ
Ｏ膜の訪電率が大きくなる傾向が見られた。
粉末を用いた場合と、５メッシュ未満のチップ状材料を
用いた場合について比較実験した。これらの材料を用い
た場合、膜形成速度は約７＾／ｓｅｃと上記実施例に比
べて小さい。また原料の粒径が小さい程、得られるＳｔ
Ｏ膜の訪電率が大きくなる傾向が見られた。
ＳｌＯ膜のスルーホール形成に、フッ化水素酸とフツ化
アンモニウムの１；５混合溶液を用いた湿式エッチング
を適用した芙験も試みた。この場合、スルーホールはレ
ジストパターンどおりに形成されず、エッチング端面が
不規則で、ｚ肩ｆかもスルーホール内に小粒状の残留物
が残り易い。従って、配線間の接続を良好なものとする
ためには、実施例で述べたドライエッチング法を用いる
ことが望ましいことが明らかになった。
アンモニウムの１；５混合溶液を用いた湿式エッチング
を適用した芙験も試みた。この場合、スルーホールはレ
ジストパターンどおりに形成されず、エッチング端面が
不規則で、ｚ肩ｆかもスルーホール内に小粒状の残留物
が残り易い。従って、配線間の接続を良好なものとする
ためには、実施例で述べたドライエッチング法を用いる
ことが望ましいことが明らかになった。
第１図および第２図は本発明の一実施例の製造工程を説
明するための図、第３図はＧａＡｓに対するオーミツク
電極の熱処理による特性変動を測定したデータを示す図
である。 １・・・半絶縁性ＧａＡｓ基板、２１＋２２・・・能動
層、３１〜３４・・・オーミック電極、４Ｉ ，４？・
・・ショットキー電極、５１＋５１・・・第１層配紛、
６・・・ＳｔＯ膜（層間絶縁膜）、７，，７？・・・第
２層配線。
明するための図、第３図はＧａＡｓに対するオーミツク
電極の熱処理による特性変動を測定したデータを示す図
である。 １・・・半絶縁性ＧａＡｓ基板、２１＋２２・・・能動
層、３１〜３４・・・オーミック電極、４Ｉ ，４？・
・・ショットキー電極、５１＋５１・・・第１層配紛、
６・・・ＳｔＯ膜（層間絶縁膜）、７，，７？・・・第
２層配線。
Claims (2)
- （１） ＧａＡｓ基板に複数の素子を集積して第１層配
線を形成し、その上に層間絶縁膜を形成し、この層間絶
縁膜ζこスルーホールを形成して第２層配線を形成する
ＧａＡｓ集積回路の製造方法において、前記層間絶縁膜
として、顆粒状のｓｉｏを材料とし、抵抗加熱により真
空蒸着した８１０膜を用いることを特徴とするＧ ａＡ
ｓ集積回路の製造方法。 - （２） 前記スルーホールは、ドライエツチング法によ
り形成する特許請求の範囲第１項記載のＧａＡｓ集積回
路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4712984A JPS60192347A (ja) | 1984-03-14 | 1984-03-14 | ＧａＡｓ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4712984A JPS60192347A (ja) | 1984-03-14 | 1984-03-14 | ＧａＡｓ集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60192347A true JPS60192347A (ja) | 1985-09-30 |
| JPH0122739B2 JPH0122739B2 (ja) | 1989-04-27 |
Family
ID=12766526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4712984A Granted JPS60192347A (ja) | 1984-03-14 | 1984-03-14 | ＧａＡｓ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192347A (ja) |
-
1984
- 1984-03-14 JP JP4712984A patent/JPS60192347A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0122739B2 (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339020B1 (en) | Method for forming a barrier layer | |
| US5464500A (en) | Method for taper etching metal | |
| JPS6096763A (ja) | プラズマ強化化学蒸着によるケイ化チタンを含む低抵抗率膜の製造方法 | |
| JPS60213046A (ja) | 基板上にポリサイド構造を形成する方法 | |
| JPS59100561A (ja) | 半導体装置およびその製造法 | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| JP3431454B2 (ja) | 半導体装置の製造方法 | |
| JPS60192347A (ja) | ＧａＡｓ集積回路の製造方法 | |
| JPH09283463A (ja) | バリヤメタル層及びその形成方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPS61150276A (ja) | 半導体装置 | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JPH0243726A (ja) | 接続配線形成法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| KR0144167B1 (ko) | 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS60734A (ja) | 半導体装置とその製造方法 | |
| JP2002033460A (ja) | 半導体装置及びその製造方法 | |
| JPS5852853A (ja) | 半導体装置の製法 | |
| JPH01312870A (ja) | 半導体装置 | |
| KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPH06163544A (ja) | 半導体集積回路配線構造体及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |