JPH01312870A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01312870A
JPH01312870A JP14148988A JP14148988A JPH01312870A JP H01312870 A JPH01312870 A JP H01312870A JP 14148988 A JP14148988 A JP 14148988A JP 14148988 A JP14148988 A JP 14148988A JP H01312870 A JPH01312870 A JP H01312870A
Authority
JP
Japan
Prior art keywords
oxygen concentration
titanium nitride
film
etching
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14148988A
Other languages
English (en)
Inventor
Kenji Hinode
憲治 日野出
Takafumi Tokunaga
徳永 尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14148988A priority Critical patent/JPH01312870A/ja
Publication of JPH01312870A publication Critical patent/JPH01312870A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に信頼性の高い半導体
装置に関する。
〔従来の技術〕
従来、窒化チタンをバリヤ層等に用いた半導体装置では
、テクニカル ダイジェスト シンポジウム オン V
LSI  チク/ロジー、V−455頁−56頁(19
86)  (Technical Digest Sy
mposjumon VLS r Technolog
y V  4+ Pp、55 56(1986) )に
述べられているように、窒化チタンが多量の酸素を含ん
でいる程耐熱性が優れていると考えられているため、窒
化チタン膜中へ酸素を取り込む工夫がなされてきた。
〔発明が解決しようとする課題〕
上記従来技術は、窒化チタン膜の加工については配慮さ
れておらず、半導体製造プロセスにおいて窒化チタン膜
のドライエツチング速度が遅いという問題があった。
窒化チタン膜は導電層として用いられ、加工の際は、下
地の絶縁膜(通常はSio2を主成分とするものが多い
)とのエツチング速度の比(選択比)が重要である。半
導体素子は表面起伏によって部分的に窒化チタンの膜厚
が異なるため、場所によってエツチングの所要時間が異
なり、膜厚の薄い部分はエツチングが先に終了し、下地
絶縁1!ケがエツチングされでしまう。すへての場所で
の窒化チタン膜のエツチングが終了し、下地絶縁膜のエ
ツチングはを少なくするには、窒化チタン膜と絶縁膜の
選択比をできるだけ大きくする必要がある。
これが微細なパターンを精度良く加工することをn)能
にする。選択比が小さいと、下地のエツチング敏を抑え
るために部分的にエツチング不足が生したりして、リー
ク、短絡等を起こす。
本発明の目的は、加工性に優れた窒化チタン膜を有する
半導体装置を提供することにある。
〔課題を解決するための手段〕
I−記[−1的は、窒化チタン膜を有する半導体装置に
おいて、上記窒化チタン膜の少なくとも一部は膜中の酸
素1度が1一原子%以下であることを特徴とする半導体
装置によって達成される。
従来、窒化チタン1摸中の酸素、農度と膜質との関係は
、酸1度が数%以」二の領域で検討されていた。例えば
、アプライド フィジカル レター・17を(5)47
1〜473頁(+985)  (Aρρ1.Phys。
1、、ett、 /37. (5) 471−473 
(1985) )には、ベースプレッシャ< l X 
1O−8Torr、排気速度0.1nm/minの条件
で窒化チタン膜を製造した例が記載されているが、この
場合の酸素濃度は2%でと排気速度との値から酸素濃度
は数%△の値であると思われる。
酸素濃度を減少させた窒化チタン膜は、蒸着又はスパッ
タ雰囲気中の酸素濃度を抑制することで製造することが
可能である。スパッタリングにおいて通常ベースプレッ
シャは≦I X 10−”Torrとすることが好まし
い。これは装置の真空系にメタルシールを採用したり、
配管を短くし、内面を鏡面仕上げにする等の方法により
可能である。また、窒化チタン膜を形成する基板に負バ
イアスを印加することが好ましい。この方法で膜中の酸
素濃度を更に減少させることができる。しかしバイアス
電圧の値が大きいと高応力化の問題が生しる。窒化チタ
ン膜の応力はIGPa以下であることが好ましい。これ
以上の応力が存在すると、膜にクラックが入ったり、膜
が剥離したりする。そのためバイアス電圧の値はあまり
大きくない方が好ましい。
第1図(a)及び(b)は、窒化チタンを形成する基板
に印加するバイアス電圧の値を変化させた場合のA E
 Sによって訓電した窒化チタン膜中の酸素濃度とその
応力を示す。曲線aはスパッタリング中の装置の排気速
度を小さくシ、約]OmTorrの気体中で成膜した場
合の値である。また点しは同しく排気速度を大きくし、
約1mTorrの条件とした場合の値である。曲線aに
示されるように負のバイアス電圧の値を大きくすること
により、膜中酸素1虐度の小さい窒化チタン膜を得るこ
とができるが、その応力は増加する。しかし例えば排気
速度を変えることにより、応力がそれ程大きくなく低酸
素、fA度の膜を得ることができる。なお。
スパッタ中の圧力、バイアス電圧の絶対値は、スパッタ
装置に依存した値であり1個々の装[i??である程度
変化する。
1″作  用〕 本発明において、窒化チタン膜のトライエツチング性が
向」ニする理由は明確ではないが一応次のように考えら
れる。窒化チタン(T i N )膜中で酸素はおそら
<Tiと結合した形をとっているであろう。T i −
0結合は非常に強く、エツチング性ヌによって供給され
るF、C1lとTiとの結合より勝るため、化学的な反
応による結合切断すなわちエツチングが進みにくい。ま
た物理的なスパッタ率も一般に酸化物は低く、このスパ
ッタ効果によるエツチングも進みにくいと思われる。従
って低酸素濃度の窒化チタン膜は科学的にも物理的にも
エツチングされにくい酸化物が少ないため、トライエツ
チング性が向上するのであろう。
〔実施例〕
以下、実施例を用いて本発明を説明する。
実施例 1 S io2膜上に、種々の酸素濃度のTiN膜を形成し
た。酸素濃度の制御は、成膵時の装置の排気速度を変化
させ、雰囲気の混合気体(Ar、 N2)の圧力を変化
させると共に、基板に負のバイアス電圧を印加し、その
電圧を変化させて行なった。
酸素濃度0.6原子%のTiN膜は、10mTorrの
雰囲気でバイアス電圧−75Vで成膜して得た。これら
の膜のエツチング速度を第2図に示す。エツチング条件
は、エツチングガス:80誌、、 CF、、 02(容
積比;100:20: 1) 、ガス圧:約0.ITo
rr。
入力型カニ 500Wである。図から分かるように、T
iN中の酸素濃度が高いとエツチング速度は小さく、酸
素濃度への依存性は弱い。酸素濃度が低くなるにつれて
、エツチング速度は次第に増加するが、1原子%以下で
は急激な増加がみられる。
ガス種、その混合比、ガス圧、電力等のエツチング条件
を変えてエツチングを行なった場合も、エツチング速度
自体には変動があるが、酸素濃度1原子%前後以下で、
エツチング速度が急増する傾向は変らない。すなわち、
エツチングガスをBC娼、CCl14.CCαF1、S
F、及びこれらのガスにcm2(10−30%) 、 
CF4(10−40%)、0.(5〜40%)の一種又
は二種以上を混合したものについて、ガス圧を0.02
〜1 、0Torrの間で変化させ、入力電圧を100
〜100OWの間で変化させた場合について検討したが
上述の傾向を示した。
以上の結果から酸素濃度1原子%以下のTiNでは、エ
ツチング速度が大きく、下地Sin、どの選択比が大き
くとれ、精度の良い加工が可能となる。この効果は酸素
濃度が低いほど著しい。TiNは荊合金膜との積層膜と
して用いられることが多いため、耐加工条件に近い条件
でTiNが精度良く加工できることが望ましい。従って
Al1合金加工に用いられる塩素系又はフッ素ガスを主
体としたガスで、前述のように精度の良いパターニング
が実現できることは、素子製造上大きな利点となる。
さらに実際の半導体装置において、酸素濃度を変化させ
たTiN膜を形成し、パターニングした結果を示す。約
0.5umの段差のある下地S io2上に500nm
厚のTiN膜を形成しパターニングした。
配線間隔を変えて短絡歩留りを調べた。結果を第3図に
示す、配線間の短絡歩留りは、TiN膜中の酸素濃度が
高いほど低くなる傾向がある。配線間隔が狭くても歩留
りが下がるが、酸Mt1度1%以下の範囲では、はぼ実
用的歩留りが得られた。
この歩留りも当然エツチング条件に依存するが、酸素濃
度1%以下の膜を使うことにより加工性が著しく改善さ
れる点はほぼ共通している。
なお、前述の通り多量の酸素を含んでいる窒化チタン膜
の方が耐熱性に優れていると報告されているが、これら
の報告は′ffj!索濃度数%以上のものについての報
告であり1本発明の酸素濃度1%以下のTiN膜は耐熱
性にとくに問題はなかった。
これは酸素濃度の低い膜はむしろ構造が緻密で耐熱性が
良好であり、一方酸素濃度の高い膜は構造が緻密でない
が、さらに多くの酸素が添加されることにより構造が安
定するためではないかと推定される。
実施例 2 実施例】と同様の検討を、An・S i / T i 
N積層膜について行なった。スパッタ法で0.5−厚の
AQ1%Si膜を0.1.厚のTiN膜上に形成し、二
層膜を同時に加工した。短絡不良率を測定したところ、
はぼ第3図と同様の傾向を示した。すなわち、TiN中
の酸素濃度が1%を越えると、歩留りが急激に低下する
更にこのようにして形成した配線を、パシベーション膜
(プラズマ・CVD法で形成したシリコン窒化膜、l/
/11厚)で覆い、高温(200℃)放置(1000時
間)後の不良率を評価した0歩留りの悪い場合について
は試料を選別し、初期状態では正常なもののみを試験し
た。各々の条件で約500個づつの試料を試験した。第
4図はその結果を示している。TiN中の酸素濃度が1
原子%以下では不良の発生が観測されなかったが、1%
を越えて高濃度に酸素が含まれた膜を用いた配線では急
激に不良率が増加していることが明らかである。
〔発明の効果〕
本発明の半導体装置は、窒化チタン膜が加工性に優れる
ため、高信頼性を有する。
【図面の簡単な説明】
第1図は、本発明の窒化チタン膜の製造条件と製造した
膜の酸素濃度と応力との関係を示す図、第2図、第3図
及び第4図は本発明を説明するための図である。

Claims (1)

  1. 【特許請求の範囲】 1、窒化チタン膜を有する半導体装置において、上記窒
    化チタン膜の少なくとも一部は膜中の酸素濃度が1原子
    %以下であることを特徴とする半導体装置。 2、上記酸素濃度が1原子%以下の窒化チタン膜はアル
    ミニウム又はアルミニウムを主成分とする合金と接する
    部分を有する請求項1記載の半導体装置。 3、上記窒化チタン膜は応力が1GPa以下である請求
    項1記載の半導体装置。
JP14148988A 1988-06-10 1988-06-10 半導体装置 Pending JPH01312870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14148988A JPH01312870A (ja) 1988-06-10 1988-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14148988A JPH01312870A (ja) 1988-06-10 1988-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH01312870A true JPH01312870A (ja) 1989-12-18

Family

ID=15293104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14148988A Pending JPH01312870A (ja) 1988-06-10 1988-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH01312870A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066615A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066615A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5681779A (en) Method of doping metal layers for electromigration resistance
US5399527A (en) Method of forming multilayer aluminum wiring in semiconductor IC
JPS59119867A (ja) 半導体装置
JP3125745B2 (ja) 半導体装置の製造方法
JPH01312870A (ja) 半導体装置
JP3118913B2 (ja) 半導体装置の製造方法
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPH06349791A (ja) 薄膜形成方法
JPH02246246A (ja) 半導体装置の製造方法
JP3315770B2 (ja) 半導体装置の製造方法
JPH0629294A (ja) 半導体装置の製造方法
JPH03255632A (ja) 半導体装置及びその製造方法
JPH0334558A (ja) 多層配線構造体の製造方法
JPS6051262B2 (ja) 半導体装置
JP2948062B2 (ja) Cu配線形成方法
JPS6197826A (ja) 半導体装置の製造方法
JPH0547753A (ja) 半導体素子の保護膜の形成方法
JPS62154643A (ja) 半導体装置の製造方法
JPS63226946A (ja) 半導体装置
JPS63262856A (ja) 半導体装置の製造方法
JPS612360A (ja) 半導体装置の製造方法
JPS60192347A (ja) GaAs集積回路の製造方法
JPH06326105A (ja) 半導体装置の積層配線構造
JPS6249644A (ja) 半導体装置の製造方法
JPH02192402A (ja) 酸化物超伝導材料の保護膜の形成方法