JPS60191354A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS60191354A
JPS60191354A JP4787884A JP4787884A JPS60191354A JP S60191354 A JPS60191354 A JP S60191354A JP 4787884 A JP4787884 A JP 4787884A JP 4787884 A JP4787884 A JP 4787884A JP S60191354 A JPS60191354 A JP S60191354A
Authority
JP
Japan
Prior art keywords
bus
priority
request
usage
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4787884A
Other languages
English (en)
Inventor
Mikiya Akagi
赤木 三樹也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP4787884A priority Critical patent/JPS60191354A/ja
Publication of JPS60191354A publication Critical patent/JPS60191354A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、データ処理装置におけるバスの使用権に関す
る。
(従来技術) 従来、この種のデータ処理装置においては、バス使用要
求はユニット内でレベル分けすることなく一義的に決定
できるように設定してしまうか、あるいはレベル分けし
て行っていた。レベル分けした場合には、それぞれ独立
してバスの使用要求を知らせるだめの信号線と、上記使
用要求についてユニット間の優先順位を決定するだめの
信号線と、上記要求に対する応答を送出するための信号
線の3種類の信号線を使用し、バスの使用権を決定して
いた。バス使用要求の種類には、例えば、データ転送や
割込み状態が発生した場合には、その状態の報告と割込
み原因とから成る情報の転送要求があり、データ転送に
おいては、高速な周辺機器からのデータ転送と、単なる
状態情報の転送とを比較してみると、同じユニットから
情報が発生するとしても、他のユニットとの関係を考慮
してバス使用の優先順位を変更した方が全体として性能
、または効率が向上することがある。一方、割込みにつ
いても、その原因によってバス使用の優先順位を仕分け
て要求を送出した方が全体として性能、または効率が向
上することがある。しかし、従来技術でバス使用要求を
複数にレベル化して構成すると、バス信号線の本数が増
加するという問題があった。
第1図は、従来技術による第1の実例であり、バスにつ
いては関連する信号のみを示しである。
第1図に示す実例では、すべてのバス使用要求は要求バ
ス信号線(RQ線:RQ=0のとき要求が存在する。)
と、それに応答する応答信号線(ACK線)と、各使用
ユニツト量の優先順位決定信号線(PG 、Pl 、P
2 、P3線)とによってバスの使用権の制御が実状し
ている。151〜153はそれぞれバス使用ユニットで
あり、それぞれのユニット151〜153にはバス使用
要求の送出と使用権の決定のために必要な論理回路が備
えである。す彦わち、フリップフロップ101,111
゜121は各使用ユニットのバス使用要求を送出するた
めのフラグインディケータである。フリップフロップ1
07,117,127 は、バス使用権が得られた場合
にバスの使用を開始するためのフラグインディゲータで
ある。フリップフロップ107.117,127 には
左側からデータが入力され、上側からタイミング信号が
入力され、論理値をフリップフロップへ記憶させる。
ユニツ)151〜153の間ハ、ハス使用ユニットの昇
順に優先順位が低くなるように優先順位決定信号線が接
続されている。例えば、バス使用ユニット151がバス
の使用要求を発生し、フラグインディゲータ101が%
1〃にセットされた場合には、インバータ回路102と
駆動回路103とを通してRQ線に要求が送出されると
、ORゲー)105を通してP1線に一1〃が送出され
る。
ここで、駆動回路103,113,123相互の出力は
、内線上で論理積が取られるような駆動方式が採用しで
ある。PIi上の情報が蟻1#になルト、次のバス使用
ユニット152の内部のORゲート111通してPl線
にも−1Nを送出することになる。P1紳上の情報が%
 11Kf、、るとインバータ回路114の出力の状態
が一〇Nとなυ、AND回路116の出力の状態がOに
なる。
この場合には、バス使用要求を示すフラグインディゲー
タ111の値にかかわらず、バス使用権を示すフラグイ
ンディゲータ117が−1Nにセットされることは々い
。バス使用ユニット153についても同様に、フラグイ
ンディゲータ127がslNにセットされることはない
。一方、ノくス使用ユニット151は最優先ユニットで
おるので、PG線は一0〃にクランプされていて、AN
D回路106の動作が抑えられることはない。したがっ
て、バス使用要求フラグインディゲータ101が11〃
を示していれば、AND回路106の出力状態は−1〃
になる。そこで、ACK線のデータの状態75(% Q
 #から−1lになった時には、ノクス使用権確立フラ
グインディゲータ107が%1〃にセットサレ、ハス使
用ユニット151はバスを使用することができる。同様
に、バス使用要求フラグインディゲータ101が顎0 
〃のままで、使用要求フラグインディケータ111が気
1 〃になった場合には、バス使用権確立フラグインデ
ィゲータ117が−I Iになって、バス使用権確立フ
ラグインディゲータ127は%Olのままになっている
。したがって、バス使用ユニット152はバスを使用す
ることができ、バス使用要求フラグインディゲータ10
1,111は共に%0 #を示し、使用要求フラグイン
ディゲータ121AI%1’を示している場合には、始
めてバス使用ユニット153がバスを使用する権利を得
ることができる。
第2図は、従来技術による第2の実例について、バス使
用ユニットと、それに関係するバス信号線とに限って示
した図である。本実・例では、バス使用ユニットは3種
類のレベルのバス使用要求を別々にRQO線、RQI線
、ならびにRQ2線としてバス信号線に送出し、バス使
用ユニット151〜153の間の競合を解決するだめの
優先順位決定信号が各レベルごとに別々に送出する。す
なわち、PG(i)と、po(i+1)とがバス要求信
号線W百1に対応し、Pl (i )とPl(1+1)
とがバス要求信号線RQ1に対応し、P2(+)とP2
 (1+1 )とがバス要求信号線Hに対応している。
これらのレベル間の競合は、要求を受取ってから応答を
返送するだめのバス制御ユニット(図示していない)で
解決している。すなわち、制御ユニットから各バス使用
ユニットへは、レベルごとに応答信号線(ACKO線。
ACKI線、ならびにACK2線)を設け、RQO線、
RQI線、RQ2線のなかで、−1〃レベルになってい
るもののうちで最も優先順位の高いレベルに対応する応
答信号線のみを制御ユニットが気 1〃にすることによ
り、該当するレベルで要求を送出しているパス使用ユニ
ットのいずれがが、バス使用権を得るという方式である
。同一レベルのバス使用要求についてのバス使用ユニッ
)間ノ競合が、老先順位決定信号によって解決されるこ
とは、第1の実例と同様である。第2の実例では、要求
レベルごとのバス要求送出回路と、優先順位決定回路と
が相互に独立しており、それらは200.201.20
2の点線で囲まれた部分(ただし、201,202は2
00とまったく同じ構成であるので、詳細は省略しであ
る。)でおυ、それぞれは第1の実例の各バス使用ユニ
ットの内部の論理回路と同じ構成のものである。上記の
ように、第1の実例ではバスの使用要求に関係する信号
線は少なくてすむが、性格の相異々るバス使用要求でも
、すべて同じ優先順位決定方法によって解決しかければ
ならない。したがって、第1の実例のような方法では最
適な装置の設計が不可能であるという欠点があり、斯か
る欠点を改善した第2の実例では、信号線が増加してし
まうという欠点があった。
(発明の目的) 本発明の目的は、バスの使用要求をその原因別にレベル
分けして要求信号バス信号線に送出するようにして、バ
ス使用の競合をレベル別、ならびにバス使用ユニット別
に解決するだめの優先順位決定信号を設け、パス使用ユ
ニットの内部で上位優先順位を有するバス使用ユニット
からの優先順位決定信号と、最下位優先順位より高いレ
ベルを有するバス使用要求信号と、バス使用要求フラグ
インディケータ信号とを入力して、下位優先順位を有す
るパス使用ユニットへ優先順位決定信号を送出すること
によ、り上記欠点を解決し、バス信号線数を少なく構成
したデータ処理装置を提供することにある。
(発明の構成) 本発明によるデータ処理装置は、複数のバス使用ユニッ
トト、パス制御ユニットト、バスとから成るものである
バスは、複数のバス使用ユニットのそれぞれと制御ユニ
ットとの間を接続するものである。
複数のパス使用ユニットのそれぞれは、バスの使用要求
を複数のレベルに分けて発生し、バス上にバス使用要求
のレベル数と同数のバス使用要求を表わす要求信号を送
出し、バス制御ユニットからの応答信号を受け、複数の
レベルの各レベル間、ならびに複数のパス使用ユニット
の他のバス使用ユニットとの間で、バス使用要求の優先
順位を決定し、優先順位が上位のバス使用ユニットから
の優先順位信号と、複数レベルのうちの最下位レベルよ
り高いレベルのバス使用要求を表わす要求信号と、他の
各レベルの要求信号とを入力して下位のパス使用ユニッ
トへ優先順位決定信号を送出し、応答信号が活性化され
た時には、優先順位が上位のバス使用ユニットからの優
先順位決定信号と。
バス使用要求信号とのうちで最高位レベルであって、最
高の優先順位を有するバス使用ユニット會選択して使用
開始フラグを立てるように構成したものである。
(実施例) 次に、本発明について図面を参照して詳細に説明する。
第3図は、本発明によるデータ処理装置の一部の実施例
を示す図である。第3図のバス使用ユニット350にお
いて、301〜303はそれぞれバス使用要求フラグイ
ンディゲータ、304はインバータ回路、305,30
7,309,311.312はそれぞれAND回路、3
06,308.3’IOはそれぞれバス使用権確立フラ
グインディゲータ、313はOR回路、314,316
.318はそれぞれインバータ回路、315,317,
319 はそれぞれ駆動回路である。
第3図に示すバス使用ユニット350には、バス使用要
求の信号送出回路と、優先順位決定信号生成回路と、バ
ス使用権確立フラグセット回路とに関係するバス信号線
のみを示している。各レベルごとに、要求バス信号線R
QO、RQl 、ならびにRQ2と、優先順位決定信号
線Pi、ならびにP i + 1と、応答信号線ACK
とが備えておる。
バス使用要求フラグインディゲータ301,302゜3
03はバス使用ユニットの内部の要求レベルごとに備え
である。インバータ回路314と駆動回路315は、フ
ラグインディケータ301からfQO線にバス使用要求
を送出するためのものである。インバータ回路316と
駆動回路317は、フラグインディゲータ302からR
Ql線にバス使用要求を送出するだめのものである。イ
ンバータ回路318と駆動回路319は、フラグインデ
ィゲータ303から1石)線にバス使用要求を送出する
ためのものである。AND回路311゜312、ならび
にOR回路313は、pt線。
RQO線、ならびに1石A線の状態と、フラグインディ
ゲータ301.302,303の状態とによってP L
+1線に情報を出力するためのものである。バス使用権
確立フラグインディゲータ306゜308.310はA
CK線の情報を受けるためのものである。インバータ回
路304とAND回路305.307,309 は、バ
ス使用権を判定するだめのものである。本構成において
は、バス使用要求を送出する部分は従来技術に記載した
第2の実例におけるものと何ら変わる処がない。
下位のバス使用ユニットへバスの使用権を渡すか否かを
示すためのPi+1線の状態は、次の四条性の一つのも
ので、亀1 〃となる。Pi+x=1のときには、下位
のバス使用ユニットに対するバスの使用を禁止する。
第一の条件では、入力pt線の論理値が−1“である。
この場合には、現在注目しているバス使用ユニットより
上位のバス使用ユニットがノくス使用権を主張し、当座
、下位のバス使用ユニットにも論理値気1〃を送出する
ようにする必要がある。
第二の条件では、バス使用要求フラグインディゲータ3
01が’ 1 ’に示している。この場合には、最上位
レベルのバス使用要求が存在するので、下位のバス使用
ユニットに状態協1#を送出する必要があり、フラグイ
ンディゲータ301からOR回路313への配線が相当
する。
第三の条件では、レベル0のバス使用要求がどのバス使
用ユニットからも送出されず、さらに現在注目している
バス使用ユニットのレベル1のバス使用要求フラグイン
ディゲータ30275β1〃を示している。レベル0の
バス使用要求を送出しているバス使用ユニットは、RQ
O線の状態によシ判定でき、RQO線上の情報の状態が
−11の時には、バス使用要求は存在しないことにたる
したがって、AND回路311によってRQO線上の信
号の値と、フラグインディケータ302により指示され
た値との論理積をとり、OR回路313へ入力させるこ
とにより、上記条件を組込むことができる。
第四の条件は、レベル0のバス使用要求、あるいはレベ
ル1のバス使用要求は、いずれも使用ユニットから送出
されず、現在注目しているバス使用ユニットのレベル2
のバス使用要求フラグインディゲータ303が%1〃を
示している。この場合には、AND回路312によりn
線上の情報値と、π潰]−線上の情報の値と、フラグイ
ンディゲータ303により指示された値との論理積をと
り、OR回路313へ入力させることにより、上記条件
を組込むことができる。バス使用要求に対する応答信号
(ACK線上)により、該当時点における最も高いレベ
ルであって、最も優先順位ノ高いバス使用ユニットのバ
ス使用要求を選択して、そのバス使用権確立のフラグイ
ンディゲータに一1〃を示させることは、次のように可
能となる。
現在注目しているバス使用ユニット350のレベル0の
バス使用要求フラグインディゲータ301が一1〃を示
しているので、上位バス使用ユニットのレベル0のバス
使用要求フラグが0の場合には、以下のように動作する
。まず、フラグインディケータ301が1を示している
場合には、インバータ回路314、ならびに駆動回路3
15を通ってRQO線上の情報の状態を0にする。
πQO線上の信号は上位のバス使用ユニットの内部で、
現在注目しているバス使用ユニットの内部のAND回路
311,312に対応するAND回路に入力され、それ
らの出力状態を0にする。したがって、上位バス使用ユ
ニットの内部のOR回路313に対応するOR回路の3
番目と4番目との入力状態を0にする。このOR回路の
2番目の入力はレベルOのバス使用要求であるため、こ
の場合には入力状態は0であり、1番目の入力はさらに
上位バス使用ユニットの内部の対応するOR回路から送
出されるが、上記の状況と同様な繰返しで、l、最上位
バス使用ユニットまでたどっても、これに’ 1 ’に
する原因は存在せずに蓼0〃となる。したがって、OR
回路の出力状態は一0〃になる。したがって、Pl線上
の情報は%01であり、インバータ回路304の出力状
態は一1〃となる。この場合には、AND回路305の
出力状態はN11となり、ACK線が活性化されていれ
ばバス使用権確立フラグインディゲータ306の出力状
態はA1#となる。現在注目しているバス使用ユニット
305の内部の下位レヘルノハス使用要求フラグインデ
ィゲータ302,303も同時に囁1〃を示していたと
仮定しても、RQO線上の情報の値が\\0〃であるの
で、AND回路311からAND回路307を通してレ
ベル1のバス使用権は否定され、AND回路312から
AND回路309を通ってレベル2のバス使用権は否定
される。当然、下位バス使用ユニットに対してはバス使
用要求フラグインティゲータ301の示す値がOR回路
313を通ってPi−1−1線上の情報?−1111’
にするので、バス使用権は与えられない。斯くして、こ
の場合にはバス使用権はレベル0の使用要求のなかで最
も高い優先順位にあるバス使用ユニットのものがバス使
用権確立のフラy1.(S 1 Nにセットし、他の要
求はバス使用権を得ることはできない。
すべてのバス使用ユニットにおいてレベル0のバス使用
要求フラグが0であり、現在注目しているバス使用ユニ
ット350のレベル1のバス使用要求フラグインディケ
ータ302が啄1 〃を示し、これによって上位バス使
用ユニットにおいてレベル1のバス使用要求フラグがす
べて0を指示している場合には以下のように動作する。
まず、Pi線上の情報状態をみるために、上位バス使用
ユニットのOR回路313に対応するOR回路の出力を
調べると、2番目以外の入力のパス使用要求フラグが0
であるので、2番目の入力のものは%O〃となる。3番
目の入力についても、レベル1のパス使用要求フラグが
凧0〃を示しているので、3番目のものは1ONになる
。4番目の入力についテハ、バス使用ユニツ)350の
レベル1のバス使用要求フラグが亀1〃であり、インバ
ータ回路316と駆動回路317とを通してRQ1線上
の状態を一0#にする。この情報が上位バス使用ユニッ
トのAND回路312に対応するAND回路に入力され
、その出力(4番目の入力信号線と同一の信号線)の状
態を0にしている。
1番目の入力は、さらに上位バス使用ユニットの内部の
対応するOR回路から送出されるが、上記状況と同様な
繰返しであるため、最上位バス使用ユニットまでたどっ
ても嘔1 〃にする原因は存在せずに気0〃となり、結
局、OR回路の出力は気ONにガる。したがって、Pi
線上の情報は一0〃であシ、インバータ回路304の出
力状態がN1〃となって、AND回路307の下側入力
の状態は気1〃となる。一方、RQO線上の情報は%1
 〃でアシ、バス使用要求フラグインディゲータ302
勉1’ 1 #’e示しているので、AND回路311
の出力状態が1になる。したがって、AND回路307
の出力状態もN1〃となり、ACK線上の信号が活性化
された時に使用権確立フラグインディゲータ308が蟻
1〃を示す。現在注目しているバス使用ユニットの内部
の下位レベルのバス使用要求フラグインディゲータ30
3が同時に気1〃を示していたとしても、RQ1線上の
信号値が気0〃であるため、AND回路312からAN
D回路309を通してレベル2のバス使用権は否定され
る。下位バス使用ユニットに対しては、バス使用要求フ
ラグインディゲータ302の示す値がAND回路311
とOR回路313とを通してP1+1線の状態を亀1 
〃にする。したがって、レベル1″&、たけレベル2の
バス使用要求が存在しても、バス使用権は下位バス使用
ユニットには与えられない。斯くして、この場合にはレ
ベル1の使用要求のなかで最も高い優先順位にあるバス
使用ユニットのものがバス使用権を確立し、他のものよ
り低い優先順位の要求はバス使用権を得ることができな
い。
最後に、すべてのバス使用ユニットにおいて、L//<
ル0とレベル1とのバス使用要求フラグインディゲータ
がOを示し、レベル2のバス使用要求フラグインディゲ
ータ303が%I If示し、すべての上位バス使用ユ
ニットにおいてレベル2のバス使用要求フラグ75μ0
#である場合には、RQO線とRQI線との情報が共に
((1Nであるので、AND回路312の出力が啄1〃
である時には、AND回路309の出力状態力j% 1
1となjD、ACK線が活性化された時には、バス使用
権確立フラグインディゲータ310力β1Nを示す。
このときには、上位バス使用ユニットのOR回路313
に対応するOR回路の2番目、3番目、ならびに4番目
の入力信号線の状態は、いずれの場合もバス使用要求が
存在しないので、Pl線の情報は%θNとなる。したが
って、1番目の入力はさらに上位バス使用ユニットから
の優先順位決定信号であるが、上記の状況と同一の繰返
しにより最上位のバス使用ユニットまでたどっても、こ
れを−1〃にする原因は存在せず、囁0〃となる。
したがって、OR回路の出力状態は%0〃になる。
すなわち、この場合にはPi線上の信号の値は気0〃で
ある。下位バス使用ユニットに対してバス使用要求フラ
グインディゲータ303の示す値は、AND回路312
とOR回路313とを通ってPi+1線上の情報を%1
〃にする。したがって、レベル2のバス使用要求が存在
してもバス使用権は与えられない。斯くして、この場合
にはレベル2の使用要求のなかで最も高い優先順位にあ
るバス使用ユニットのものがバス使用権を確立し、他よ
シ低い優先順位の要求はバス使用権を得ることができな
い。
以上説明したように、上記条件についてバス使用要求の
レベルとバス使用ユニットの優先順位とに関して、該当
する時点で最も優先順位の高いバス使用要求に対してバ
ス使用権を与えることができる。しかも、バス信号線は
レベルに対応する要求バス信号線の分が増加するにすぎ
ない。
上記実施例においては、3レベルの場合を示したが、3
レベル以上にも問題かく拡張することができる。また、
個々のバス使用ユニットごとに内部で発生するバス使用
要求のレベルの総和が異なっていても、相互にレベル番
号に対応を付けておけば全レベルを含む論理回路から不
必要部分を除去することにより同様にして優先順位を容
易に決定をすることができる。
(発明の効果) 本発明は以上説明したように、バス使用要求を複数のレ
ベルに分けてバス信号線を設け、レベル間の優先順位と
バス使用ユニット間の優先順位とを組合せてバス使用ユ
ニット間に優先順位決定信号線を1支けて優先順位を決
定することによシ、よシ少ないバス信号線数でバス使用
要求の優先順位を細かく決定することができるという効
果がある。
【図面の簡単な説明】
第1図は、従来技術によるデータ処理装置の一部分の第
1の実例を示すブロック図である。 第2図は、従来技術によるデータ処理装置の一部分の第
2の実例を示すブロック図である。 第3図は、本発明によるデータ処理装置の一部分の実施
例を示すブロック図である。 101.111.121.301〜303@・1]バス
使用要求フラグインデイケータ 102.104,112,114,122,124゜3
04.314,316.318・・・・・インバータ回
路 103.113,123,315,317,319@・
11・駆動回路 105.115,125,313・・・・・OR回路1
0B 、 116 、126 、305 、307 、
309 。 311.312−・・・・ AND回路107.117
,127,306,308.310・・φ・・・パス使
用権確立フラグインディゲータ150・・・・・ バス
制御ユニット 151.152,153,250,350−−−−−バ
ス使用ユニット

Claims (1)

    【特許請求の範囲】
  1. 複数のバス使用ユニットと、バス制御ユニットと、前記
    複数のバス使用ユニットのそれぞれと前記制御ユニット
    との間を接続するだめのバスとから成るデータ処理装置
    であって、前記複数のバス使用ユニットのそれぞれが前
    記バスの使用要求を複数のレベルに分けて発生し、前記
    バス上に前記バス使用要求のレベル数と同数のバス使用
    要求を表わす要求信号を送出し、前記バス制御ユニット
    からの応答信号を受け、前記複数のレベルの各レベル間
    、ならびに前記複数のバス使用ユニットの他のバス使用
    ユニットとの間で、前記バス使用要求の優先順位を決定
    し、前記優先順位が上位のバス使用ユニットからの優先
    順位信号と、前記複数のレベルのうちの最下位レベルよ
    り高いレベルのバス使用要求を表わす要求信号と、他の
    前記各レベルの前記要求信号とを入力して下位のバス使
    用ユニットへ優先順位決定信号を送出し、前記応答信号
    が活性化された時点では、前記優先順位が上位のバス使
    用ユニットからの前記優先順位決定信号と、前記バス使
    用要求信号とのうちで最高位レベルであって、最高の優
    先順位を有するバス使用ユニットを選択してバス使用開
    始フラグを立てるように構成したものであること全特徴
    としたデータ処理装置。
JP4787884A 1984-03-13 1984-03-13 デ−タ処理装置 Pending JPS60191354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4787884A JPS60191354A (ja) 1984-03-13 1984-03-13 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4787884A JPS60191354A (ja) 1984-03-13 1984-03-13 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS60191354A true JPS60191354A (ja) 1985-09-28

Family

ID=12787640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4787884A Pending JPS60191354A (ja) 1984-03-13 1984-03-13 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS60191354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198662A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd バス使用権決定方式
JPH02144752A (ja) * 1988-11-28 1990-06-04 Victor Co Of Japan Ltd インターフェース方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198662A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd バス使用権決定方式
JPH02144752A (ja) * 1988-11-28 1990-06-04 Victor Co Of Japan Ltd インターフェース方式

Similar Documents

Publication Publication Date Title
US6311249B1 (en) Bus arbitration system having both round robin and daisy chain arbiters
US3996561A (en) Priority determination apparatus for serially coupled peripheral interfaces in a data processing system
EP0316138B1 (en) Grouping device for interrupt controller
JPH02144649A (ja) マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置
JPS6029138B2 (ja) 優先割込み装置
US7328295B2 (en) Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources
JPH056223B2 (ja)
US20040103232A1 (en) Arbitration unit
JPH05334206A (ja) インターフェース制御装置
JPS60191354A (ja) デ−タ処理装置
US3911409A (en) Data processing interface system
US5481728A (en) Data processor having circuitry for high speed clearing of an interrupt vector register corresponding to a selected interrupt request
US6034545A (en) Macrocell for data processing circuit
JPS6361697B2 (ja)
JPH04363748A (ja) 優先制御方法及び優先制御回路
JPS5848130A (ja) バスプライオリテイ制御装置
JPS60175149A (ja) 割込み制御装置
KR930008048B1 (ko) 요청신호개수에 독립적인 중재시간의 중재기
JPS5933524A (ja) 過負荷制御方式
JPH0442342A (ja) バス調停回路
JPH10171770A (ja) マルチプロセッサシステム
JPS6149712B2 (ja)
JPH05347610A (ja) バスインターフェース回路
JPH0789347B2 (ja) バス優先順位決定回路
JPS59142626A (ja) バス競合防止回路