JPH04363748A - 優先制御方法及び優先制御回路 - Google Patents

優先制御方法及び優先制御回路

Info

Publication number
JPH04363748A
JPH04363748A JP4678791A JP4678791A JPH04363748A JP H04363748 A JPH04363748 A JP H04363748A JP 4678791 A JP4678791 A JP 4678791A JP 4678791 A JP4678791 A JP 4678791A JP H04363748 A JPH04363748 A JP H04363748A
Authority
JP
Japan
Prior art keywords
priority
channel
input
accepted
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4678791A
Other languages
English (en)
Inventor
Shinichi Yoshioka
晋一 吉岡
Yasuo Yamada
泰生 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4678791A priority Critical patent/JPH04363748A/ja
Publication of JPH04363748A publication Critical patent/JPH04363748A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】 [発明の目的]
【0002】
【産業上の利用分野】本発明は、優先制御方法及び優先
制御回路に関する。
【0003】
【従来の技術】通常の演算処理において、コンピュータ
の中央演算ユニット(CPU:Central Pro
cessing Unit)はメインメモリとの間でバ
スを使用しているが、外部周辺装置(以下の説明では、
単に“チャネル”と称す)から、DMA(Direct
 MemoryAccess)コントローラや割込みコ
ントローラへの割り込み要求により、このバス使用権を
明け渡す。このために、DMAコントローラや割込みコ
ントローラは、複数のチャネルからの要求に対してそれ
らのもつ優先順位にしたがって調停を行い、実際にCP
Uがその要求に対してサービスを行なうべきチャネルを
選択する役割を果たす。
【0004】従来、チャネルの優先順位はハードウエア
により固有の優先順位に定められる場合と、ソフトウエ
アにより設定可能な場合がある。さらに、上記の何れの
場合においても、あるチャネルのサービスが受け付けら
れたときに、設定された優先順位を更新する優先制御方
法と、優先順位を更新せずそのままとする優先制御方法
がある。
【0005】特に、優先順位を更新する優先制御方法は
、更新しない方法と比べて複数のチャネルに対してサー
ビスが均等に実施されるよう考慮されている。
【0006】ここでは、入力チャネル数が8チャネルあ
る割り込みコントローラを例として、従来の循環方式と
呼ばれる優先順位の自動更新可能な優先制御方法につい
て、図9を用いて説明する。
【0007】図9(a),(b)は、ch4の割り込み
要求が受け付けられる前後の各チャネルの優先順位を示
している。ここでは、循環方式における優先順位決定の
イメージとしてch0とch7とは連続した一つのチェ
ーンを形成しているものと考える。
【0008】一つのチェーンでは、各チャネルの優先順
位は、最も優先順位が低い(或いは高い)チャネルと優
先順位の高くなる(或いは低くなる)方向を決定すれば
、各チャネルの優先順位は一意に決まる。
【0009】優先順位を示す値が大きい程、優先順位が
高くなるものとすると、図9(a)の例ではch0の優
先順位が最低となり、図の時計回りにしたがって、優先
順位は高くなる。図9(a)の状態で、ch4のサービ
ス要求が受け付けられると、図9(b)のように、優先
順位が変化する。すなわち、割り込みの受け付けられた
ch4の優先順位が最低になる様にチェーンが循環し、
他のすべてのチャネルの優先順位が更新される。
【0010】図10では、サービス要求の受け付けられ
たチャネルと優先順位の更新動作について示し、これを
用いて具体的に説明する。
【0011】(例[1]  ch2受付)まず、はじめ
にch2のサービスが受け付けられると、優先順位はc
h2が最低になるよう循環し更新される。これにより、
ch1の優先順位が最も高くなり、ch0,ch7,c
h6,ch5……、ch2の順に優先順位が更新される
。 (例[2]  ch5受付)ch5のサービスが受け付
けられると、ch5が最低になるよう優先順位は更新さ
れる。これによりch4の優先順位が最高になる。
【0012】(例[3]  ch3受付)ch3のサー
ビスが受け付けられると、ch3が最低になるよう優先
順位は更新される。これにより、ch2の優先順位が最
高になる。
【0013】(例[4]  ch1受付)ch1のサー
ビスが受け付けられると、ch1が最低になるよう優先
順位は更新される。これによりch0の優先順位が最高
になる。
【0014】(例[5]  ch3受付)ch3のサー
ビスが受け付けられると、ch3が最低になるよう優先
順位は更新される。つまり、例[3]のときときと全く
同じ結果になる。
【0015】このように、サービスが受け付けられたチ
ャネルの優先順位が最も低くなるように、各チャネルの
優先順位が更新される。
【0016】しかし、サービスの受け付けられたチャネ
ルの優先順位が最低になったとしても、チェーンを構成
する順序が固定されているので、過去にサービスが受け
付けられた履歴にかかわらず優先順位が更新されてしま
う。
【0017】図10の例[3]、例[5]では、ともに
ch3のサービス要求が受け付けられると、ch3の優
先順位が最低になるよう循環し、ch2の優先順位は最
高になる。この結果、各チャネルの優先順位は、ch3
のサービス受付以前に受け付けられたchの履歴に依ら
ないことになる。
【0018】つまり、過去のサービスの受付の履歴が考
慮される場合には、過去にサービスの受け付けられた履
歴が、古いものや、少ないものが優先されるよに優先順
位が更新されるべきである。しかし、図10の例[3]
、及び、例[5]では、これまでのサービスの受付の履
歴が異なるにもかかわらず、同じチャネル(ch3)の
サービス要求が受け付けられると、各チャネルの更新さ
れた優先順位は全く同じになってしまう。たとえば、例
[5]では過去に一度もサービスを受けていないのに、
ch4の優先順位は“1”となり、また、ch2は例[
1]で1回サービスを受けたのにもかかわらず、例[5
]では最高の優先順位となってしまう。図11は、従来
の循環方式を実現する優先制御回路である。優先順位判
定回路1101では、入力INT7−INT0に対し、
ハードウエア固定の優先順位が割り当てられている。す
なわち、INT7に入力された要求の優先順位が最も高
く、INT0に入力された要求の優先順位が最も低い。 したがって、チャネルの優先順位を更新するには、外部
から優先順位判定回路1101へのチャネルの入力を切
り替える必要がある。循環方式の優先制御方法を実現す
る場合には、最高あるいは最低レベルのチャネルを意味
するローテイト制御信号1103により、ローテイト回
路1102において、外部からのチャネルの入力を循環
させ、優先順位判定回路1101に出力する。 優先順位判定回路1101は、入力されたチャネルより
、最も優先順位の高い入力(INT7−INT0の何れ
か)を判定し、その結果を判定出力信号1104とする
。さらに、チャネル判定回路1105は、ローテイト制
御信号1103と判定出力信号1104により、最終的
にサービスを受け付けるべきチャネル(ch0−ch7
の何れか)を決定する。
【0019】この優先制御回路の構成では、すべてのチ
ャネルに対して優先順位を更新することができても、任
意の一部の複数チャネルに対して行うことは困難である
。つまり、任意のチャネルに対し優先順位の更新が可能
か否かを決定したり、一部の複数チャネルのみを循環さ
せることは容易ではない。
【0020】そこで、図12のように、スイッチマトリ
ックス1201をさらに前段に接続することにより、チ
ェーンを構成するチャネルの順列、及び構成するチャネ
ルの数を変更する優先制御回路が考えられる。この優先
制御回路では4チャネルごとに複数のチェーン(循環方
式)を実現している。この例では、ローテイト回路12
02を4チャネル毎に分け、この出力を入力数16ch
の優先順位判定回路1203に入力する。これにより、
8chの割り込み要求入力に対して、16レベルの優先
順位のレベルを設定でき、一部の複数チャネルのみを循
環させることは可能である。
【0021】しかし、この優先制御回路では、循環でき
るチャネル数は最大4chまでしか設定できない。しか
も、循環方式によるチェーンが複数存在するのみで、過
去の履歴によりチャネルの優先順位を更新することはで
きない。
【0022】
【発明が解決しようとする課題】以上のように、従来の
循環方式では、過去にサービスが受付けられた履歴の少
ないチャネルの優先順位が高くなるとは限らないので、
受け付けられるチャネルの機会が均等ではなかった。ま
た、チェーンを構成するチャネルの数が固定であり、か
つすべてのチャネルの優先順位が変化するため、優先順
位を更新させないチャネルの混在は不可能であり、シス
テムの柔軟性に乏しいという欠点があった。
【0023】本発明は、上記問題点を解決するもので、
その目的は、チャネルの優先順位を、過去にサービスの
受け付けられた履歴も考慮して更新することにより、す
べてのチャネルの要求が均等に受付けられる優先制御方
法及び優先制御回路を提供することにある。
【0024】 [発明の構成]
【0025】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、中央処理装置に接続されている複数の入
出力装置毎に、優先順位を決定する優先順位レジスタと
、サービス要求が受け付けられた入出力装置の優先順位
を更新するのが可能か否かを決める優先順位更新判定回
路と、サービス要求のあったすべての入出力装置の優先
順位の調停を前記優先順位レジスタの値を比較すること
によって行う調停回路とから構成されている。
【0026】
【作用】上記のような構成により、複数のチャネルから
のサービス要求に対して、チャネルのもつ優先順位によ
り調停を行った結果、サービス要求の受付けられたチャ
ネルの優先順位が最も低くなり、このチャネルの更新前
の優先順位と同じか低い優先順位をもつチャネルの優先
順位は高くなるよう更新する。
【0027】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。本発明による優先制御方法を以下の説明では
、リング方式と呼ぶことにする。ここでは、入力チャネ
ル数が8chある割り込みコントローラにおける優先順
位の制御方法を例にして説明する。
【0028】図1,2に本発明の実施例における優先順
位レジスタ11及びリング方式による優先順位を示す。 優先順位は各チャネルごとに存在するこれらの優先順位
レジスタ11に値を設定することによって決められる。 この優先順位レジスタ11は、リングイネーブルビット
12、リングナンバービット13、ローカルレベルビッ
ト14から構成されている。優先順位は、リングナンバ
ービット13とローカルレベルビット14からなる4ビ
ットの値で構成され、図2に示すように、この値が大き
い程優先順位が高く、最大レベル15からレベル0まで
、計16レベルまで設定できる。ただし、優先順位レジ
スタ11の値が等しい複数のチャネルが存在する場合に
は、チャネルのナンバーが大きい方が優先される。なお
、優先順位は4ビットに限ることはなく、多数ビットで
も可能である。
【0029】優先順位レジスタ11の最上位ビット(リ
ングイネーブルビット12)は、優先順位の更新が可能
か否かを決めるビットであり、予めソフトウエアによっ
て書き込まれている。このビットが“1”の時、そのチ
ャネルはリング方式により優先順位の更新が行うことの
できるチャネルになる。(以下、リングイネーブルであ
ると呼ぶ。)逆に、このリングイネーブルビット12が
“0”のとき、そのチャネルの優先順位は、ソフトウエ
アにより優先順位レジスタ11を書き換えない限り、変
わらない。(リングディセーブル)優先順位を決定する
4ビットのうち、上位2ビット(リングナンバービット
13)はそのチャネルのもつリングナンバーを示し、同
じリングナンバーをもつすべてのチャネル同士が“リン
グ”と呼ばれる1つのグループを形成することができる
。したがって、各々のチャネルが、どのリングに属する
か選択するこができる。このリングナンバービット13
も、予めソフトウエアによって書き込まれるビットであ
る。
【0030】また、下位2ビット(ローカルレベルビッ
ト14)は“リング”内でのチャネルの優先順位を決め
る。この2ビットで表される数をその“リング”のロー
カルレベルと呼ぶことにする。このローカルレベルが、
リング方式において更新され得る優先順位である。
【0031】本実施例ではリングナンバーが2ビットで
表されるので、最大4つの“リング”が形成でき、1つ
の“リング”には4つのローカルレベルが存在できる。 例えば、リングイネーブルにある優先順位“7”のチャ
ネル(2進で“101”11)は、リングナンバー“1
”のリングに属し、リング内ではローカルレベル3(こ
の場合、リング内で最高レベル)の優先順位をもつ。
【0032】次に、リングの動作について説明する前に
、本実施例におけるリング更新動作の規則を以下に示す
。 (規則1)割り込みが受け付けられたチャネルのローカ
ルレベルは、そのチャネルがリングイネーブルであるな
らば、クリア(“00”)される。
【0033】(規則2)受け付けられたチャネルと同じ
リングナンバーをもつチャネルのうち、リングイネーブ
ルでかつ受け付けられたチャネルの元のローカルレベル
と等しいか小さいローカルレベルをもつチャネルはその
ローカルレベルを最大値を越えない値までインクリメン
トする。
【0034】(規則3)前記(規則2)のインクリメン
トの条件には該当しないチャネルのローカルレベルは変
化しない。
【0035】次に、図3を用いて、リング方式による優
先順位更新の動作を具体的に説明する。ここでは、同一
リング内(リングナンバーが共通)のチャネルがすべて
リングイネーブルの場合を想定している。各チャネルに
与えられる優先順位レジスタの初期値(2進表示)は、
ch2,ch5,ch7,ch3,ch1の順に、各々
“10100”、“10101”、“10101”、“
10110”、“10111”とする。
【0036】同図では、同一リング内のチャネルの割り
込み受付後における各チャネルの下位2ビット(ローカ
ルレベルの2進表示)の変化の様子を示している。リン
グナンバーは共通なので、ここでは省略する。
【0037】(例[1]  ch2受付)まずはじめに
、ch2の割り込みが受け付けられた場合の各チャネル
のローカルレベルの動作を説明する。ch2が受け付け
られると、ch2のローカルレベルはクリア(CLR)
される。(規則1) ch1、ch3、ch7とch5のローカルレベルはc
h2の元のローカルレベルよりも大きいので何も変化し
ない(規則3)。
【0038】(例[2]  ch5受付)続いて、ch
5の割り込みが受け付けられた場合には、ch5のロー
カルレベルがクリア(CLR)され、ch2のローカル
レベルはch5の元のローカルレベルよりも小さく、c
h7のローカルレベルは等しいので、それぞれインクリ
メント(INC)されるが(規則2)、ch1、ch3
とのローカルレベルは変化しない。
【0039】(例[3]  ch3受付)次に、ch3
が受け付けられると、ch3は、クリア、ch7、ch
5とch2はすべてインクリメント、ch1は変化しな
い。
【0040】(例[4]  ch1受付)さらに、ch
1の受付では、ch1がクリア、ch3、ch5とch
2がインクリメント、ch7はローカルレベルの最大値
であるのでこれ以上インクリメントできないので変化し
ない。
【0041】(例[5]  ch3受付)最後に、ch
3の受付では、ch1がインクリメント、ch7、ch
5とch2は変化しない。
【0042】なお、(規則2)では元のローカルレベル
と等しいか小さいローカルレベルを持つチャネルについ
てそのローカルレベルのインクリメントを行っていたが
、必ずしもそれに限定される必要はない。例えば、元の
ローカルレベルより小さいチャネルについてのみローカ
ルレベルのインクリメントを行っても良い。この場合、
例えば図3の例[2]ch5受付け後、ch7はインク
リメントされず“01”のままである。
【0043】ここでは、割り込みの受付けられたチャネ
ルの順序は、従来例との比較のため、従来例と全く同じ
にしてある。従来例においては、優先順位はその優先順
位が更新される前に受け付けられたチャネルにより決定
されていたが、本実施例においては過去の割り込み受付
の履歴が優先順位の更新に反映されていることを、図3
を用いてch3の受付後の各チャネルの優先順位を例[
3]と例[5]で比較して説明する。
【0044】まず、ch5の優先順位に着目すると、図
3の例[3]ではch5が1つ前に受け付けられたチャ
ネルであるため、ローカルレベルは下から2番目(上か
ら3番目)になっている。これに対し、例[5]ではロ
ーカルレベルは一つ高く下から3番目(上から2番目)
になっている。
【0045】ch1の優先順位に着目すると、図3では
、例[3]までch1は最高レベルのままサービスが受
け付けられていないので、最も割り込みサービスが受け
付けられ易い状態(最高レベルの優先順位)を維持し、
例[4]になってはじめてch1が受け付けられると優
先順位は下がり(ローカルレベルはクリア)、例[5]
ではch1の優先順位はch3に続いて下から2番目に
なる。また、図3の例ではch7のサービスは受け付け
られていない。そのため、優先順位を例[5]のch3
の受付後には、ローカルレベルは最高レベルになってい
る。このように、本実施例では過去の履歴が考慮されて
、各チャネルの優先順位が更新されることが分かる。
【0046】図4は、複数のリングを想定した各チャネ
ルの優先順位を示した一例である。リングナンバー2の
リングには、ch0、ch2、ch4、ch6の4つの
リングイネーブルのチャネルがあり、リングナンバー1
のリングには、ch1、ch3の2つのリングイネーブ
ルのチャネルが存在する。ch7、ch5はともにリン
グディセーブルチャネルであり、優先レベルは各々に“
13”,“12”である。なお、優先レベル“15”,
“14”,“3”,“2”,“1”,“0”にはチャネ
ルは割り当てていない。例えば、レベル“0”に割り当
てられたリングディセーブルのチャネルはマスクされる
ものとし、リングを1つのレベルとみなせば、全体では
9つのレベルにチャネルを割り当てることができる。
【0047】また、図5は、マスクレベルを利用したリ
ングの一例である。ここでは、チャネルの優先順位がマ
スクレベルと同じか小さい場合にそのチャネルの割り込
み要求を無視するものとする。
【0048】図に示すように、ch2、ch4、ch6
、ch0のローカルレベル(2進表示)を各々、“11
”,“10”,“01”,“00”とし、マスクレベル
のローカルレベル(ただし、マスクレベルは更新しない
)を“01”とする。
【0049】ch4の割り込み要求が受け付けられると
、ch4のローカルレベルはクリアされる。リング内の
他のチャネルの割り込み要求が最低2回は受け付けられ
ない限り、ch4のローカルレベルはマスクレベルを超
える値“10”にならないので、それまではch4の割
り込み要求入力はマスクされる。すなわち、連続して同
じチャネルの割り込みが受け付けられなくするという使
い方もできる。
【0050】次に、本発明の方法を実現する回路構成に
ついて説明する。図6,7は、上記の優先制御方法を実
現する、割り込みコントローラに備えられる調停回路の
実施例である。なお、この調停回路の詳細は後述する。 図8は、チャネル毎に存在し、図6、7の調停回路に設
けられる優先順位制御回路の構成を示す。以下、同図を
用いて優先順位制御回路の動作を説明する。
【0051】まず、チャネルの優先順位は、優先順位レ
ジスタ801にソフトウエアにより値を書き込むことに
よって設定する。この優先順位レジスタ801は、図1
で示した優先順位レジスタ11と同一のものである。優
先順位レジスタ801からの出力は、優先順位更新判定
回路802および、第1調停回路803に送られる。優
先順位更新判定回路802は、そのチャネルの優先順位
を更新するか否かを判断し、制御信号RINGINC8
05、RINGCLR806にその結果を出力する。
【0052】制御信号RINGCLR806は、優先順
位レジスタ801のローカルレベルのクリアを行う制御
信号であり、制御信号RINGINC805は、優先順
位レジスタ801のローカルレベルを1つインクリメン
トするための制御信号である。
【0053】第1調停回路803は、図6,7で示す第
2調停回路602からの出力結果ををもとに調停を行う
。そして、その結果を第2調停回路602へ出力する。
【0054】次に、リング方式における優先順位の更新
の動作を説明する。CPUが割り込み受付サイクル(ベ
クタリードサイクル)に入ると、VECTRD807が
アクティブになる。これにより、優先順位更新判定回路
802は、リングイネーブルビットが“1”ならば、優
先順位の更新か否かの判定を行う。自身のチャネルの要
求が受け付けられた場合には、入力信号CHSEL80
4がアクティブになる。これに基づいて、優先順位更新
判定回路802は、このチャネルのローカルレベルを“
クリアさせるもの”と判断し、RINGCLR806を
アクティブ出力する。
【0055】他のチャネルの要求が受け付けられたとき
は、CHSEL804はディセーブルになる。この場合
、優先順位更新判定回路802は、優先順位をインクリ
メントすべきか否かを判断する。(規則2)に基づくロ
ーカルレベルのインクリメントの条件を調べるには、ま
ず、自身のチャネルが受け付けられたチャネルのリング
と同一リングに属するかを調べる。これは受け付けられ
たチャネルのリングナンバー(HP(3:2))と自身
のリングナンバ(P(3:2))を比較することにより
行われる。さらに、受け付けられたチャネルのローカル
レベル(HP(1:0))と自身のローカルレベル(P
(1:0))とを比較する。ここで、P(3:2)は図
中のP3,P2を示す。
【0056】これにより、自身のチャネルが受け付けら
れたチャネルの属するリングと同一リングに属し、かつ
自身のローカルレベルが受け付けられたチャネルのロー
カルレベルよりも低いか等しく、かつローカルレベルの
最大値でなければ、インクリメントの条件(規則2)を
満たすのでRINGINC805をアクティブにする。 受け付けられたチャネルのローカルレベルよりも高い場
合は、RINGINC805、RINGCLR806共
にディセーブルにする。
【0057】この様にして優先順位更新判定回路802
から出力されるこれらの制御信号RINGCLR806
、RINGINC805により優先順位レジスタ801
の更新が行われる。
【0058】次に、図6、図8を用いて、調停回路の動
作を説明する。図6の下位ブロックに位置する優先順位
制御回路601が図8で示したものであり、第1調停回
路803はこの図8の中に含まれる。
【0059】調停の動作では、まず、第1調停回路80
3と第2調停回路602において、4チャネルを1ブロ
ックとするブロック内での優先順位レジスタ801の内
容を比較し、このうち最も高い優先順位をこのブロック
で選ばれた優先順位とする。その優先順位をもとに第2
調停回路602、マスク回路604、および第3調停回
路603において、ブロック間レベル、すなわち第2調
停回路602とマスク回路604で優先順位の比較を行
う。その結果、割り込み要求を行っているチャネルのう
ち、最も優先順位の高いチャネルを選ぶ。
【0060】図6に示される調停回路の構成において、
図8のような優先順位制御回路が可能になり、本発明の
リング方式が実現できる。なお、図6の例では4チャネ
ルを1つの回路ブロックモジュールに階層化している。 モジュール化することにより、負荷を分散させてスピー
ドの低下を防いでいる。このような構成は図7のように
、将来チャネル数を増やすような仕様を拡張する場合に
も有効である。
【0061】即ち、従来例の図11,12では、循環で
きるチャンネル数は最大4chまでしか設定できず、し
かも循環方式によるチェーンが複数存在するのみで、過
去の履歴によりチャネルの優先順位を更新することはで
きなかったのに対し、本発明はこれを可能としている。
【0062】以上のように、本発明のリング方式にみら
れる複雑な優先制御方法を実現するには、少なくとも図
8のようなチャネル毎に優先順位を記憶するところ(本
実施例では優先順位レジスタ801)を備え、かつチャ
ネル毎にこれらの有する優先順位が更新できる構成をも
ち、チャネル間の調停は、チャネル同士で優先順位を比
較することにより優先順位を決める図6のような回路構
成が有効である。
【0063】なお、本実施例では、チャネル数が8ch
ある割り込みコントローラにおいての優先制御方法を例
に説明したが、本発明はこれに限られるものではなく、
複数のサービス要求するデバイスに対して、サービスを
受けるデバイスを選ぶ必要のあるシステムすべてに適用
できることはいうまでもない。
【0064】
【発明の効果】以上述べてきたように、本発明によれば
、過去にサービスの受け付けられた履歴を考慮して優先
順位を更新している。これにより、すべてのチャネルの
サービス要求が受け付けられる機会を厳密に均等にする
ことができ、しかも、より柔軟なシステムを構築できる
【図面の簡単な説明】
【図1】優先順位レジスタの構成を示すビット構成図で
ある。
【図2】図1の優先順位レジスタによって設定される優
先順位を示す表である。
【図3】この発明によるリングの動作例を示す図である
【図4】この発明による複数のリングを想定した優先順
位を示す図である。
【図5】この発明によるマスクレベルを利用したリング
の応用例を示す図である。
【図6】この発明の優先順位制御回路を備えた調停回路
の一実施例を示すブロック図である。
【図7】図6と同様な調停回路の一実施例を示すブロッ
ク図である。
【図8】この発明の優先順位制御回路の一実施例を示す
ブロック図である。
【図9】従来の優先制御方法を説明するための図である
【図10】従来の優先制御方法の動作例を示す図である
【図11】従来の優先制御回路の構成を示すブロック図
である。
【図12】従来の構成をもとに考えられる優先順位制御
回路の応用を示すブロック図である。
【符号の説明】
11,801  優先順位レジスタ 12  リングイネーブルビット 13  リングナンバービット 14  ローカルレベルビット 601  優先順位制御回路 602  第2調停回路 603  第3調停回路 604  マスク回路 802  優先順位更新判定回路 803  第1調停回路 805  リングインクリメント信号 806  リングクリア信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  中央処理装置に接続されている複数の
    入出力装置から前記中央処理装置へのサービス要求が同
    時に発生し、一つの入出力装置からのサービス要求が受
    け付けられた際に、サービス要求の受付けられた入出力
    装置の優先順位が最も低くなり、この入出力装置のサー
    ビス要求が受け付けられる以前の優先順位と同じか低い
    優先順位をもつ入出力装置の優先順位は高くなるように
    更新することを特徴とする優先制御方法。
  2. 【請求項2】  前記複数の入出力装置は少なくとも1
    つ以上のグループに分割され、1つのグループに属する
    複数の入出力装置は、このグループ内でのみ優先順位の
    更新が可能であり、サービス要求が受け付けられた入出
    力装置が属しているグループ内のすべての入出力装置が
    優先順位更新可能な入出力装置となり、他のグループに
    属する入出力装置の優先順位を更新しないことを特徴と
    する優先制御方法。
  3. 【請求項3】  中央処理装置に接続されている複数の
    入出力装置毎に、優先順位を決定する優先順位レジスタ
    と、サービス要求が受け付けられた入出力装置の優先順
    位を更新するのが可能か否かを決める優先順位更新判定
    回路と、サービス要求のあったすべての入出力装置の優
    先順位の調停を前記優先順位レジスタの値を比較するこ
    とによって行う調停回路とを具備し、請求項1及び2記
    載の優先制御方法を実現することを特徴とする優先制御
    回路。
JP4678791A 1991-03-12 1991-03-12 優先制御方法及び優先制御回路 Pending JPH04363748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4678791A JPH04363748A (ja) 1991-03-12 1991-03-12 優先制御方法及び優先制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4678791A JPH04363748A (ja) 1991-03-12 1991-03-12 優先制御方法及び優先制御回路

Publications (1)

Publication Number Publication Date
JPH04363748A true JPH04363748A (ja) 1992-12-16

Family

ID=12757045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4678791A Pending JPH04363748A (ja) 1991-03-12 1991-03-12 優先制御方法及び優先制御回路

Country Status (1)

Country Link
JP (1) JPH04363748A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置
EP2096550A1 (en) 2008-02-27 2009-09-02 Fujitsu Ltd. Information processing apparatus and control method thereof
US7606958B2 (en) 2003-06-20 2009-10-20 Fujitsu Limited Interrupt control method, interrupt control apparatus and interrupt control medium
JP2013084059A (ja) * 2011-10-06 2013-05-09 Denso Corp 電子制御装置
CN111615120A (zh) * 2019-06-19 2020-09-01 维沃移动通信有限公司 一种优先级更新方法、设备及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606958B2 (en) 2003-06-20 2009-10-20 Fujitsu Limited Interrupt control method, interrupt control apparatus and interrupt control medium
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置
EP2096550A1 (en) 2008-02-27 2009-09-02 Fujitsu Ltd. Information processing apparatus and control method thereof
US8151028B2 (en) 2008-02-27 2012-04-03 Fujitsu Limited Information processing apparatus and control method thereof
JP2013084059A (ja) * 2011-10-06 2013-05-09 Denso Corp 電子制御装置
CN111615120A (zh) * 2019-06-19 2020-09-01 维沃移动通信有限公司 一种优先级更新方法、设备及系统

Similar Documents

Publication Publication Date Title
US6081867A (en) Software configurable technique for prioritizing interrupts in a microprocessor-based system
US6070205A (en) High-speed processor system having bus arbitration mechanism
US5025370A (en) Circuit for preventing lock-out of high priority requests to a system controller
US5862355A (en) Method and apparatus for overriding bus prioritization scheme
US4821177A (en) Apparatus for controlling system accesses having multiple command level conditional rotational multiple port servicing priority hierarchy
US5265223A (en) Preservation of priority in computer bus arbitration
US6311249B1 (en) Bus arbitration system having both round robin and daisy chain arbiters
US5146595A (en) Grouping device for forming input signals into groups
US4115854A (en) Channel bus controller
US7051135B2 (en) Hierarchical bus arbitration
EP0150767B1 (en) Program controlled bus arbitration for a distributed array processing system
JP2004531830A (ja) キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法
JPS6142306B2 (ja)
US5640519A (en) Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme
US4959775A (en) Bus regulating system
EP0568374B1 (en) Parallelized magnitude comparator for comparing a binary number to a fixed value
US6978329B1 (en) Programmable array-based bus arbiter
US20030221033A1 (en) Bus arbiter for integrated circuit systems
KR0177985B1 (ko) 프로세서의 벡터 데이터 조정 장치
US6813666B2 (en) Scaleable arbitration and prioritization of multiple interrupts
JPH04363748A (ja) 優先制御方法及び優先制御回路
EP0568373B1 (en) Apparatus and method for parallelized magnitude comparison of digital data
JP3105554B2 (ja) 割込みコントローラ
JPH0115897B2 (ja)
JP3092181B2 (ja) 高速アービトレーション回路