JPS60189546A - サブ・システム処理実行制御方式 - Google Patents
サブ・システム処理実行制御方式Info
- Publication number
- JPS60189546A JPS60189546A JP59045973A JP4597384A JPS60189546A JP S60189546 A JPS60189546 A JP S60189546A JP 59045973 A JP59045973 A JP 59045973A JP 4597384 A JP4597384 A JP 4597384A JP S60189546 A JPS60189546 A JP S60189546A
- Authority
- JP
- Japan
- Prior art keywords
- control table
- parallel processing
- subsystem
- contents
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、サブ・システム処理実行制御方式、。
特に例えばＯ８機能の開発時などにおいて、既存のＯ８
にもとづく処理が実行される一般の動作環境の下で、予
め登録した識別子をもつユーザが上記開発中のＯ８にも
とづくテスト処理を実行できるようにしたサブ・システ
ム処理実行制御方式に関するものである。
にもとづく処理が実行される一般の動作環境の下で、予
め登録した識別子をもつユーザが上記開発中のＯ８にも
とづくテスト処理を実行できるようにしたサブ・システ
ム処理実行制御方式に関するものである。
（Ｂｌ 技術の背景と問題点
データ処理システムにおいては２例えば第１図に示す如
く、システムに唯一個のみ存在する固定番地１の内、容
にもとづいてサブ争システム用制御テーブル２を索引し
、当該サブ・システム用制御テーブル２の内容にもとづ
いてＯ８に対応した処理が実行されるよう構成されてい
る。上記固定番地１が唯一個のみであることから次の如
き問題が生じる。即ち例えば開発中のＯ８をテストする
如き場合には、当該開発中のＯ８を動作せしめる（即ち
上記固定番地１からポイントせしめることが可能にされ
る）システムを作成し、当該システム単独でテストしな
ければならない。換言すれば。
く、システムに唯一個のみ存在する固定番地１の内、容
にもとづいてサブ争システム用制御テーブル２を索引し
、当該サブ・システム用制御テーブル２の内容にもとづ
いてＯ８に対応した処理が実行されるよう構成されてい
る。上記固定番地１が唯一個のみであることから次の如
き問題が生じる。即ち例えば開発中のＯ８をテストする
如き場合には、当該開発中のＯ８を動作せしめる（即ち
上記固定番地１からポイントせしめることが可能にされ
る）システムを作成し、当該システム単独でテストしな
ければならない。換言すれば。
一般の動作環境の下でテストすることができず。
テストのための工数や資源が膨大なものとなる。
また当該開発中のＯ８の下で動作するシステムを複数台
結合してテストを行なう場合には、当該システムを複数
台用意することが必要とガる。
結合してテストを行なう場合には、当該システムを複数
台用意することが必要とガる。
（ｑ 発明の目的と構成
本発明は、上記の点を解決することを目的としておシ、
上記固定番地の内容を）・−ドウエア処理によっていわ
ばスリ替えるようにし、上記開発中のＯ８などの並行処
理用サブ・システムを一般の動作環境の下で実行できる
ようにすることを目的としている。そしてそのため２本
発明のサブ・システム処理実行制御方式は、システムに
もうけられた仮想記憶域上の固定番地の内容にもとづい
てサブ・システム用制御テーブルを索引し、当該サブ・
システム用制御テーブルの内容にもとづいて当該サブ・
システムに対応した処理を実行するデータ処理システム
において、上記障プ・システム用制御テーブルの外に少
なくとも１つの並行処理用サブ・システムに対応する並
行処理用サブ・システム制御テーブルを用意すると共に
、予め登録されたユーザ識別子と上記並行処理用サブ・
システム制御テーブルをポイントするポインタとを少な
くとも用意してなシ、上記登録されたユーザ識別子と対
応するユーザ識別子をもつユーザによる処理において上
記固定番地がアクセスされた際に上記ポインタにもとづ
いて上記並行処理用サブ・システム制御テーブルを索引
し、当該並行処理用サブ・システム制御テーブルの内容
にもとづいて当該並行処理用サブ・システムに対応した
処理を実行するようにしたことを特徴としている。以下
図面を参照しつつ説明する。
上記固定番地の内容を）・−ドウエア処理によっていわ
ばスリ替えるようにし、上記開発中のＯ８などの並行処
理用サブ・システムを一般の動作環境の下で実行できる
ようにすることを目的としている。そしてそのため２本
発明のサブ・システム処理実行制御方式は、システムに
もうけられた仮想記憶域上の固定番地の内容にもとづい
てサブ・システム用制御テーブルを索引し、当該サブ・
システム用制御テーブルの内容にもとづいて当該サブ・
システムに対応した処理を実行するデータ処理システム
において、上記障プ・システム用制御テーブルの外に少
なくとも１つの並行処理用サブ・システムに対応する並
行処理用サブ・システム制御テーブルを用意すると共に
、予め登録されたユーザ識別子と上記並行処理用サブ・
システム制御テーブルをポイントするポインタとを少な
くとも用意してなシ、上記登録されたユーザ識別子と対
応するユーザ識別子をもつユーザによる処理において上
記固定番地がアクセスされた際に上記ポインタにもとづ
いて上記並行処理用サブ・システム制御テーブルを索引
し、当該並行処理用サブ・システム制御テーブルの内容
にもとづいて当該並行処理用サブ・システムに対応した
処理を実行するようにしたことを特徴としている。以下
図面を参照しつつ説明する。
助 発明の実施例
第２図は本発明による制御方式の概念を説明する説明図
、第６図は本発明の制御態様を表わす一実施例構成を示
す。
、第６図は本発明の制御態様を表わす一実施例構成を示
す。
第２図において、符号１． ２． ＡＩ、 Ａｓは第１
図に対応し、５は並行処理用サブ・システム制御テーブ
ル、４は本発明においてもうけられる機能部。
図に対応し、５は並行処理用サブ・システム制御テーブ
ル、４は本発明においてもうけられる機能部。
５は固定番地Ａ８保持部、６は並行処理用サブ・システ
ム制御テーブル・ポインタ、７はユーザ串テーブル用ポ
インタ、８はユーザ・テーブル、＊＊、。
ム制御テーブル・ポインタ、７はユーザ串テーブル用ポ
インタ、８はユーザ・テーブル、＊＊、。
＊＊、、＊＊＊はユーザ識別子、９はユーザ末尾指示フ
ラグを表わしている。
ラグを表わしている。
今、処理が実行されている間において、固定番地（Ａ、
）１がアクセスされたとするとき、固定番地Ａ８保持部
５の内容と一致が生じる。このとき。
）１がアクセスされたとするとき、固定番地Ａ８保持部
５の内容と一致が生じる。このとき。
システムは、ユーザ拳テーブル用ポインタ７の内容にも
とづいて、ユーザ・テーブル８の内容を順次索引し、現
に上記固定番地（Ａ、）１をアクセスしたユーザが上記
ユーザ・テーブル８に登録されている識別子をもってい
るか否かをチェックする０もっていなかった場合には（
勿論能の条件が満足されない場合にも）、固定番地（Ａ
Ｉ）１に格納さ ・−プル２を索引するようにされる。
とづいて、ユーザ・テーブル８の内容を順次索引し、現
に上記固定番地（Ａ、）１をアクセスしたユーザが上記
ユーザ・テーブル８に登録されている識別子をもってい
るか否かをチェックする０もっていなかった場合には（
勿論能の条件が満足されない場合にも）、固定番地（Ａ
Ｉ）１に格納さ ・−プル２を索引するようにされる。
即ち、第１図れている番地人、をもってサブ・システム
用制御テに示した一般の処理の場合と全く同じようにさ
れる０ しかし、当該ユーザが上記識別子をもっていて更に所定
の条件を満足していれば、並行処理用サ プ・システム
制御テーブル・ポインタ６の内容Ａ３をもって、上記固
定番地（Ａｔ）１をアクセスされた結果において得られ
た内容Ａ、にスリ替えるようにする。即ち、並行処理用
サブ・システム制御テーブル６を索引し、並行処理用サ
ブ・システムが 、実行されるようになる。
用制御テに示した一般の処理の場合と全く同じようにさ
れる０ しかし、当該ユーザが上記識別子をもっていて更に所定
の条件を満足していれば、並行処理用サ プ・システム
制御テーブル・ポインタ６の内容Ａ３をもって、上記固
定番地（Ａｔ）１をアクセスされた結果において得られ
た内容Ａ、にスリ替えるようにする。即ち、並行処理用
サブ・システム制御テーブル６を索引し、並行処理用サ
ブ・システムが 、実行されるようになる。
第３図は本発明の制御態様を表わす一実施例の構成を示
している。図中の符号５，６，７．８は第２図に対応し
、１０は実行中ユーザ識別子保持部、１１は仮想記憶ア
ドレス算出部であって現にアクセスされるべき仮想記憶
アドレスを算出するもの、１２は実アドレス算出部であ
って実アドレスに換算するもの、１３は実アドレス・デ
ータ取出し部、１４はポインタ内容（Ａ３）データ取出
し部を表わしている。そして２図示１５ないし２０にて
示す各論理処理部は夫々次のような処理を行なう。即ち
。
している。図中の符号５，６，７．８は第２図に対応し
、１０は実行中ユーザ識別子保持部、１１は仮想記憶ア
ドレス算出部であって現にアクセスされるべき仮想記憶
アドレスを算出するもの、１２は実アドレス算出部であ
って実アドレスに換算するもの、１３は実アドレス・デ
ータ取出し部、１４はポインタ内容（Ａ３）データ取出
し部を表わしている。そして２図示１５ないし２０にて
示す各論理処理部は夫々次のような処理を行なう。即ち
。
（１）論理処理部１５は、（１）オペランドを参照する
命令をデコードしたとき（オペランド参照）。
命令をデコードしたとき（オペランド参照）。
（１１）オペランドの長さが４バイトのときく４バイト
長の参照）、（…）ハードウェアの制御レジスタ０Ｒ−
Ａに示されるマスクがオンのとき（ＣＲ−Ａのマスク）
のアンド論理に対応して、信号ｓｌをオンにする。
長の参照）、（…）ハードウェアの制御レジスタ０Ｒ−
Ａに示されるマスクがオンのとき（ＣＲ−Ａのマスク）
のアンド論理に対応して、信号ｓｌをオンにする。
（２）論理処理部１６は、（１）信号Ｓ１がオンであっ
て。
て。
（１１）仮想記憶アドレス算出部１１によって算出され
たアドレス入が固定番地Ａ１保持部５の内容Ａ、と一致
したとき、信号Ｓ、をオンにする。
たアドレス入が固定番地Ａ１保持部５の内容Ａ、と一致
したとき、信号Ｓ、をオンにする。
（３）論理処理部１７は、（１）信号Ｓ、がオンであっ
て。
て。
（ＩＩ）実行中ユーザ識別子保持部１０の内容である識
別子＊＊とユーザ識別子テーブル８から読出された識別
子＊＊１とが一致したとき、信号Ｓ３をオンにし、信号
Ｓ３をオフにする。
別子＊＊とユーザ識別子テーブル８から読出された識別
子＊＊１とが一致したとき、信号Ｓ３をオンにし、信号
Ｓ３をオフにする。
（４）論理処理部１８は、データ取出し部１３によって
゛アドレスんが取出されたときに、（１）信号Ｓ、がオ
フであるとき、アドレスＡ２を通過せしめかつ信号Ｓ４
をオフにし、 （Ｉ１１信号Ｓ２がオンであるとき、ア
ドレスんの透過を阻止しかつ信号Ｓ４をオンにする。
゛アドレスんが取出されたときに、（１）信号Ｓ、がオ
フであるとき、アドレスＡ２を通過せしめかつ信号Ｓ４
をオフにし、 （Ｉ１１信号Ｓ２がオンであるとき、ア
ドレスんの透過を阻止しかつ信号Ｓ４をオンにする。
（５）論理処理部１９は、（１）信号Ｓ４がオンのとき
に同期をとって論理処理部１７の出力をチェックし、
（Ｏ１信号Ｓ３がオフ（信号Ｓｓがオン）のとき、信号
Ｓｓをオンにする。
に同期をとって論理処理部１７の出力をチェックし、
（Ｏ１信号Ｓ３がオフ（信号Ｓｓがオン）のとき、信号
Ｓｓをオンにする。
（６）論理処理部２０は、（Ｉ）信号ＳＩＩがオンのと
き。
き。
アドレスんを無視して、アドレス人２を選択し。
（１１）信号Ｓ６がオフのとき、アドレスＡ２を無視し
て、アドレスんを選択する。
て、アドレスんを選択する。
なおデータ取出し部１４は、信号Ｓ３がオンのとき、並
行処理用サブ・システム制御テーブル・ポインタ６の内
容んを取出す処理を実行する。
行処理用サブ・システム制御テーブル・ポインタ６の内
容んを取出す処理を実行する。
上記の如く構成されていて。
ａ）図示信号Ｓ１がオンとなシ。
ｂ）かつ図示アドレスＡｘとアドレスＡ１とが一致し。
Ｃ）かつ図示識別子＊＊と識別子＊＊ｌとが一致し。
ｄ）ている場合に、アドレスんが出力される。
（５）発明の詳細
な説明した如く１本発明によれば、いわゆる固定番地の
内容を実質的にスリ替えることが可能となり２例えば開
発中のＯ８機能を一般の動作環境の下でテストするなど
の処置が可能となる。
内容を実質的にスリ替えることが可能となり２例えば開
発中のＯ８機能を一般の動作環境の下でテストするなど
の処置が可能となる。
第１図は本発明の前提問題を説明する説明図。
第２図は本発明による制御方式の概念を説明する説明図
、第３図は本発明の制御態様を表わす一実施例構成を示
す。 図中、１は固定番地、２はサブφシステム用制御テーブ
ル、３は並行処理用サブ・システム制御テーブル、５は
固定番地Ａ１保持部、６は並行処理用サブ・システム制
御テーブル・ポインタ、７はユーザ・テーブル用ポイン
タ、８はユーザ０テーブル、＊＊、、＊＊、・・・・・
・はユーザ識別子、１０は実行中ユーザ識別子保持部、
１１は仮想記憶アドレス算出部、１２は実アドレス算出
部、１３．１４は夫々データ取出し部、１５ないし２０
は夫々論理処理部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）第 １ 図 第 ３ 図
、第３図は本発明の制御態様を表わす一実施例構成を示
す。 図中、１は固定番地、２はサブφシステム用制御テーブ
ル、３は並行処理用サブ・システム制御テーブル、５は
固定番地Ａ１保持部、６は並行処理用サブ・システム制
御テーブル・ポインタ、７はユーザ・テーブル用ポイン
タ、８はユーザ０テーブル、＊＊、、＊＊、・・・・・
・はユーザ識別子、１０は実行中ユーザ識別子保持部、
１１は仮想記憶アドレス算出部、１２は実アドレス算出
部、１３．１４は夫々データ取出し部、１５ないし２０
は夫々論理処理部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）第 １ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 システムにもうけられた仮想記憶域上の固定番地の内容
にもとづいてサブ・システム用制御テーブルを索引し、
当該サブ・システム用制御テーブルの内容にもとづいて
当該サブ・システムに対応した処理を実行するデータ処
理システムにおいて。 上記サブ・システム用制御テーブルの外に少なくとも１
つの並行処理用サブ・システムに対応する並行処理用サ
ブ・システム制御テーブルを用意すると共に、予め登録
されたユーザ識別子と上記並行処理用サブ・システム制
御テーブルをポイントするポインタとを少なくとも用意
してなシ、上記登録されたユーザ識別子と対応するユー
ザ識別子をもつユーザによる処理において上記固定番地
がアクセスされた際に上記ポインタにもとづいて上記並
行処理用サブ・システム制御テーブルを索引し、当該並
行処理用サブ・システム制御テーブルの内容にもとづい
て当該並行処理用サブ・システムに対応した処理全実行
するようにしたことを特徴とするサブ・システム処理実
行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045973A JPS60189546A (ja) | 1984-03-09 | 1984-03-09 | サブ・システム処理実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045973A JPS60189546A (ja) | 1984-03-09 | 1984-03-09 | サブ・システム処理実行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189546A true JPS60189546A (ja) | 1985-09-27 |
Family
ID=12734155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59045973A Pending JPS60189546A (ja) | 1984-03-09 | 1984-03-09 | サブ・システム処理実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189546A (ja) |
-
1984
- 1984-03-09 JP JP59045973A patent/JPS60189546A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158927B2 (en) | System and method for the logical substitution of processor control in an emulated computing environment | |
| JP2650675B2 (ja) | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム | |
| US5038281A (en) | Acceleration of system interrupts between operating systems in guest-host relationship | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPH0430053B2 (ja) | ||
| JPS63191233A (ja) | データ処理装置 | |
| EP3948548A1 (en) | Processor having multiple operating modes | |
| JPS60189546A (ja) | サブ・システム処理実行制御方式 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| EP0134386A2 (en) | Method and apparatus for executing object code instructions compiled from a high-level language source | |
| JP2587451B2 (ja) | 仮想計算機システムにおける入出力制御方式 | |
| JPS61161557A (ja) | プログラム・デバツグ方法および装置 | |
| JPS6118224B2 (ja) | ||
| JPS6180443A (ja) | チエツクデ−タ作成格納方法 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS61163445A (ja) | コンピユ−タの開発支援システム | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS6212545B2 (ja) | ||
| JPH0150936B2 (ja) | ||
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS6119048B2 (ja) | ||
| JPS6244836A (ja) | マイクロアドレススタツク制御方式 |