JPS60189329A - アナログ・デイジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、処理すべきアナログ信号を相応しタテイジタ
ル信号に変換するアナログ番ディジタル変換器に関する
。

〔従来の技術〕

処理すべきアナログ信号が同時にｎ個の互いに等しいコ
ンパレータのそれぞれ一方の入力端に与えられておシ、
これらのコンパレータの各々の他方の入力端は、ｎ個の
直列に接続された抵抗から成り１だ両端に１つの参照直
流電圧を与えられている１つの分圧器の各１つの分圧点
に接続されてふ・す、これらのコノパレータの出力が１
つの共通の論理回路を゛制御し、この論理回路が処理す
べきアナログ信号に相応するディジタル信号を供給する
ような、並列法で作動するアナログ−ディジタル変換器
はたとえばＴ　ｉ−ｅ　ｔ　ｚθおよびＳｃｈθｎｋ著
’　）Ｔａ１ｂｌｌｌ１１ｔｅｒ［］Ｃｈａｌｔｕｎｇ
ｅｔｅｃｈｎｉ’ｋ　’　（１９８０）、第６５３〜６
５７頁、米国特許第４０９９１７ろ号明細蓄、またｖ′
ｉ’　ＩＥＥＢ　Ｊｏｕｒｎａｌ　ｏｆＳｏｌ、１ｄ　
−５ｔａｔｅ　Ｃｊ、ｒｃｕｊ、ｔｓ’　Ｖｏｌ、ＳＣ
１７、煮６（１９８２年１２月）、第１１３６〜１１３
８頁にｄ己載されている。

このようなアナログ−ディジタル変換器の簡単化された
ブロック図が図面に示されている。変換器のｎ個のコン
パレータＫｌ、に２．　・・・Ｋｎは〃いに等しく、寸
た西宮の仕方で２つの入力端を設けられており、そのう
ち一方の入力端は処理すべきアナログ信号Ｅを与えられ
、また他方の入力端はｎ個の抵抗Ｒ１，Ｒ２，・Ｒｎか
ら形成された分圧器ＳＴの当該のコンパレータに１に対
応づけられている第ν分圧点の電位を与えられている。

分圧器ＥＩＴの基底電位に最も近い分圧器、すなわち抵
抗Ｒ１とＲ２との間の分圧点は、変換器の最下位の出力
コードＬＳＢ（すなわちディジタル値２°）に対応づけ
られているコンパレータに１の参照入力端と接続されて
いる。一般に、分圧器：３Ｔの基底電位からの間隔が増
大する方向に数えてν番目の分圧点と接続されているコ
ンパレータに、は変換器の第ν出力コードに対応づけら
れている。ｎｆｂｕの直列に接続された抵抗Ｒ］＋　Ｒ
２＋・・・Ｒｎから成る分圧器ＳＴの他方の端は外部の
参照電位ＵＲに接続されている。

コンパレータＫｌ、　Ｋ２．・・・Ｋｎ　の出力は、通
常の仕方で構成されており特にエンコーダとして作用す
る１つの論理回路Ｌ　Ｓの各１つの入力端（または２つ
の入力端）を制御する。この論理回路の詳細な構成＋ｄ
本発明にとっては重要でない。

いま、ｋビットの並列形アナログーディジタル変換器に
対して必要とされるｎ−２にの参照電圧を発生するため
にｎ個の互いに理想的には等しい参照抵抗Ｒ，（−Ｒ８
）から成る分圧器が使用されると、これらの抵抗を通っ
て流れるコンパレータの入力電流工８に基いて、分圧器
に接続されている個々のコンパレータに１の参照入力端
における参照電圧に目標値からの偏差が生じ、これらの
偏差が非直線性の原因となる。これらの偏差の大きさは
アナログ電ＩＥＥの高さに関係し、また第シコンパレー
タにνに対しては零と最大値Ｕν＝（ｎ−Ｌ’）（ｎ−
ν＋１）・Ｒｏ・■Ｂ／２ｎとの間の値である。さて、
直線性誤差がＬＲＢ（−最下位ビット）の半分よりも大
きくならないようにするためには、分圧器の個々の抵抗
Ｒに対する値ＲＱは条件 Ｒ＜２７ＵＲ／４より　’　ｎ を満足しなければならない。その場合、分圧器ＳＴを通
って流れる分流電流■８は条件ｆ８＞４Ｉ８・ｎ”／２
７ を満足する。

さて、電ｍ　ＩＢをコンパレータ入力端におけるエミッ
タホロワにより減少させることができる。

しかし、この対液は、アナログ−ディジタル変換器のビ
ット数が大きい場合には、分圧器を形成する抵抗Ｒ８お
よび分流電流■８に対する合理的な限界値を可能にする
ためにはもはや十分でない。

このような場合には、たとえば分圧器ＳＴおよび演算増
幅器内にレーザー・トリムされた抵抗を使用して分圧電
圧を一定に保つというような非常に費用のかかる方法に
拠らなければならない。これらの方法は’１９７６　工
ＥＫＩｕ　Ｉｎｔｅｒｎａｔｉ、ｏｎａｌＳｏｌｉｄ　
−５ｔａｔｅ　Ｃ！１ｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎ
ｃｅ　’ｄ１５Ｑ　。

１５１頁および’　ＩＥＦｉＫ　Ｊｏｎｒｎａｌ　ｏｆ
　５ｏｌｉｄ　−９ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ″　、
ｖＯコ、Ｓｏ　−１７、Ａ６　（１９８２年１２月）、
第１１３３〜１１３８頁にｄ己載されている。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点け、前記の非直線性の
回避を従来にくらべてわずかな費用で可能にするアナロ
グ−ディジタル変換器を得ることである、 〔問題点を解決するための手段〕 この問題点は本発明によれば、冒頭に記載した種類のア
カロクーデイジタル変換器において、第ν出力フードに
それぞれ対応づけられているコンパレータに、　（シー
１．２．・・・ｎ　）１４．！れている分圧器ＳＴの第
ν分圧点がその次に下位の出力コードに対応づけられて
いる分圧器ＳＴＱ分王点から、抵抗値Ｒ１が条件 ここに、ＵＲは分圧器ＳＴに与えられる参照電圧、また
稲は個々のコンパレータに、／の参照入力端を経て流れ
る電流 を満足する１つの抵抗によシ隔てられていることを特徴
とするアナログ−ディジタル変換器により達成される。

本発明の理解のだめに、先ず分圧器ＳＴの抵抗Ｒνの値
を前記のように定める理由を説明し、続いて個々の抵抗
の抵抗値の定め方の一例盆説明する。

本発明は主として、理想的な直線性を有するアナｏ　り
−ディジタル変換器を実現するため１では、（信号入力
端子Ｅおよび基底電位端子によシ形成される）変換器の
アナログ入力端に２ける任意のＮ／ｆＵＡｎＫ対してサ
ンプリング時点ｔｏで参照電圧が、条件 Ｕν〉ＵＡｎ（ｔｏ）≧Ｕ、−□ を満足する目標値Ｕをとれば十分であるという事実に立
脚している。それに対して、その他の参照電圧はこの時
点ｔ。でそれらの目標値から偏差していてよい。なぜな
らば、それらは変換器の信号出力に影響を与えないから
である。この事情を数式で表わすと、Ｕ２に対する目標
値を定める際に分圧器ＳＴのｎ個の抵抗Ｒνに関して（
ｎ−１）個の非線形式の連立式となる。その際に、これ
らの抵抗の１つは出発値として自由に選定され得る。

この連立式は帰納的に簡単に解くことができ、抵抗値の
必要な補正を明示的に与える。分圧器ＳＴの抵抗値がこ
の意味で設定されていれば、直線性からの偏差は、前記
の連立式のなかで一定とみなされているコンパレータ入
力電流ＩＢの変動によってしか生じ得ない。

０゛実施・〕！ いま、図面に示されているように、ｎｍ（Ｄコンパレー
タＫｌ　、　Ｋ２．・・・Ｋｎに分圧器ＳＴから電位を
与える際に、それぞれ当該のコンパレータにνの直前の
コンパレータの参照画の入力電流■８が零に等しいと仮
定すると、変換器のアナログ入力端Ｅにかかる信号電圧
ＵＡが＠（シー１）コンパレータ、すなわちＫｖ−１、
にかかる信号電圧よりも大きぐかクコンパレータにνに
おける参照電圧の目標値Ｕνよりも小さければ、コンパ
レータにνに対応づけられている分圧器ＳＴの分圧点に
対して （ｒ）　Ｕ、＝　Ｄ　ＲＫ・工。

−１ および が成り立つ。これらの両式から直ちに下式が得られる。

（ＩＩＩ）　（ＵＲ−ｔｒ、）ｐ　−ｍ−βＣ〜よ＋稲
　ＩＥＲ工・Ｄｋ・Ｒ□ヤク１ｃ−１１Ｑ＋１　ｉ、−
１１＞１ ここに、１≦ν≦（ｎ−１）。

いま、分圧器ＳＴから供給すべき参照電圧Ｕ。

に対する目隙値を予め与えれば、連立式（ＩＩ＋）は容
易に解くことができる。たとえば参照電圧の望ましい同
一選定を考慮に入れて、Ｕνに対して関係式〇、　＝　
ＵＲ−ν／ｎ を用いることができる。しかし、アナログ信号導線にお
ける電圧降下も一緒に考慮に入れることができる。

ｎ個の抵抗Ｒ，に対して而）により与えられる（ｎ−１
）個の式の連立式は下記のようにして容易に解くことが
できる。すなわち、（＠に恒等式を入れれば、連立式の
いくつかの変換の後に関係が得られる。

抵抗Ｒの平均値Ｒ８を予め与えれば、この関係により与
えられる連立式は下記のようにして容易に帰納的に解く
ことができる。

ａ）ν＝ｎ： この場合、　Ｄ　ＲＫ＝　ｎ　−Ｒ６ −１ かつ Ｒト（−ｎ　−Ｒ□−（ＵＲ／ＩＢ）　）　−Ｒｎ＋　
（ＵＲ−Ｕｎ−、）−ｎ−ｔ’ｔ、／ｈ３−０゜これか
らＲｎが直接的に定められる。

ｂ）　シー（ｎ−１）： かつ Ｒ，，１＋（２Ｒｎ−（ｎ−Ｒｏ−Ｒｎ）−（ＵＲ／Ｉ
Ｂ）ｌ−１”ｔｎ、−１−（（ＵＲ−Ｕｏ−２／ＩＢ）
　−２Ｒｎ）　−（ｎＲＯ−Ｒｎ）−Ｕｎ−２・Ｒ，／
ＩＢ＝Ｏ。

これから値Ｒｎ−１が直接的に定められる。

Ｃ）その後にこれから逐次にＲｎ−２’　Ｒｎ−３・・
・が、すなわち値ν＝２までのＲ１がａ）％−よびｂ）
から明らかな方法で計算される。

その後にＲ１に対する値が関係 Ｒ１−昌ＲＫ−Ｒ２ によシ定められる。

こうして、分圧器ＳＴに対して必要な抵抗を逐次に定め
るため、本発明による選定の基礎である連立式を容易に
解くことができる。

【図面の簡単な説明】

図面は本発明が応用されるアナログ−ディジタル変換器
のブロック図である。 Ｅ・・・アナログ信号入力端子、Ｋ１〜Ｋｎ・・・コン
パレータ、ＬＳ・・・論理回路、Ｒ１−Ｒｎ・・・分圧
器抵抗、ＳＴ・・・分圧器、Ｕ１〜Ｕｎ−１・・・分圧
点の電圧、ＵＲ・・・参照電位。

Claims (1)

1. 【特許請求の範囲】 １）処理すべきアナログ信号が同時にｎ個の互いに等し
   いコンパレータのそれぞれ一方の入力端に与えられてお
   り、これらのコンパレータの各々の他方の入力端は、ｎ
   個の直列に接続された抵抗から成りまた両端に１つの参
   照直流電圧を与えられている１つの分圧器の各１つの分
   圧点に接続されておシ、これらのコンパレータの出力が
   １つの共通の論理回路を制御し、Ｃの論理回路が処理す
   べきアナログ信号に相応するディジタル信号を供給する
   アナログ−ディジタル変換器ＶＣ分いて、第ν出カコー
   ドにそれ−ぞれ対応づけられているコンパレータ（Ｋｖ
   　＋ν＝１．　２．・・・ｎ）と接続されている分圧器
   （ＳＴ）の第ν分圧点がその次に下読の出力コードＶこ
   対応づけられている分圧器（ＳＴ）の分圧点から、抵抗
   値（Ｒ２）が条件 ここに、Ｒ８は分圧器（ＳＴ）に与えられる参照電圧、
   また工８は個々のコンパレータ（Ｋ、）の参照入力端を
   経て流れる最大電流 を満足する１つの抵抗により隔てられていることを特徴
   とするアナログ−ディジタル変換器。