JPH05206858A - Ｄａ変換方法 - Google Patents
Ｄａ変換方法Info
- Publication number
- JPH05206858A JPH05206858A JP3732792A JP3732792A JPH05206858A JP H05206858 A JPH05206858 A JP H05206858A JP 3732792 A JP3732792 A JP 3732792A JP 3732792 A JP3732792 A JP 3732792A JP H05206858 A JPH05206858 A JP H05206858A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- conversion
- bit
- bit group
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ上の面積を少なくして、高ビッ
ト数の入力デジタル信号をＤＡ変換する。 【構成】 入力デジタル信号の上位ビット群Ｄ4〜Ｄ7を
４ビットのデジタル信号とみなし、リファレンス電圧Ｖ
ref1とＶref2に対してデジタル信号Ｄ4〜Ｄ7をＤＡ変換
してＶrefｂを得、信号Ｄ4〜Ｄ7の最下位ビットＤ4に１
を加算したデジタル信号をＤＡ変換してＶrefａを得
る。次に、下位ビット群Ｄ0〜Ｄ3を４ビットのデジタル
信号とみなし、上位ビット群Ｄ4〜Ｄ7のＤＡ変換で得ら
れたＶrefａとＶrefｂをリファレンス電圧としてＤＡ変
換を行ないＶoutを得る。このＶoutが８ビットのデジタ
ル信号Ｄ0〜Ｄ7のＤＡ変換値である。
ト数の入力デジタル信号をＤＡ変換する。 【構成】 入力デジタル信号の上位ビット群Ｄ4〜Ｄ7を
４ビットのデジタル信号とみなし、リファレンス電圧Ｖ
ref1とＶref2に対してデジタル信号Ｄ4〜Ｄ7をＤＡ変換
してＶrefｂを得、信号Ｄ4〜Ｄ7の最下位ビットＤ4に１
を加算したデジタル信号をＤＡ変換してＶrefａを得
る。次に、下位ビット群Ｄ0〜Ｄ3を４ビットのデジタル
信号とみなし、上位ビット群Ｄ4〜Ｄ7のＤＡ変換で得ら
れたＶrefａとＶrefｂをリファレンス電圧としてＤＡ変
換を行ないＶoutを得る。このＶoutが８ビットのデジタ
ル信号Ｄ0〜Ｄ7のＤＡ変換値である。
Description
【０００１】
【産業上の利用分野】本発明はＤＡ（デジタル・アナロ
グ）変換方法に関し、ＤＡ変換器として電圧分割Ｒ−２
Ｒラダー抵抗型ＤＡ変換器などを用い、オーディオ機器
その他で利用するのに適するＤＡ変換方法に関するもの
である。
グ）変換方法に関し、ＤＡ変換器として電圧分割Ｒ−２
Ｒラダー抵抗型ＤＡ変換器などを用い、オーディオ機器
その他で利用するのに適するＤＡ変換方法に関するもの
である。
【０００２】
【従来の技術】バイナリ・コードのデジタル信号をアナ
ログ信号に変換するＤＡ変換器としてＲ−２Ｒラダー抵
抗型ＤＡ変換器がある。そのＤＡ変換器においては、ス
イッチのオン抵抗によってＤＡ変換精度が低下する問題
があるので、それを解決する１つの方法として、スイッ
チ素子のオン抵抗の比が上位側から下位側に向かって
１：２：４：８……となるように設定したＤＡ変換器が
提案されている（特開昭６１−２６３３２５号公報参
照）。
ログ信号に変換するＤＡ変換器としてＲ−２Ｒラダー抵
抗型ＤＡ変換器がある。そのＤＡ変換器においては、ス
イッチのオン抵抗によってＤＡ変換精度が低下する問題
があるので、それを解決する１つの方法として、スイッ
チ素子のオン抵抗の比が上位側から下位側に向かって
１：２：４：８……となるように設定したＤＡ変換器が
提案されている（特開昭６１−２６３３２５号公報参
照）。
【０００３】
【発明が解決しようとする課題】引用例で提案されてい
るＤＡ変換器では、スイッチ素子のオン抵抗の比が１：
２：４：８……となるように形成されているため、入力
デジタル信号のビット数が多くなるにつれてスイッチ素
子のオン抵抗の比も大きくなる。引用例ではスイッチ素
子をＭＯＳトランジスタで実現しているが、ＭＯＳトラ
ンジスタのオン抵抗はチャネル長さが一定であればチャ
ネル幅に反比例するので、オン抵抗が１：２：４：８…
…となるようにしようとすれば、チャネル幅を１：１／
２：１／４：１／８……となるようにしなければならな
い。そのため、入力デジタル信号のビット数の多いＤＡ
変換器を設計しようとすれば、チャネル幅の比を大きく
しなければならない。ＭＯＳトランジスタのチャネル幅
の最小値はトランジスタ特性などによって決まるので、
入力デジタル信号のビット数の多いＤＡ変換器ではチャ
ネル幅の非常に大きいＭＯＳトランジスタを使用しなけ
ればならなくなり、スイッチ部の面積が非常に大きくな
り、そのＤＡ変換器を含んだ半導体集積回路装置全体の
面積も大きくなる問題がある。そのため、実現可能な入
力デジタル信号のビット数に制約を受ける。
るＤＡ変換器では、スイッチ素子のオン抵抗の比が１：
２：４：８……となるように形成されているため、入力
デジタル信号のビット数が多くなるにつれてスイッチ素
子のオン抵抗の比も大きくなる。引用例ではスイッチ素
子をＭＯＳトランジスタで実現しているが、ＭＯＳトラ
ンジスタのオン抵抗はチャネル長さが一定であればチャ
ネル幅に反比例するので、オン抵抗が１：２：４：８…
…となるようにしようとすれば、チャネル幅を１：１／
２：１／４：１／８……となるようにしなければならな
い。そのため、入力デジタル信号のビット数の多いＤＡ
変換器を設計しようとすれば、チャネル幅の比を大きく
しなければならない。ＭＯＳトランジスタのチャネル幅
の最小値はトランジスタ特性などによって決まるので、
入力デジタル信号のビット数の多いＤＡ変換器ではチャ
ネル幅の非常に大きいＭＯＳトランジスタを使用しなけ
ればならなくなり、スイッチ部の面積が非常に大きくな
り、そのＤＡ変換器を含んだ半導体集積回路装置全体の
面積も大きくなる問題がある。そのため、実現可能な入
力デジタル信号のビット数に制約を受ける。
【０００４】本発明は電圧分割型Ｒ−２Ｒラダー抵抗型
ＤＡ変換器を含む半導体集積回路装置で、半導体チップ
上の面積を少なくして高ビット数の入力デジタル信号を
扱うことのできるＤＡ変換方法を提供することを目的と
するものである。
ＤＡ変換器を含む半導体集積回路装置で、半導体チップ
上の面積を少なくして高ビット数の入力デジタル信号を
扱うことのできるＤＡ変換方法を提供することを目的と
するものである。
【０００５】
【課題を解決するための手段】本発明は、入力デジタル
信号を上位ビットから数ビットずつのビット群に区切
り、与えられた高電圧側と低電圧側のリファレンス電圧
に対して最上位ビット群のデジタル信号と最上位ビット
群の最下位ビットに１を加算したデジタル信号とにより
ＤＡ変換して得られる２つのアナログ出力電圧を次の下
位のビット群のリファレンス電圧とし、そのビット群が
最下位ビット群でないときはそのビット群のデジタル信
号とその最下位ビットに１を加算したデジタル信号によ
りＤＡ変換して得られる２つのアナログ電圧をさらに次
の下位のビット群のリファレンス電圧とする操作を繰り
返し、最下位ビット群のデジタル信号によるＤＡ変換結
果を最終的なＤＡ変換値とするＤＡ変換方法である。
信号を上位ビットから数ビットずつのビット群に区切
り、与えられた高電圧側と低電圧側のリファレンス電圧
に対して最上位ビット群のデジタル信号と最上位ビット
群の最下位ビットに１を加算したデジタル信号とにより
ＤＡ変換して得られる２つのアナログ出力電圧を次の下
位のビット群のリファレンス電圧とし、そのビット群が
最下位ビット群でないときはそのビット群のデジタル信
号とその最下位ビットに１を加算したデジタル信号によ
りＤＡ変換して得られる２つのアナログ電圧をさらに次
の下位のビット群のリファレンス電圧とする操作を繰り
返し、最下位ビット群のデジタル信号によるＤＡ変換結
果を最終的なＤＡ変換値とするＤＡ変換方法である。
【０００６】好ましい態様は、入力デジタル信号を上位
ビット群と下位ビット群とに区切って上記のＤＡ変換方
法を適用することである。他の好ましい態様は、高ビッ
ト数の入力デジタル信号と複数のそれより低ビット数の
入力デジタル信号とを入力する入力部を有し、高ビット
数の入力デジタル信号に対しては上記のＤＡ変換方法を
適用し、低ビット数の入力デジタル信号に対しては、１
回のＤＡ変換で出力を得る方法である。
ビット群と下位ビット群とに区切って上記のＤＡ変換方
法を適用することである。他の好ましい態様は、高ビッ
ト数の入力デジタル信号と複数のそれより低ビット数の
入力デジタル信号とを入力する入力部を有し、高ビット
数の入力デジタル信号に対しては上記のＤＡ変換方法を
適用し、低ビット数の入力デジタル信号に対しては、１
回のＤＡ変換で出力を得る方法である。
【０００７】さらに他の好ましい態様は、高ビット数の
入力デジタル信号と複数のそれより低ビット数の入力デ
ジタル信号とを入力する入力部を有し、高ビット数の入
力デジタル信号に対しては上記のＤＡ変換方法を適用
し、低ビット数の入力デジタル信号は２つのＤＡ変換器
に入力させ、それらのＤＡ変換器ではリファレンス電圧
を互いに異なったものとすることができ、それらのＤＡ
変換器の出力電圧を切り換えて出力する方法である。で
きるＤＡ変換方法。
入力デジタル信号と複数のそれより低ビット数の入力デ
ジタル信号とを入力する入力部を有し、高ビット数の入
力デジタル信号に対しては上記のＤＡ変換方法を適用
し、低ビット数の入力デジタル信号は２つのＤＡ変換器
に入力させ、それらのＤＡ変換器ではリファレンス電圧
を互いに異なったものとすることができ、それらのＤＡ
変換器の出力電圧を切り換えて出力する方法である。で
きるＤＡ変換方法。
【０００８】さらに他の好ましい態様は、入力デジタル
信号を上位ビット群と下位ビット群とに区切り、与えら
れたリファレンス電圧に対して上位ビット群のデジタル
信号によりＤＡ変換したアナログ電圧値が所定の範囲外
であればそのＤＡ変換値を出力とし、前記アナログ電圧
値が所定の範囲内にあれば、上記のＤＡ変換方法を適用
して高精度なＤＡ変換を行なう方法である。
信号を上位ビット群と下位ビット群とに区切り、与えら
れたリファレンス電圧に対して上位ビット群のデジタル
信号によりＤＡ変換したアナログ電圧値が所定の範囲外
であればそのＤＡ変換値を出力とし、前記アナログ電圧
値が所定の範囲内にあれば、上記のＤＡ変換方法を適用
して高精度なＤＡ変換を行なう方法である。
【０００９】
【作用】入力デジタル信号をＤ0〜Ｄ7とし、これを上位
ビット群（Ｄ4〜Ｄ7）と下位ビット群（Ｄ0〜Ｄ3）とに
分けてＤＡ変換を行なう請求項２に対応した態様につい
て本発明の動作を説明する。図１に示されるように、入
力デジタル信号の上位ビット群Ｄ4〜Ｄ7を４ビットのデ
ジタル信号とみなし、高電圧側リファレンス電圧Ｖref1
と低電圧側リファレンス電圧Ｖref2とをリファレンス電
圧として、４ビット信号Ｄ4〜Ｄ7の最下位ビットＤ4に
１を加算したデジタル信号をＤＡ変換してＶrefａを得
る。それと同時に、デジタル信号Ｄ4〜Ｄ7をＶref1，Ｖ
ref2をリファレンス電圧としてＤＡ変換してＶrefｂを
得る。次に、下位ビット群Ｄ0〜Ｄ3を４ビットの信号と
みなし、上位ビット群のＤＡ変換により得られた電圧Ｖ
refａとＶrefｂをリファレンス電圧としてＤＡ変換を行
ない、Ｖoutを得る。このＤＡ変換値Ｖoutが８ビットの
デジタル入力信号Ｄ0〜Ｄ7のＤＡ変換値である。
ビット群（Ｄ4〜Ｄ7）と下位ビット群（Ｄ0〜Ｄ3）とに
分けてＤＡ変換を行なう請求項２に対応した態様につい
て本発明の動作を説明する。図１に示されるように、入
力デジタル信号の上位ビット群Ｄ4〜Ｄ7を４ビットのデ
ジタル信号とみなし、高電圧側リファレンス電圧Ｖref1
と低電圧側リファレンス電圧Ｖref2とをリファレンス電
圧として、４ビット信号Ｄ4〜Ｄ7の最下位ビットＤ4に
１を加算したデジタル信号をＤＡ変換してＶrefａを得
る。それと同時に、デジタル信号Ｄ4〜Ｄ7をＶref1，Ｖ
ref2をリファレンス電圧としてＤＡ変換してＶrefｂを
得る。次に、下位ビット群Ｄ0〜Ｄ3を４ビットの信号と
みなし、上位ビット群のＤＡ変換により得られた電圧Ｖ
refａとＶrefｂをリファレンス電圧としてＤＡ変換を行
ない、Ｖoutを得る。このＤＡ変換値Ｖoutが８ビットの
デジタル入力信号Ｄ0〜Ｄ7のＤＡ変換値である。
【００１０】
【実施例】図２は請求項１に対応した実施例を表わす。
入力デジタル信号はＤ0〜Ｄnで表わされる（ｎ＋１）ビ
ットのデジタル信号である。この入力デジタル信号はス
イッチコントロール回路２によって上位ビットから数ビ
ットずつのビット群に区切られてＤＡ変換器に送られ
る。最上位ビット群のデジタル信号Ｄm-1〜ＤnはＤＡ変
換器８に入力されるとともに、＋１加算器４を経てＤＡ
変換器６にも入力される。＋１加算器４は入力されるデ
ジタル信号の最下位ビットＤm-1に１を加算するもので
ある。ＤＡ変換器６，８にはリファレンス電圧として高
電圧側電圧Ｖref1と低電圧側点電圧Ｖref2が印加されて
いる。ＤＡ変換器６，８の出力はそれぞれ出力バッファ
回路１０，１２を経て次の下位のビット群のデジタル信
号が入力されるＤＡ変換器１６，１８のリファレンス電
圧として供給される。ＤＡ変換器１６，１８に入力され
るビット群のデジタル信号Ｄj-1〜Ｄm-2も同様にして、
ＤＡ変換器１８に入力されるとともに、＋１加算器１４
を経てＤＡ変換器１６にも入力される。ＤＡ変換器１
６，１８の出力電圧はそれぞれ出力バッファ回路２０，
２２を経て次のビット群のデジタル信号用のＤＡ変換器
のリファレンス電圧として供給される。最下位ビット群
Ｄ0〜Ｄiが入力されるＤＡ変換器２４には、その１つ上
位のビット群のデジタル信号のＤＡ変換の結果得られた
２つの出力電圧がリファレンス電圧として供給される。
ＤＡ変換器２４の出力が（ｎ＋１）ビットの入力デジタ
ル信号Ｄ0〜ＤnのＤＡ変換出力である。
入力デジタル信号はＤ0〜Ｄnで表わされる（ｎ＋１）ビ
ットのデジタル信号である。この入力デジタル信号はス
イッチコントロール回路２によって上位ビットから数ビ
ットずつのビット群に区切られてＤＡ変換器に送られ
る。最上位ビット群のデジタル信号Ｄm-1〜ＤnはＤＡ変
換器８に入力されるとともに、＋１加算器４を経てＤＡ
変換器６にも入力される。＋１加算器４は入力されるデ
ジタル信号の最下位ビットＤm-1に１を加算するもので
ある。ＤＡ変換器６，８にはリファレンス電圧として高
電圧側電圧Ｖref1と低電圧側点電圧Ｖref2が印加されて
いる。ＤＡ変換器６，８の出力はそれぞれ出力バッファ
回路１０，１２を経て次の下位のビット群のデジタル信
号が入力されるＤＡ変換器１６，１８のリファレンス電
圧として供給される。ＤＡ変換器１６，１８に入力され
るビット群のデジタル信号Ｄj-1〜Ｄm-2も同様にして、
ＤＡ変換器１８に入力されるとともに、＋１加算器１４
を経てＤＡ変換器１６にも入力される。ＤＡ変換器１
６，１８の出力電圧はそれぞれ出力バッファ回路２０，
２２を経て次のビット群のデジタル信号用のＤＡ変換器
のリファレンス電圧として供給される。最下位ビット群
Ｄ0〜Ｄiが入力されるＤＡ変換器２４には、その１つ上
位のビット群のデジタル信号のＤＡ変換の結果得られた
２つの出力電圧がリファレンス電圧として供給される。
ＤＡ変換器２４の出力が（ｎ＋１）ビットの入力デジタ
ル信号Ｄ0〜ＤnのＤＡ変換出力である。
【００１１】このように、入力デジタル信号のＭＳＢか
ら数ビットずつに分けて上位側のデジタル信号から順次
ＤＡ変換し、その結果を次の下位のビット群のデジタル
信号のリファレンス電圧としていき、最後にＬＳＢから
数ビットのデジタル信号をその１つ上位のデジタル信号
をＤＡ変換した出力アナログ信号をリファレンス電圧と
してＤＡ変換することによりＤＡ変換出力Ｖoutが求め
られる。
ら数ビットずつに分けて上位側のデジタル信号から順次
ＤＡ変換し、その結果を次の下位のビット群のデジタル
信号のリファレンス電圧としていき、最後にＬＳＢから
数ビットのデジタル信号をその１つ上位のデジタル信号
をＤＡ変換した出力アナログ信号をリファレンス電圧と
してＤＡ変換することによりＤＡ変換出力Ｖoutが求め
られる。
【００１２】入力デジタル信号を上位ビットから数ビッ
トずつのＭ個のビット群に区切ってＤＡ変換をし、出力
アナログ信号を求めるとすれば、Ｍが大きくなるに連れ
てＤＡ変換器の数も多くなり、回路全体の面積も大きく
なる。実際にこうした回路でＤＡ変換装置を設計する場
合は、入力デジタル信号を上位ビット群と下位ビット群
とに分けて、すなわちＭ＝２に分けて変換するのが実用
的である。
トずつのＭ個のビット群に区切ってＤＡ変換をし、出力
アナログ信号を求めるとすれば、Ｍが大きくなるに連れ
てＤＡ変換器の数も多くなり、回路全体の面積も大きく
なる。実際にこうした回路でＤＡ変換装置を設計する場
合は、入力デジタル信号を上位ビット群と下位ビット群
とに分けて、すなわちＭ＝２に分けて変換するのが実用
的である。
【００１３】図３は８ビットの入力デジタル信号Ｄ0〜
Ｄ7を４ビットの上位ビット群と４ビットの下位ビット
群に分けた、請求項２に対応した実施例を表わしたもの
である。
Ｄ7を４ビットの上位ビット群と４ビットの下位ビット
群に分けた、請求項２に対応した実施例を表わしたもの
である。
【００１４】図４は図３をトランジスタレベルで表わし
た回路図である。ＤＡ変換器６，８，２４はＲ−２Ｒラ
ダー抵抗型ＤＡ変換器を用いた例であり、特にスイッチ
のオン抵抗による誤差を少なくするために、特開昭６１
−２６３３２５号公報に記載されているように、各スイ
ッチをＭＯＳＦＥＴで構成し、それらのスイッチのオン
抵抗をＭＳＢ側からＬＳＢ側に向かって２倍、４倍、８
倍、……となるように設定されたものである。Ｅ1〜Ｅ5
はスイッチのオン抵抗を表わしている。上位ビット群と
下位ビット群がそれぞれ４ビットのデジタル信号として
扱われる。ＤＡ変換器６は、入力されるデジタル信号の
最下位ビットＤ4に＋１が加算されるので、デジタル信
号が５ビットになることもあり、そのため５ビットのＤ
Ａ変換器が使用されている。ＤＡ変換器８と２４は４ビ
ットのＤＡ変換器である。
た回路図である。ＤＡ変換器６，８，２４はＲ−２Ｒラ
ダー抵抗型ＤＡ変換器を用いた例であり、特にスイッチ
のオン抵抗による誤差を少なくするために、特開昭６１
−２６３３２５号公報に記載されているように、各スイ
ッチをＭＯＳＦＥＴで構成し、それらのスイッチのオン
抵抗をＭＳＢ側からＬＳＢ側に向かって２倍、４倍、８
倍、……となるように設定されたものである。Ｅ1〜Ｅ5
はスイッチのオン抵抗を表わしている。上位ビット群と
下位ビット群がそれぞれ４ビットのデジタル信号として
扱われる。ＤＡ変換器６は、入力されるデジタル信号の
最下位ビットＤ4に＋１が加算されるので、デジタル信
号が５ビットになることもあり、そのため５ビットのＤ
Ａ変換器が使用されている。ＤＡ変換器８と２４は４ビ
ットのＤＡ変換器である。
【００１５】ゲートアレイでＤＡ変換器を設計する場
合、ユーザの用途によって何ビットのＤＡ変換器を何個
必要とするかがわからない。そのためゲートアレイでは
１個のＤＡ変換器のみを含むマスターチップや、２個の
ＤＡ変換器を含むマスターチップ、３個のＤＡ変換器を
含むマスターチップなどを用意している。そのためマス
ターチップの種類が多くなる。そこで、高ビットＤＡ変
換部と数個の低ビットＤＡ変換部を備え、入力デジタル
信号に応じて切り換えることができるようにして、マス
ターチップの種類を１種類とした請求項３に対応した実
施例を図５に示す。
合、ユーザの用途によって何ビットのＤＡ変換器を何個
必要とするかがわからない。そのためゲートアレイでは
１個のＤＡ変換器のみを含むマスターチップや、２個の
ＤＡ変換器を含むマスターチップ、３個のＤＡ変換器を
含むマスターチップなどを用意している。そのためマス
ターチップの種類が多くなる。そこで、高ビットＤＡ変
換部と数個の低ビットＤＡ変換部を備え、入力デジタル
信号に応じて切り換えることができるようにして、マス
ターチップの種類を１種類とした請求項３に対応した実
施例を図５に示す。
【００１６】図５のＤＡ変換装置の特徴は、入力デジタ
ル信号部が複数個あり、出力アナログ信号部も複数個あ
る点にある。入力信号として高ビット数（ｎ＋１ビッ
ト）のデジタル信号Ｓ1と低ビット数（ｉ＋１ビット）
の２つのデジタル信号Ｓ2，Ｓ3が入力される。スイッチ
コントロール回路２ａ〜２ｃはそれぞれの入力信号をＤ
Ａ変換器に入力するためのコントロール回路である。特
に入力デジタル信号Ｓ1についてはスイッチコントロー
ル回路２ａで上位ビット群Ｄm-1〜Ｄnと下位ビット群Ｄ
0〜Ｄm-2とに区分される。入力デジタル信号Ｓ1につい
ては図３の実施例と同様に、上位ビット群Ｄm-1〜Ｄnの
デジタル信号がＤＡＣ−ＩＮコントロール回路３２を経
てＤＡ変換器８ａに入力され、上位ビット群Ｄm-1〜Ｄn
のデジタル信号のうちの最下位ビットＤm-1に加算器４
で１が加算されてＤＡＣ−ＩＮコントロール回路３０を
経てＤＡ変換器６ａに入力される。ＤＡ変換器６ａと８
ａにはＶref1とＶref2がリファレンス電圧として印加さ
れる。ＤＡＣ−ＩＮコントロール回路３０と３２は、こ
の場合ＤＡ変換器６ａと８ａにそれぞれ入力されるデジ
タル信号が信号Ｓ1のもの又は信号Ｓ2，Ｓ3に切り換え
るためのコントロール回路である。入力デジタル信号Ｓ
2はスイッチコントロール回路２ｂによってＤＡＣ−Ｉ
Ｎコントロール回路３０を経てＤＡ変換器６ａに入力さ
れ、入力デジタル信号Ｓ3はスイッチコントロール回路
２ｃによってＤＡＣ−ＩＮコントロール回路３２を経て
ＤＡ変換器８ａに入力される。ＤＡ変換器６ａ，８ａの
変換結果をそれぞれのバッファ１０，１２を経て出力Ｖ
out2，Ｖout3として出力するか、入力デジタル信号Ｓ1
の下位ビット群Ｄ0〜Ｄm-2のデジタル信号が入力される
ＤＡ変換器２４のリファレンス電圧としてＤＡ変換器２
４に供給するかを切り換えるためにＤＡＣ−ＯＵＴコン
トロール回路３４，３６がそれぞれ設けられている。
ル信号部が複数個あり、出力アナログ信号部も複数個あ
る点にある。入力信号として高ビット数（ｎ＋１ビッ
ト）のデジタル信号Ｓ1と低ビット数（ｉ＋１ビット）
の２つのデジタル信号Ｓ2，Ｓ3が入力される。スイッチ
コントロール回路２ａ〜２ｃはそれぞれの入力信号をＤ
Ａ変換器に入力するためのコントロール回路である。特
に入力デジタル信号Ｓ1についてはスイッチコントロー
ル回路２ａで上位ビット群Ｄm-1〜Ｄnと下位ビット群Ｄ
0〜Ｄm-2とに区分される。入力デジタル信号Ｓ1につい
ては図３の実施例と同様に、上位ビット群Ｄm-1〜Ｄnの
デジタル信号がＤＡＣ−ＩＮコントロール回路３２を経
てＤＡ変換器８ａに入力され、上位ビット群Ｄm-1〜Ｄn
のデジタル信号のうちの最下位ビットＤm-1に加算器４
で１が加算されてＤＡＣ−ＩＮコントロール回路３０を
経てＤＡ変換器６ａに入力される。ＤＡ変換器６ａと８
ａにはＶref1とＶref2がリファレンス電圧として印加さ
れる。ＤＡＣ−ＩＮコントロール回路３０と３２は、こ
の場合ＤＡ変換器６ａと８ａにそれぞれ入力されるデジ
タル信号が信号Ｓ1のもの又は信号Ｓ2，Ｓ3に切り換え
るためのコントロール回路である。入力デジタル信号Ｓ
2はスイッチコントロール回路２ｂによってＤＡＣ−Ｉ
Ｎコントロール回路３０を経てＤＡ変換器６ａに入力さ
れ、入力デジタル信号Ｓ3はスイッチコントロール回路
２ｃによってＤＡＣ−ＩＮコントロール回路３２を経て
ＤＡ変換器８ａに入力される。ＤＡ変換器６ａ，８ａの
変換結果をそれぞれのバッファ１０，１２を経て出力Ｖ
out2，Ｖout3として出力するか、入力デジタル信号Ｓ1
の下位ビット群Ｄ0〜Ｄm-2のデジタル信号が入力される
ＤＡ変換器２４のリファレンス電圧としてＤＡ変換器２
４に供給するかを切り換えるためにＤＡＣ−ＯＵＴコン
トロール回路３４，３６がそれぞれ設けられている。
【００１７】ＤＡＣ−ＩＮコントロール回路３０，３２
の一例を図６に示す。入力デジタル信号として２つの信
号α，βがそれぞれ（ｎ＋１）ビットずつのデジタル信
号として供給されるものとする。入力デジタル信号のビ
ット数の数だけのＣＭＯＳが配置されており、各ＣＭＯ
ＳのＰＭＯＳトランジスタのソースには入力デジタル信
号αの各１ビットが入力され、ＮＭＯＳトランジスタの
ドレインには入力デジタル信号βの各１ビットが入力さ
れ、各ＣＭＯＳのＰＭＯＳトランジスタのドレインとＮ
ＭＯＳトランジスタのソースとのノードが各ビットの出
力として取り出されている。各ＰＭＯＳトランジスタと
ＮＭＯＳトランジスタのゲートにはＤＡＣコントロール
信号が印加される。ＤＡＣコントロール信号がＬの場合
に入力デジタル信号αが出力信号となり、ＤＡＣコント
ロール信号がＨの場合に入力デジタル信号βが出力信号
となる。
の一例を図６に示す。入力デジタル信号として２つの信
号α，βがそれぞれ（ｎ＋１）ビットずつのデジタル信
号として供給されるものとする。入力デジタル信号のビ
ット数の数だけのＣＭＯＳが配置されており、各ＣＭＯ
ＳのＰＭＯＳトランジスタのソースには入力デジタル信
号αの各１ビットが入力され、ＮＭＯＳトランジスタの
ドレインには入力デジタル信号βの各１ビットが入力さ
れ、各ＣＭＯＳのＰＭＯＳトランジスタのドレインとＮ
ＭＯＳトランジスタのソースとのノードが各ビットの出
力として取り出されている。各ＰＭＯＳトランジスタと
ＮＭＯＳトランジスタのゲートにはＤＡＣコントロール
信号が印加される。ＤＡＣコントロール信号がＬの場合
に入力デジタル信号αが出力信号となり、ＤＡＣコント
ロール信号がＨの場合に入力デジタル信号βが出力信号
となる。
【００１８】図７に図５におけるＴＡＣ−ＯＵＴコント
ロール回路３４，３６の一例を示す。バッファ回路１０
又は１２からのアナログ出力信号がＣＭＯＳの転送ゲー
ト４２，４４に印加される。転送ゲート４２と４４の一
方のゲート電極にはＤＡＣコントロール信号が印加さ
れ、他方のゲート電極にはＤＡＣコントロール信号がイ
ンバータを介して印加される。転送ゲート４２と４４は
一方がオン、他方がオフになる。図７の場合、ＤＡＣコ
ントロール信号がＬのときはアナログ出力信号が出力２
に出力され、ＤＡＣコントロール信号がＨのときはアナ
ログ出力信号が出力１に出力される。
ロール回路３４，３６の一例を示す。バッファ回路１０
又は１２からのアナログ出力信号がＣＭＯＳの転送ゲー
ト４２，４４に印加される。転送ゲート４２と４４の一
方のゲート電極にはＤＡＣコントロール信号が印加さ
れ、他方のゲート電極にはＤＡＣコントロール信号がイ
ンバータを介して印加される。転送ゲート４２と４４は
一方がオン、他方がオフになる。図７の場合、ＤＡＣコ
ントロール信号がＬのときはアナログ出力信号が出力２
に出力され、ＤＡＣコントロール信号がＨのときはアナ
ログ出力信号が出力１に出力される。
【００１９】図５に戻ってこの実施例の動作を説明す
る。まず、ＤＡＣコントロール端子から信号が送られて
いない場合は、ＤＡＣ−ＩＮコントロール回路３０と３
２は入力デジタル信号Ｓ1側を選択し、ＤＡＣ−ＯＵＴ
コントロール回路３４と３６はＤＡ変換器２４にリファ
レンス電圧を印加する側がオンとなる。このときは入力
デジタル信号Ｓ1の上位ビット群のデジタル信号がＤＡ
変換器６ａと８ａでＤＡ変換されてＤＡ変換器２４のリ
ファレンス電圧となり、入力デジタル信号Ｓ1の下位ビ
ット群のデジタル信号がＤＡ変換器２４に入力されて、
その新たなリファレンス電圧でＤＡ変換されてＶout1と
して出力される。このときは高ビット入力デジタル信号
による２ステップＤＡ変換回路となる。
る。まず、ＤＡＣコントロール端子から信号が送られて
いない場合は、ＤＡＣ−ＩＮコントロール回路３０と３
２は入力デジタル信号Ｓ1側を選択し、ＤＡＣ−ＯＵＴ
コントロール回路３４と３６はＤＡ変換器２４にリファ
レンス電圧を印加する側がオンとなる。このときは入力
デジタル信号Ｓ1の上位ビット群のデジタル信号がＤＡ
変換器６ａと８ａでＤＡ変換されてＤＡ変換器２４のリ
ファレンス電圧となり、入力デジタル信号Ｓ1の下位ビ
ット群のデジタル信号がＤＡ変換器２４に入力されて、
その新たなリファレンス電圧でＤＡ変換されてＶout1と
して出力される。このときは高ビット入力デジタル信号
による２ステップＤＡ変換回路となる。
【００２０】ＤＡＣコントロール端子から信号が送られ
ているときにはＤＡＣ−ＩＮコントロール回路３０と３
２が入力デジタル信号Ｓ2とＳ3を選択し、ＤＡ変換器６
ａ，８ａによるそれらのデジタル信号のＤＡ変換結果が
ＤＡＣ−ＯＵＴコントロール回路３４と３６によってＶ
out2とＶout3としてそれぞれ出力される。この場合は低
ビットの１ステップＤＡ変換回路となる。
ているときにはＤＡＣ−ＩＮコントロール回路３０と３
２が入力デジタル信号Ｓ2とＳ3を選択し、ＤＡ変換器６
ａ，８ａによるそれらのデジタル信号のＤＡ変換結果が
ＤＡＣ−ＯＵＴコントロール回路３４と３６によってＶ
out2とＶout3としてそれぞれ出力される。この場合は低
ビットの１ステップＤＡ変換回路となる。
【００２１】一般にＤＡ変換回路では指定されたリファ
レンス電圧により入力デジタル信号がアナログ信号に変
換される。ＤＡ変換回路で入力デジタル信号に対し、リ
ファレンス電圧の異なる出力アナログ値を必要とする場
合、リファレンス電圧の異なる複数個のＤＡ変換器を用
意するか、１つのＤＡ変換器でリファレンス電圧を変え
ることにより、出力アナログ値を求める。そこで、本発
明の請求項４に対応した実施例としては、高ビット入力
デジタル信号による２ステップＤＡ変換と、リファレン
ス電圧の異なる出力アナログ信号を求めることのできる
低ビットＤＡ変換とを切り換えて実行できる例を図８に
示す。
レンス電圧により入力デジタル信号がアナログ信号に変
換される。ＤＡ変換回路で入力デジタル信号に対し、リ
ファレンス電圧の異なる出力アナログ値を必要とする場
合、リファレンス電圧の異なる複数個のＤＡ変換器を用
意するか、１つのＤＡ変換器でリファレンス電圧を変え
ることにより、出力アナログ値を求める。そこで、本発
明の請求項４に対応した実施例としては、高ビット入力
デジタル信号による２ステップＤＡ変換と、リファレン
ス電圧の異なる出力アナログ信号を求めることのできる
低ビットＤＡ変換とを切り換えて実行できる例を図８に
示す。
【００２２】図８の実施例ではリファレンス電圧が２組
用意されており、高ビット入力デジタル信号Ｓ1に対し
ては一方のリファレンス電圧Ｖref1とＶref2による２ス
テップＤＡ変換を行ない、低ビット入力デジタル信号Ｓ
2に対しては何れかのリファレンス電圧（Ｖref1とＶref
2）又は（Ｖref3とＶref4）による１ステップＤＡ変換
を行なうことができる。高ビット入力デジタル信号Ｓ1
の上位ビット群のデジタル信号がスイッチコントロール
回路２ｄによって、ＤＡＣ−ＩＮコントロール回路３２
からＤＡ変換器８ａに入力され、またその上位ビット群
のデジタル信号に加算回路４によってその最下位ビット
に１が加算されてＤＡＣ−ＩＮコントロール回路３０か
らＤＡ変換器６ａに入力される。一方、低ビット入力デ
ジタル信号Ｓ2はスイッチコントロール回路２ｅを経て
ＤＡＣ−ＩＮコントロール回路３０と３２からそれぞれ
ＤＡ変換器６ａと８ａに入力される。ＤＡ変換器６ａに
は一組のリファレンス電圧Ｖref1とＶref2が印加され、
ＤＡ変換器８ａにはＶＲＥＦコントロール回路４６，４
８によって何れかの組のリファレンス電圧（Ｖref1とＶ
ref2）又は（Ｖref3とＶref4）が印加される。ＤＡＣ−
ＯＵＴコントロール回路３４と３６はＤＡ変換器６ａと
６ｂの出力をそれぞれ出力Ｖout2又はＶout3として出力
するか、バッファ回路１０，１２を経てＤＡ変換器２４
のリファレンス電圧として印加する。
用意されており、高ビット入力デジタル信号Ｓ1に対し
ては一方のリファレンス電圧Ｖref1とＶref2による２ス
テップＤＡ変換を行ない、低ビット入力デジタル信号Ｓ
2に対しては何れかのリファレンス電圧（Ｖref1とＶref
2）又は（Ｖref3とＶref4）による１ステップＤＡ変換
を行なうことができる。高ビット入力デジタル信号Ｓ1
の上位ビット群のデジタル信号がスイッチコントロール
回路２ｄによって、ＤＡＣ−ＩＮコントロール回路３２
からＤＡ変換器８ａに入力され、またその上位ビット群
のデジタル信号に加算回路４によってその最下位ビット
に１が加算されてＤＡＣ−ＩＮコントロール回路３０か
らＤＡ変換器６ａに入力される。一方、低ビット入力デ
ジタル信号Ｓ2はスイッチコントロール回路２ｅを経て
ＤＡＣ−ＩＮコントロール回路３０と３２からそれぞれ
ＤＡ変換器６ａと８ａに入力される。ＤＡ変換器６ａに
は一組のリファレンス電圧Ｖref1とＶref2が印加され、
ＤＡ変換器８ａにはＶＲＥＦコントロール回路４６，４
８によって何れかの組のリファレンス電圧（Ｖref1とＶ
ref2）又は（Ｖref3とＶref4）が印加される。ＤＡＣ−
ＯＵＴコントロール回路３４と３６はＤＡ変換器６ａと
６ｂの出力をそれぞれ出力Ｖout2又はＶout3として出力
するか、バッファ回路１０，１２を経てＤＡ変換器２４
のリファレンス電圧として印加する。
【００２３】ＶＲＥＦコントロール回路４６，４８の一
例を図９に示す。一方の組のＶrefαと他方の組のＶref
βがそれぞれの転送ゲート５０，５２に印加され、ＤＡ
Ｃコントロール信号により何れかが選択されてＶrefと
して出力される。この場合、ＤＡＣコントロール信号が
ＬレベルのときはＶrefαがＶrefとして出力され、ＤＡ
Ｃコントロール信号がＨレベルのときはＶrefβがＶref
として出力される。
例を図９に示す。一方の組のＶrefαと他方の組のＶref
βがそれぞれの転送ゲート５０，５２に印加され、ＤＡ
Ｃコントロール信号により何れかが選択されてＶrefと
して出力される。この場合、ＤＡＣコントロール信号が
ＬレベルのときはＶrefαがＶrefとして出力され、ＤＡ
Ｃコントロール信号がＨレベルのときはＶrefβがＶref
として出力される。
【００２４】次に、図８の実施例の動作を説明する。Ｄ
ＡＣコントロール信号にＨレベル信号が供給されると、
ＤＡＣ−ＩＮコントロール回路３０，３２によってＤＡ
変換器６ａ，８ａの入力信号として入力デジタル信号Ｓ
2が選択される。同時に、ＶＲＥＦコントロール回路４
６，４８によってＤＡ変換器８ａのリファレンス電圧と
してＶref3，Ｖref4が選択される。これによりＤＡ変換
器６ａでは入力デジタル信号Ｓ2がリファレンス電圧Ｖr
ef1とＶref2によってＤＡ変換され、ＤＡＣ−ＯＵＴコ
ントロール回路３４を経てＶout2として出力される。一
方、ＤＡ変換器８ａでは同じ入力デジタル信号Ｓ2がリ
ファレンス電圧Ｖref3とＶref4によってＤＡ変換され、
ＤＡＣ−ＯＵＴコントロール回路３６を経てＶout3とし
て出力される。
ＡＣコントロール信号にＨレベル信号が供給されると、
ＤＡＣ−ＩＮコントロール回路３０，３２によってＤＡ
変換器６ａ，８ａの入力信号として入力デジタル信号Ｓ
2が選択される。同時に、ＶＲＥＦコントロール回路４
６，４８によってＤＡ変換器８ａのリファレンス電圧と
してＶref3，Ｖref4が選択される。これによりＤＡ変換
器６ａでは入力デジタル信号Ｓ2がリファレンス電圧Ｖr
ef1とＶref2によってＤＡ変換され、ＤＡＣ−ＯＵＴコ
ントロール回路３４を経てＶout2として出力される。一
方、ＤＡ変換器８ａでは同じ入力デジタル信号Ｓ2がリ
ファレンス電圧Ｖref3とＶref4によってＤＡ変換され、
ＤＡＣ−ＯＵＴコントロール回路３６を経てＶout3とし
て出力される。
【００２５】一方、ＤＡＣコントロール信号がＬレベル
の場合には、ＤＡＣ−ＩＮコントロール回路３０，３２
によって入力デジタル信号Ｓ1が選択され、ＶＲＥＦコ
ントロール回路４６，４８によってＤＡ変換器８ａのリ
ファレンス電圧としてＶref1とＶref2が選択され、ＤＡ
Ｃ−ＯＵＴコントロール回路３４と３６はＤＡ変換器６
ａと８ａの出力をバッファ回路１０，１２を経てＤＡ変
換器２４のリファレンス電圧として供給する側に選択さ
れる。このときは入力デジタル信号Ｓ1が２ステップＤ
Ａ変換されてＶout1として出力される。
の場合には、ＤＡＣ−ＩＮコントロール回路３０，３２
によって入力デジタル信号Ｓ1が選択され、ＶＲＥＦコ
ントロール回路４６，４８によってＤＡ変換器８ａのリ
ファレンス電圧としてＶref1とＶref2が選択され、ＤＡ
Ｃ−ＯＵＴコントロール回路３４と３６はＤＡ変換器６
ａと８ａの出力をバッファ回路１０，１２を経てＤＡ変
換器２４のリファレンス電圧として供給する側に選択さ
れる。このときは入力デジタル信号Ｓ1が２ステップＤ
Ａ変換されてＶout1として出力される。
【００２６】ＤＡ変換回路では例えば８ビットのＤＡ変
換を行なう場合は入力デジタル信号８ビットに対し出力
アナログ値を求めている。しかし、普通は入力デジタル
信号が８ビットであっても、ある範囲だけ最も精度のよ
い出力値が要求される場合、例えば１０ビットの精度が
要求される場合がある。そのような場合には１０ビット
のＤＡ変換器を用い、１０ビットの変換を行なってい
る。そのため、ＤＡ変換器が大型化する。そこで、８ビ
ットでよい場合は８ビットのＤＡ変換を行ない、１０ビ
ットの精度が必要である場合にだけ１０ビットの変換を
行ないうるようにした請求項５に対応した実施例を図１
０に示す。
換を行なう場合は入力デジタル信号８ビットに対し出力
アナログ値を求めている。しかし、普通は入力デジタル
信号が８ビットであっても、ある範囲だけ最も精度のよ
い出力値が要求される場合、例えば１０ビットの精度が
要求される場合がある。そのような場合には１０ビット
のＤＡ変換器を用い、１０ビットの変換を行なってい
る。そのため、ＤＡ変換器が大型化する。そこで、８ビ
ットでよい場合は８ビットのＤＡ変換を行ない、１０ビ
ットの精度が必要である場合にだけ１０ビットの変換を
行ないうるようにした請求項５に対応した実施例を図１
０に示す。
【００２７】図１０を図３と比較すると、制御信号とし
て入力端子に比較電圧Ｖ1とＶ2が印加され、ＤＡＣ−Ｏ
ＵＴコントロール回路５４によって入力デジタル信号Ｄ
0〜Ｄｎのうちの上位ビット群Ｄl-1〜ＤnのＭビットの
デジタル信号によるＤＡ変換値が比較電圧Ｖ1とＶ2の間
になければそのＭビットのＤＡ変換値を出力とし、比較
電圧Ｖ1とＶ2の間にあればＤ0〜Ｄｎ全ての入力デジタ
ル信号による２ステップＤＡ変換を出力とするものであ
る点で相違している。比較電圧Ｖ1とＶ2の間の範囲で高
精度のＤＡ変換が要求されるのである。
て入力端子に比較電圧Ｖ1とＶ2が印加され、ＤＡＣ−Ｏ
ＵＴコントロール回路５４によって入力デジタル信号Ｄ
0〜Ｄｎのうちの上位ビット群Ｄl-1〜ＤnのＭビットの
デジタル信号によるＤＡ変換値が比較電圧Ｖ1とＶ2の間
になければそのＭビットのＤＡ変換値を出力とし、比較
電圧Ｖ1とＶ2の間にあればＤ0〜Ｄｎ全ての入力デジタ
ル信号による２ステップＤＡ変換を出力とするものであ
る点で相違している。比較電圧Ｖ1とＶ2の間の範囲で高
精度のＤＡ変換が要求されるのである。
【００２８】ＤＡＣ−ＯＵＴコントロール回路５４は上
位ビット群Ｄl-1〜ＤnのＤＡ変換器８によるＤＡ変換結
果がＶ1〜Ｖ2の間にあるか否かを判断する回路であり、
例えば図１１に示される構成になっている。バッファ回
路１２を経たＤＡ変換器８の出力が入力信号として図１
１のコンパレータ６０の反転入力端子とコンパレータ６
２の非反転入力端子に印加され、コンパレータ６０の非
反転入力端子には比較電圧Ｖ1が印加され、コンパレー
タ６２の反転入力端子には比較電圧Ｖ2が印加される。
ここで、Ｖ1＜Ｖ2である。コンパレータ６０と６２の出
力はＡＮＤ回路６４の両入力端子に印加される。一方、
入力信号は２つの転送ゲート６６，６８に入力され、Ａ
ＮＤ回路６４からの出力により出力α又はβとして出力
される。ＡＮＤ回路６４からの出力はまた、出力γとし
て出力される。
位ビット群Ｄl-1〜ＤnのＤＡ変換器８によるＤＡ変換結
果がＶ1〜Ｖ2の間にあるか否かを判断する回路であり、
例えば図１１に示される構成になっている。バッファ回
路１２を経たＤＡ変換器８の出力が入力信号として図１
１のコンパレータ６０の反転入力端子とコンパレータ６
２の非反転入力端子に印加され、コンパレータ６０の非
反転入力端子には比較電圧Ｖ1が印加され、コンパレー
タ６２の反転入力端子には比較電圧Ｖ2が印加される。
ここで、Ｖ1＜Ｖ2である。コンパレータ６０と６２の出
力はＡＮＤ回路６４の両入力端子に印加される。一方、
入力信号は２つの転送ゲート６６，６８に入力され、Ａ
ＮＤ回路６４からの出力により出力α又はβとして出力
される。ＡＮＤ回路６４からの出力はまた、出力γとし
て出力される。
【００２９】ＤＡＣ−ＯＵＴコントロール回路５６には
ＤＡＣ−ＯＵＴコントロール回路５４から信号α，γが
入力され、ＤＡ変換器２４の出力がバッファ回路５８を
経て信号δとして印加される。図１２は図１０における
ＤＡＣ−ＯＵＴコントロール回路５６の一例を表わした
ものであり、信号αとδは転送ゲート７０，７２に入力
され、信号γによって何れかが出力Ｖoutとして出力さ
れる。
ＤＡＣ−ＯＵＴコントロール回路５４から信号α，γが
入力され、ＤＡ変換器２４の出力がバッファ回路５８を
経て信号δとして印加される。図１２は図１０における
ＤＡＣ−ＯＵＴコントロール回路５６の一例を表わした
ものであり、信号αとδは転送ゲート７０，７２に入力
され、信号γによって何れかが出力Ｖoutとして出力さ
れる。
【００３０】図１１では入力信号がコンパレータ６０，
６２によって比較電圧Ｖ1とＶ2の間にあるかどうかが調
べられ、あれば出力βに、なければ出力αに信号が出力
される。出力γには入力信号がＶ1とＶ2あればＨレベル
信号、なければＬレベル信号が出力される。図１２で
は、入力信号γがＬレベルの場合に入力信号αがＶout
に出力され、入力信号γがＨレベルの場合に入力信号δ
がＶoutに出力される。
６２によって比較電圧Ｖ1とＶ2の間にあるかどうかが調
べられ、あれば出力βに、なければ出力αに信号が出力
される。出力γには入力信号がＶ1とＶ2あればＨレベル
信号、なければＬレベル信号が出力される。図１２で
は、入力信号γがＬレベルの場合に入力信号αがＶout
に出力され、入力信号γがＨレベルの場合に入力信号δ
がＶoutに出力される。
【００３１】次に、図１０の実施例の動作を説明する。
入力デジタル信号Ｄ0〜Ｄnのうち上位ビット群Ｄl-1〜
Ｄnのデジタル信号が＋１加算器４によってその最下位
ビットに１が加算されてＤＡ変換器６でＤＡ変換され、
他方、ＤＡ変換器８ではその上位ビット群Ｄl-1〜Ｄnの
デジタル信号がＤＡ変換される。ＤＡＣ−ＯＵＴコント
ロール回路５４ではＤＡ変換器８でＤＡ変換された出力
値が比較電圧Ｖ1とＶ2の間にあるかどうかが調べられ、
その間になければそのＤＡ変換値が信号αとしてＤＡＣ
−ＯＵＴコントロール回路５６に送られ、またＶ1とＶ2
の間にないことを示す信号（γ＝Ｌ）もＤＡＣ−ＯＵＴ
コントロール回路５６に送られる。ＤＡＣ−ＯＵＴコン
トロール回路５６ではＤＡ変換器８でＤＡ変換した上位
ビット群Ｄl-1〜Ｄnのデジタル信号によるＤＡ変換値を
出力としてＶoutに出力する。
入力デジタル信号Ｄ0〜Ｄnのうち上位ビット群Ｄl-1〜
Ｄnのデジタル信号が＋１加算器４によってその最下位
ビットに１が加算されてＤＡ変換器６でＤＡ変換され、
他方、ＤＡ変換器８ではその上位ビット群Ｄl-1〜Ｄnの
デジタル信号がＤＡ変換される。ＤＡＣ−ＯＵＴコント
ロール回路５４ではＤＡ変換器８でＤＡ変換された出力
値が比較電圧Ｖ1とＶ2の間にあるかどうかが調べられ、
その間になければそのＤＡ変換値が信号αとしてＤＡＣ
−ＯＵＴコントロール回路５６に送られ、またＶ1とＶ2
の間にないことを示す信号（γ＝Ｌ）もＤＡＣ−ＯＵＴ
コントロール回路５６に送られる。ＤＡＣ−ＯＵＴコン
トロール回路５６ではＤＡ変換器８でＤＡ変換した上位
ビット群Ｄl-1〜Ｄnのデジタル信号によるＤＡ変換値を
出力としてＶoutに出力する。
【００３２】ＤＡ変換器８でのＤＡ変換値が比較電圧Ｖ
1とＶ2の間にあった場合には、ＤＡＣ−ＯＵＴコントロ
ール回路５４はＤＡ変換器２４にＤＡ変換器８でＤＡ変
換した出力値を一方のリファレンス電圧として供給し
（β）、ＤＡＣ−ＯＵＴコントロール回路５６にＤＡ変
換器８での変換信号が比較電圧Ｖ1とＶ2の間にあったこ
とを示す信号（γ＝Ｈ）を送る。ＤＡ変換器２４では入
力デジタル信号Ｄ0〜Ｄnの下位ビット群Ｄ0〜Ｄiのデジ
タル信号をＤＡ変換器６，８の出力信号をリファレンス
電圧としてＤＡ変換する。その出力値をバッファ回路５
８を経てＤＡＣ−ＯＵＴコントロール回路５６に送り、
ＤＡＣ−ＯＵＴコントロール回路５６ではＤＡＣ−ＯＵ
Ｔコントロール回路５４から送られたγ＝ＨによってＤ
Ａ変換器２４の出力をＶoutとして出力する。この場合
はＤ0〜Ｄnの高ビットＤＡ変換回路となる。
1とＶ2の間にあった場合には、ＤＡＣ−ＯＵＴコントロ
ール回路５４はＤＡ変換器２４にＤＡ変換器８でＤＡ変
換した出力値を一方のリファレンス電圧として供給し
（β）、ＤＡＣ−ＯＵＴコントロール回路５６にＤＡ変
換器８での変換信号が比較電圧Ｖ1とＶ2の間にあったこ
とを示す信号（γ＝Ｈ）を送る。ＤＡ変換器２４では入
力デジタル信号Ｄ0〜Ｄnの下位ビット群Ｄ0〜Ｄiのデジ
タル信号をＤＡ変換器６，８の出力信号をリファレンス
電圧としてＤＡ変換する。その出力値をバッファ回路５
８を経てＤＡＣ−ＯＵＴコントロール回路５６に送り、
ＤＡＣ−ＯＵＴコントロール回路５６ではＤＡＣ−ＯＵ
Ｔコントロール回路５４から送られたγ＝ＨによってＤ
Ａ変換器２４の出力をＶoutとして出力する。この場合
はＤ0〜Ｄnの高ビットＤＡ変換回路となる。
【００３３】実施例の図４ではＤＡ変換器６，８，２４
として引用例にあるようなスイッチ素子のオン抵抗が２
倍、４倍、８倍……と変化するように設計されたものを
用いているが、特にそのようなＤＡ変換器に限らず、従
来から一般に用いられているものを用いてもよい。
として引用例にあるようなスイッチ素子のオン抵抗が２
倍、４倍、８倍……と変化するように設計されたものを
用いているが、特にそのようなＤＡ変換器に限らず、従
来から一般に用いられているものを用いてもよい。
【００３４】
【発明の効果】請求項１のＤＡ変換方法では、入力デジ
タル信号を複数のビット群に区切り、それぞれを順次Ｄ
Ａ変換するようにしたので、スイッチ素子のオン抵抗を
変化させる場合でも各ＤＡ変換器のビット数が小さくな
ることにより、スイッチ素子の大きさを大きくすること
なく高ビットのＤＡ変換を実行することができる。請求
項２では入力デジタル信号を上位と下位の２つのビット
群に区切ることにより、実用的なＤＡ変換を行なうこと
ができる。請求項３ではゲートアレイのマスターチップ
において、ユーザが必要とする入力ビット数が異なって
いても１つのマスターチップで対応することができるよ
うになる。
タル信号を複数のビット群に区切り、それぞれを順次Ｄ
Ａ変換するようにしたので、スイッチ素子のオン抵抗を
変化させる場合でも各ＤＡ変換器のビット数が小さくな
ることにより、スイッチ素子の大きさを大きくすること
なく高ビットのＤＡ変換を実行することができる。請求
項２では入力デジタル信号を上位と下位の２つのビット
群に区切ることにより、実用的なＤＡ変換を行なうこと
ができる。請求項３ではゲートアレイのマスターチップ
において、ユーザが必要とする入力ビット数が異なって
いても１つのマスターチップで対応することができるよ
うになる。
【００３５】請求項４では、入力信号が同じでリファレ
ンス電圧の異なるアナログ出力信号が必要な場合、リフ
ァレンス電圧をそのたびに変える必要がなく、コントロ
ール信号のみで対応することができる。請求項５ではア
ナログ出力値に高精度が要求されない場合には入力デジ
タル信号の一部を用いて低ビットＤＡ変換を行なって素
早く出力し、高精度が要求される場合には複数ステップ
によるＤＡ変換により精度よく出力することができる。
これは、例えば音や画像などで人がよく聞こえるところ
やよく見えるところは高精度にＤＡ変換し、あまり見え
たり聞こえたりしないところでは低精度でＤＡ変換する
というように、目的に応じて変換精度を使い分けるよう
な場合に便利である。
ンス電圧の異なるアナログ出力信号が必要な場合、リフ
ァレンス電圧をそのたびに変える必要がなく、コントロ
ール信号のみで対応することができる。請求項５ではア
ナログ出力値に高精度が要求されない場合には入力デジ
タル信号の一部を用いて低ビットＤＡ変換を行なって素
早く出力し、高精度が要求される場合には複数ステップ
によるＤＡ変換により精度よく出力することができる。
これは、例えば音や画像などで人がよく聞こえるところ
やよく見えるところは高精度にＤＡ変換し、あまり見え
たり聞こえたりしないところでは低精度でＤＡ変換する
というように、目的に応じて変換精度を使い分けるよう
な場合に便利である。
【図１】本発明の動作を示す図である。
【図２】請求項１を実施するＤＡ変換装置の例を示す回
路図である。
路図である。
【図３】請求項２を実施するＤＡ変換装置の例を示す回
路図である。
路図である。
【図４】図３の実施例をトランジスタレベルで表現した
回路図である。
回路図である。
【図５】請求項３を実施するＤＡ変換装置の例を示す回
路図である。
路図である。
【図６】ＤＡＣ−ＩＮコントロール回路３０，３２の一
例を示す回路図である。
例を示す回路図である。
【図７】ＤＡＣ−ＯＵＴコントロール回路３４，３６の
一例を示す回路図である。
一例を示す回路図である。
【図８】請求項４を実施するＤＡ変換装置の例を示す回
路図である。
路図である。
【図９】ＶＲＥＦコントロール回路４６，４８の一例を
示す回路図である。
示す回路図である。
【図１０】請求項５を実施するＤＡ変換装置の例を示す
回路図である。
回路図である。
【図１１】ＤＡＣ−ＯＵＴコントロール回路５４の一例
を示す回路図である。
を示す回路図である。
【図１２】ＤＡＣ−ＯＵＴコントロール回路５６の一例
を示す回路図である。
を示す回路図である。
４ 加算器 ６，８，１６，１８，２４ ＤＡ変換器 ３０，３２ ＤＡＣ−ＩＮコントロール回路 ３４，３６，５４，５６ ＤＡＣ−ＯＵＴコントロ
ール回路 ４６，４８ ＶＲＥＦコントロール回路
ール回路 ４６，４８ ＶＲＥＦコントロール回路
Claims (5)
- 【請求項１】 入力デジタル信号を上位ビットから数ビ
ットずつのビット群に区切り、与えられた高電圧側と低
電圧側のリファレンス電圧に対して最上位ビット群のデ
ジタル信号と最上位ビット群の最下位ビットに１を加算
したデジタル信号とによりＤＡ変換して得られる２つの
アナログ出力電圧を次の下位のビット群のリファレンス
電圧とし、そのビット群が最下位ビット群でないときは
そのビット群のデジタル信号とその最下位ビットに１を
加算したデジタル信号によりＤＡ変換して得られる２つ
のアナログ電圧をさらに次の下位のビット群のリファレ
ンス電圧とする操作を繰り返し、最下位ビット群のデジ
タル信号によるＤＡ変換結果を最終的なＤＡ変換値とす
るＤＡ変換方法。 - 【請求項２】 入力デジタル信号を上位ビット群と下位
ビット群とに区切り、与えられたリファレンス電圧に対
して上位ビット群のデジタル信号とその最下位ビットに
１を加算したデジタル信号とによるＤＡ変換結果の出力
電圧をリファレンス電圧として下位ビット群のデジタル
信号をＤＡ変換する請求項１に記載のＤＡ変換方法。 - 【請求項３】 高ビット数の入力デジタル信号と複数の
それより低ビット数の入力デジタル信号とを入力する入
力部を有し、高ビット数の入力デジタル信号に対し、入
力デジタル信号を上位ビットから数ビットずつのビット
群に区切り、与えられた高電圧側と低電圧側のリファレ
ンス電圧に対して最上位ビット群のデジタル信号と最上
位ビット群の最下位ビットに１を加算したデジタル信号
とによりＤＡ変換して得られる２つのアナログ出力電圧
を次の下位のビット群のリファレンス電圧とし、そのビ
ット群が最下位ビット群でないときはそのビット群のデ
ジタル信号とその最下位ビットに１を加算したデジタル
信号によりＤＡ変換して得られる２つのアナログ電圧を
さらに次の下位のビット群のリファレンス電圧とする操
作を繰り返し、最下位ビット群のデジタル信号によるＤ
Ａ変換結果を最終的なＤＡ変換値とする高ビットＤＡ変
換部と、低ビット数の入力デジタル信号に対し、１回の
ＤＡ変換を行なって出力電圧を得る低ビットＤＡ変換部
とを有し、両ＤＡ変換部でＤＡ変換器を共用するととも
に、制御信号により両ＤＡ変換部を切り換えるＤＡ変換
方法。 - 【請求項４】 高ビット数の入力デジタル信号と複数の
それより低ビット数の入力デジタル信号とを入力する入
力部を有し、高ビット数の入力デジタル信号に対し、入
力デジタル信号を上位ビットから数ビットずつのビット
群に区切り、与えられた高電圧側と低電圧側のリファレ
ンス電圧に対して最上位ビット群のデジタル信号と最上
位ビット群の最下位ビットに１を加算したデジタル信号
とによりＤＡ変換して得られる２つのアナログ出力電圧
を次の下位のビット群のリファレンス電圧とし、そのビ
ット群が最下位ビット群でないときはそのビット群のデ
ジタル信号とその最下位ビットに１を加算したデジタル
信号によりＤＡ変換して得られる２つのアナログ電圧を
さらに次の下位のビット群のリファレンス電圧とする操
作を繰り返し、最下位ビット群のデジタル信号によるＤ
Ａ変換結果を最終的なＤＡ変換値とする高ビットＤＡ変
換部と、低ビット数の入力デジタル信号に対し、１回の
ＤＡ変換を行なって出力電圧を得る低ビットＤＡ変換部
とを有し、両ＤＡ変換部でＤＡ変換器を共用するととも
に、制御信号により両ＤＡ変換部を切り換え、さらに前
記低ビットＤＡ変換部では入力デジタル信号を２つのＤ
Ａ変換器に入力させ、それらのＤＡ変換器ではリファレ
ンス電圧を互いに異なったものとすることができ、それ
らのＤＡ変換器の出力電圧を切り換えて出力できるＤＡ
変換方法。 - 【請求項５】 入力デジタル信号を上位ビット群と下位
ビット群とに区切り、与えられたリファレンス電圧に対
して上位ビット群のデジタル信号によりＤＡ変換したア
ナログ電圧値が所定の範囲外であればそのＤＡ変換値を
出力とし、前記アナログ電圧値が所定の範囲内にあれ
ば、前記アナログ電圧値と上位ビット群のデジタル信号
の最下位ビットに１を加算したデジタル信号による前記
リファレンス電圧でのＤＡ変換値とをリファレンス電圧
として下位ビット群のデジタル信号をＤＡ変換して出力
を得るＤＡ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3732792A JPH05206858A (ja) | 1992-01-27 | 1992-01-27 | Ｄａ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3732792A JPH05206858A (ja) | 1992-01-27 | 1992-01-27 | Ｄａ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206858A true JPH05206858A (ja) | 1993-08-13 |
Family
ID=12494554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3732792A Pending JPH05206858A (ja) | 1992-01-27 | 1992-01-27 | Ｄａ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206858A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| EP1353444A1 (de) * | 2002-04-09 | 2003-10-15 | Infineon Technologies AG | Vorrichtung zur Umwandlung eines digitalen Wertes in ein analoges Signal |
| JP2006319393A (ja) * | 2005-05-10 | 2006-11-24 | Renesas Technology Corp | 通信用半導体集積回路および無線通信装置 |
| JP2013501306A (ja) * | 2009-08-04 | 2013-01-10 | ダグ カーソン アンド アソシエーツ，インク． | 様々なトラックピッチメディアのためのディフレクションリファレンス調整 |
-
1992
- 1992-01-27 JP JP3732792A patent/JPH05206858A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| EP1353444A1 (de) * | 2002-04-09 | 2003-10-15 | Infineon Technologies AG | Vorrichtung zur Umwandlung eines digitalen Wertes in ein analoges Signal |
| US6812877B2 (en) | 2002-04-09 | 2004-11-02 | Infineon Technologies Ag | Apparatus for converting a digital value into an analog signal |
| JP2006319393A (ja) * | 2005-05-10 | 2006-11-24 | Renesas Technology Corp | 通信用半導体集積回路および無線通信装置 |
| JP2013501306A (ja) * | 2009-08-04 | 2013-01-10 | ダグ カーソン アンド アソシエーツ，インク． | 様々なトラックピッチメディアのためのディフレクションリファレンス調整 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489905B1 (en) | Segmented DAC calibration circuitry and methodology | |
| JP3154927B2 (ja) | デジタル・アナログ変換回路 | |
| US5940020A (en) | Digital to analog converter with a reduced resistor count | |
| US4638303A (en) | Digital-analog converter | |
| US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
| US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
| US5327131A (en) | Parallel A/D converter having comparator threshold voltages defined by MOS transistor geometries | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US6509857B1 (en) | Digital-to-analog converting method and digital-to-analog converter | |
| JPS6161578B2 (ja) | ||
| EP1050970A2 (en) | Digital-to-analog converter | |
| US6181263B1 (en) | Signal processor | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JPS59193621A (ja) | デジタル−アナログ変換回路 | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPH05206858A (ja) | Ｄａ変換方法 | |
| US6252534B1 (en) | Resistor string DAC with current mode interpolation | |
| JPH0629850A (ja) | Ａ／ｄコンバータ | |
| US4811017A (en) | Digital-to-analog converter | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| JP2001053612A (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| JPH06112833A (ja) | Ｄａコンバータ及びｄａ変換装置 | |
| US4668936A (en) | Untrimmed 12 bit monotonic all capacitive A to D converter | |
| JPH07321656A (ja) | アナログ・ディジタル変換器及びそれを搭載したマイクロコンピュータ |