JPS60177322A - 表示装置用薄膜非線形抵抗素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜非線形抵抗素子に、電流制限部を有する
表示装置用薄膜非線形抵抗素子構造に関する。

〔従来技術と問題点〕

液晶、ＥＬ、ＥＣ，Ｐ（ＪＰ−蛍光表示等の各種表示装
置はいずれも実用化段階に達し、現在の目標は高密度な
マトリクス型表示にあるといえる。

マトリクス駆動に問題のある表示においては、能動付加
素子を用いた所謂アクティブ・マトリクス法が有効であ
る。

表示装置に薄膜非線形抵抗素子を用いる事により、高密
度、高画質の表示が可能であり、薄膜非線形抵抗素子（
薄膜整流素子）が表示装置用能動イス」加素子として勝
れている事は前出願（第１６７９４５号）に記載ずみで
ある。

従来の能動素子としては、セラミックバリスタ（７，ｎ
Ｃ））或は、ＮＩ　Ｉ　Ｍ型ダイオードがあるが、バラ
ツギ等の而で、表示装置に利用する場合多くの問題をイ
ラして（・た。これに対し、薄膜非線形抵抗素子は従来
の問題を多くの点で克服しても・る。

現イ（表示装置用薄膜非線形抵抗素子は、例えば（１）
　形成温度が低いため基板の使用範囲が広見・。

（２）　大面積、均一な膜が形成可能。

（３）形成方法が簡増。

（，１）　素子バラツキの少なし・素子の形成可能。

ナトの点でアモルファスシリコン（、−８ｉ）は有望で
ある。また、セラミックバリスタ或は−へ４１八４型ダ
イオードに比較して大電流が流せ、３端子素子である薄
膜トランジスタ（’Ｉ’　ＦＴ）と比較しても十分大電
流を流す事が可能である。

だが−アモルファスシリコンを利用した薄膜非線形抵抗
素子に大電流を流すと、非線形抵抗素子特性が劣化し、
また、表示内でのバラツキ等が発生し、表示装置の見映
えを低Ｔｇせてしまう。

〔発明の目的〕

そこで本発明は、薄膜非線形抵抗素子下或は、素子上に
電流制限部を形成する事により、表示内容に応じた電流
量のみを薄膜非線形抵抗素子に流す事を目的とし、また
−素子上或は素子下に形成する事により相互配線が不要
であり、マスク合せ数を増す事なく電流制限部が形成で
きる構造を有する薄膜非線形抵抗素子を提供するもので
ある。

〔発明の実施例〕

以下図面に基づき本発明の詳細な説明する。

第１図は、従来の薄膜非線形抵抗素子の特性図である。

横軸は電圧■、縦軸は電流Ｉの４０ｇを取ったものであ
る。薄膜非線形抵抗素子を表示装置に利用する場合の評
価因子として＋　ｌ０ＦＦ−ｖ、、ｒいがある。良好な
表示装置用非線形素子は＋　Ｉ　ＯＦ　Ｗが十分小さい
事、■１、が大きい事、ＩＯＮが十分大きい事である。

第２図に薄膜非線形抵抗素子の構造例を示す。

第２図において、１は基板、２は第１電極−６は半導体
層でＰ型、■型、Ｎ型半導体層より構成されている。４
ば、層間絶縁膜、５は第２電極である。半導体層３は、
第１電極２とオーミック性を取るためのＰ型半導体層及
び第２電極５とオーミック性を取るためのＮ型半導体層
及び非線形抵抗接続部の一部であるＩ型半導体層から構
成されている。

第１図、第３図は本発明の薄膜非線形抵抗素子を流れる
電流は特性を示すもので１１５以上は流れず、ろて示し
た特性となる。電流量を低くおさえる事により、薄膜非
線形抵抗素子の劣化及び破壊が防止でき、バラツキの少
ない、見映えの良好な表示装置が得られる。第４図は、
第２図に示された薄膜非線形抵抗素子上へ電流制限部を
形成した図である。第４図は、電流制限部として、Ｐ　
Ｎ接合を利用した図である。第５図に等価回路を示した
。図の如く、２０．２１の非線形抵抗が直列に接続され
た構造であるが、抵抗の大小関係に応じて、電流の制限
部が変ってくる。ＰＩＮ接合部は一低電圧で十分高抵抗
でかつ、高電圧では、十分低抵抗である。

これニ対し−アモルファスシリコンのＰＮ接合部は、整
流性は少なく、電圧による抵抗変化は小さく、かつ、低
電圧でも一１？　Ｉ　Ｎ接合に比べてがなり低抵抗であ
る。そこで、低電圧側では−ＰＩＮ接合部により電流は
制限され、高電圧側では、ＰＮ接合部により電流が制限
されるため、第３図に示された特性となり、電流制限可
能な素子が形成できる。Ｐ　’Ｎ接合を例に示したが、
バンドギャップの異なるものを利用する事、或は、金属
との接合を利用する事等も可能である。

第３図において−　■Ｌは′電流制限を行った電流値で
ある。第４図において、１０は基板、１１は、表示電極
、１２は＋　ＰＩＮのアモルファスンリコン整流接合部
、１６は、ＰＮ接合部、１４は絶縁膜−１５は配線電極
である。第５図は、第４図の等価回路であり、２０はＰ
ＩＮ接合部、２１は、ＰＮ接合部を表わす、非線形抵抗
素子である。

以下に、本発明の更に詳細な構造を実施例を用いて説明
する。

第６図は、電流制限部の例を表わしている。第６図（Ａ
ｌは、非線形抵抗接続部（整流接続部）にＰ　Ｉ　Ｎ接
合があり、電流制限部にＰＮ接合を用いた例である。第
６図（Ａｌに於いて、２５はガラス基板、２６は表示用
電極でＩ’ｒＯ或はＡｕ薄膜であり、２７はＰ型半導体
層、２８はｌ型半導体層、２９はＮ型半導体層、６０は
Ｐ型半導体層である。

第６図（ｑは、非線形抵抗接続部に＝ＰＩＮ接合があり
、電流制限部に薄膜絶縁膜を用も・た例である。第６図
（Ｃ）　Ｋ於℃・て、６５はガラス基板、６６は表示用
電極でＩＴＯ或はＡｕ薄膜であり、６７ばＰ型半導体層
、６８はｌ型半導体層、３９はＮ型半導体層、４０は絶
縁膜で一３ｉ（Ｊ２、′Ｉ″ａ２（Ｊ５、Ｓｉ３Ｎ、或
は、Ａｌ２Ｏ３である。４１は金属；摸であり、Δ７３
−Ａｕ−Ｃｒ、１＼１或は多層膜である。

第６図＋Ｄｌは、非線形抵抗接続部に−　ＰＩＮ接合が
あり、電流制限部にバンドギャップの異なる半導体層を
用℃・たヘテロジャンクションを利用した例である。第
６図（ＩＪＩに於いて、４５はガラス基板、４６は表示
用電極で■１゛０或はＡ、薄１摸であり、４７はＰ型半
導体層、４８はｌ型半導体層、４９はＮ型半導体層、５
ｏはアモルファスシリコンとバンドギャップの異なる半
導体層であり、ＳｉＣ或はＳｉＧ、である。

第６図（Ｂ）は非線形抵抗素子部及び、電流制限部を示
した等価回路図である。

第７図は、本発明の素子構造を有する電流制限部付き非
線形抵抗素子の製造例である。第７図（Ａｌは、ガラス
基板上に表示電極部として、１１’　Ｕ　−Ｉｎ２０３
或は、Ａ、薄膜を蒸着法或は、スパッタ法を利用して形
成し、次に、非線形抵抗部と１７−（、アモルファスシ
リコン層を、プラズマＣＶｌ）法。

スパッタ法、光ＣＶＤ法或は、クラスターイオンビーム
法で形成したものである。直、アモルファスシリコン層
は、不純物制御されており、Ｐ型、Ｉ型及びＮ型から成
っている。第７図（Ａｌに於いて−５５は、ガラス基板
、５６は表示電極、５７はＰ型半導体層、５８はｌ型半
導体層、５９はＮ型半導体層である。第６図（Ｂ）ば、
非線形抵抗部上に。

電流制限部としてＰ　Ｎ接合部を形成したものである。

Ｐ型半導体層は、プラズマＣＶＤ法、スパッタ法、光Ｃ
ＶＤ法或は、クラスターイオンビーム法で形成したアモ
ルファスシリコン層である・。

６０が、Ｐ型、半導体層である。

第７　図（ＣＮｉ、アモルファスシリコンをエツチング
したものである。エツチング法として、反応性イオンエ
ツチング法、ウェットエツチング法或は−スパッタエツ
チング法を用℃・る。第７図（Ｃ１にお℃・て、５７は
Ｐ型半導体層のエツチングしたものであり、５８はｌ型
半導体層のエツチングしたものであり、５９はＮ型半導
体層のエツチングしたものであり−６０はＰ型半導体層
のエツチングしたものである。

第７図（１））は１表示電極をエツチングしたものであ
る。第７図（１〕）において、５６は、表示電極をエツ
チング・したものである。第７図（Ｅ）は、層間絶縁膜
を形成し、相互接続部にコンタクト部を形成した図であ
る。層間絶縁膜として、５ｉ０２、Ｓ　Ｌ　３　Ｎ４　
、　ＡＡ！２０ｓ　、　’ｌ”　ａ２０５或は、ポリイ
ミドがある。第７図（Ｅ）において−６１が層間絶縁膜
である。

第７図（Ｆは、非線形抵抗素子の相互配線をおこなった
図であり、配線として、Ａｌ−Ａ、、、Ｃ、。

Ｎｉ或は、多層膜を利用している。第７図（１’）　に
おいて、６２が相互配線電極である。以上により、抵抗
制限部を有する非線形抵抗素子が形成できる。

〔発明の効果〕

以上の如く、マスク数及びエツチング回数を増やす事な
く、簡単に抵抗制限部が形成でき、非線形抵抗素子の劣
化或は、不安定化の防止ができ、見映えの良好な表示が
できる。

【図面の簡単な説明】

第１図は、薄膜非線形抵抗素子の特性を示すグラフであ
る。第２図は、薄膜非線形抵抗素子の構造例を示す要部
断面図である。第３図は、本発明の素子の特性を示すグ
ラフである。第４図は、本発明を利用した電流制限部を
有する薄膜非線形抵抗素子の構造を示す要部図である。 第５図は、第４図の素子を表わす等価回路図である。第
６図は、本発明の構造例であり、第６図（Ｂ）は等価回
路図、第６図（〜、（ｑ、（■））は薄膜非線形抵抗素
子の構造を示す要部断面図、第７図は、本発明を用いた
電流制御部を有する薄膜非線形抵抗素子の製造例を示す
要部断面図である。 Ｖ　ＯＦＦ　”””　Ｉ　ＯＦＦでの電圧、ＶＯＮ・・
・・・Ｉ　ＯＮでの電圧、 １．１０．２５−６５．４５−５５・・・・・・基板、
６．１２・・・・・半導体層、 ４．１４．６１・・・・層間絶縁膜、 ２．１１．２６＝　３６．４６−５６・・・・表示電極
、 ５．１５．６２　・・・配線電（１夕・第２図 電圧　（ＶＪ 第４図 ５ （Ｃ） ４代 曽 （Ｄ） ５５ （Ｂ’）　、、、６０ ５さ くＣ） 第７図 （Ｄ） 第１頁の続き ＠発明者山本　悦夫１ ≦ ［相］発明者反町　和昭１ ＝ 斤沢市大字下富字武野８４０　シチズン時計株式会社技
術研八 蝿 薇内

Claims (6)

【特許請求の範囲】
1. （１）　半導体層及び電極層を有する表示装置用薄膜非
   線形抵抗素子におし・て、薄膜非線形抵抗素子と直列に
   電流制限部が形成されている構造を有する事を特徴とす
   る表示装置用薄膜非線形抵抗素子。
2. （２）電流制限部が、非線形抵抗接続部の上に形成され
   ている事を特徴とする特許請求の範囲第１項記載の表示
   装置用薄膜非線形抵抗素子。
3. （３）電流制限部が、非線形抵抗接続部の下に形成され
   ている事を特徴とする特許請求の範囲第１項記載の表示
   装置用薄膜非線形抵抗素子。
4. （４）非線形抵抗素子が、アモルファスシリコン半導体
   のＰ型半導体層−低不純物濃度の■型半導体層、Ｎ型半
   導体層から成る事を特徴とする特許請求の範囲第１項記
   載の表示装置用薄膜非線形抵抗素子。
5. （５）電流制限部が、アモルファスシリコン半導体のＰ
   型半導体層とＮ型半導体層から成る事を特徴とする特許
   請求の範囲第１項記載の表示装置用薄膜非線形抵抗素子
   。
6. （６）電流制限部が、絶縁薄膜である事を特徴とする特
   許請求の範囲第１項記載の表示装置用簿膜非線形抵抗素
   子。