JPH0672988B2 - 表示装置用薄膜非線形抵抗素子 - Google Patents
表示装置用薄膜非線形抵抗素子Info
- Publication number
- JPH0672988B2 JPH0672988B2 JP3388284A JP3388284A JPH0672988B2 JP H0672988 B2 JPH0672988 B2 JP H0672988B2 JP 3388284 A JP3388284 A JP 3388284A JP 3388284 A JP3388284 A JP 3388284A JP H0672988 B2 JPH0672988 B2 JP H0672988B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance element
- thin film
- linear resistance
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜非線形抵抗素子に、電流制限部を有する
表示装置用薄膜非線形抵抗素子構造に関する。
表示装置用薄膜非線形抵抗素子構造に関する。
液晶、EL、EC、POP、蛍光表示等の各種表示装置はいず
れも実用化段階に達し、現在の目標は高密度なマトリク
ス型表示にあるといえる。マトリクス駆動に問題のある
表示においては、能動付加素子を用いた所謂アクティブ
・マトリクス法が有効である。
れも実用化段階に達し、現在の目標は高密度なマトリク
ス型表示にあるといえる。マトリクス駆動に問題のある
表示においては、能動付加素子を用いた所謂アクティブ
・マトリクス法が有効である。
表示装置に薄膜非線形抵抗素子を用いる事により、高密
度、高画質の表示が可能であり、薄膜非線形抵抗素子
（薄膜整流素子）が表示装置用能動付加素子として勝れ
ている事は前出願（第167945号）に記載ずみである。
度、高画質の表示が可能であり、薄膜非線形抵抗素子
（薄膜整流素子）が表示装置用能動付加素子として勝れ
ている事は前出願（第167945号）に記載ずみである。
従来の能動素子としては、セラミックバリスタ（ZnO）
或は、MIM型ダイオードがあるが、バラツキ等の面で、
表示装置に利用する場合多くの問題を有していた。これ
に対し、薄膜非線形抵抗素子は従来の問題を多くの点で
克服している。
或は、MIM型ダイオードがあるが、バラツキ等の面で、
表示装置に利用する場合多くの問題を有していた。これ
に対し、薄膜非線形抵抗素子は従来の問題を多くの点で
克服している。
現在表示装置用薄膜非線形抵抗素子は、例えば （１）形成温度が低いため基板の使用範囲が広い。
（２）大面積、均一な膜が形成可能。
（３）形成方法が簡単。
（４）素子バラツキが少ない素子の形成可能。
などの点でアモルファスシリコン（ａ−Si）は有望であ
る。また、セラミックバリスタ或は、MIM型ダイオード
に比較して大電流が流せ、３端子素子である薄膜トラン
ジスタ（TFT）と比較しても十分大電流を流す事が可能
である。
る。また、セラミックバリスタ或は、MIM型ダイオード
に比較して大電流が流せ、３端子素子である薄膜トラン
ジスタ（TFT）と比較しても十分大電流を流す事が可能
である。
だが、アモルファスシリコンを利用した薄膜非線形抵抗
素子に大電流を流すと、非線形抵抗素子特性が劣化し、
また、表示内でのバラツキ等が発生し、表示装置の見映
えを低下させてしまう。
素子に大電流を流すと、非線形抵抗素子特性が劣化し、
また、表示内でのバラツキ等が発生し、表示装置の見映
えを低下させてしまう。
そこで本発明は、薄膜非線形抵抗素子下或は、素子上に
電流制限部を形成する事により、表示内容に応じた電流
量のみを薄膜非線形抵抗素子に流す事を目的とし、ま
た、素子上或は素子下に形成する事により相互配線が不
要であり、マスク合せ数を増す事なく電流制限部が形成
できる構造を有する薄膜非線形抵抗素子を提供するもの
である。
電流制限部を形成する事により、表示内容に応じた電流
量のみを薄膜非線形抵抗素子に流す事を目的とし、ま
た、素子上或は素子下に形成する事により相互配線が不
要であり、マスク合せ数を増す事なく電流制限部が形成
できる構造を有する薄膜非線形抵抗素子を提供するもの
である。
以下図面に基づき本発明の詳細を説明する。
第１図は、従来の薄膜非線形抵抗素子の特性図である。
横軸は電圧Ｖ、縦軸は電流Ｉのlogを取ったものであ
る。薄膜非線形抵抗素子を表示装置に利用する場合の評
価因子として、IOFF、Vth、IONがある。良好な表示装置
用非線形素子は、IOFFが十分小さい事、Vthが大きい
事、IONが十分大きい事である。
横軸は電圧Ｖ、縦軸は電流Ｉのlogを取ったものであ
る。薄膜非線形抵抗素子を表示装置に利用する場合の評
価因子として、IOFF、Vth、IONがある。良好な表示装置
用非線形素子は、IOFFが十分小さい事、Vthが大きい
事、IONが十分大きい事である。
第２図に薄膜非線形抵抗素子の構造例を示す。第２図に
おいて、１は基板、２は第１電極、３は半導体層でＰ
型、Ｉ型、Ｎ型半導体層により構成されている。４は、
層間絶縁膜、５は第２電極である。半導体層３は、第１
電極２とオーミック性を取るためのＰ型半導体層及び第
２電極５とオーミック性を取るためのＮ型半導体層及び
非線形抵抗接続部の一部であるＩ型半導体層から構成さ
れている。
おいて、１は基板、２は第１電極、３は半導体層でＰ
型、Ｉ型、Ｎ型半導体層により構成されている。４は、
層間絶縁膜、５は第２電極である。半導体層３は、第１
電極２とオーミック性を取るためのＰ型半導体層及び第
２電極５とオーミック性を取るためのＮ型半導体層及び
非線形抵抗接続部の一部であるＩ型半導体層から構成さ
れている。
第１図、第３図は本発明の薄膜非線形抵抗素子を流れる
電流は特性を示すものでIL以上は流れず、３′で示した
特性となる。電流量を低くおさえる事により、薄膜非線
形抵抗素子の劣化及び破壊が防止でき、バラツキの少な
い、見映えの良好な表示装置が得られる。第４図は、第
２図に示された薄膜非線形抵抗素子上へ電流制限部を形
成した図である。第４図は、電流制限部として、PN接合
を利用した図である。第５図に等価回路を示した。図の
如く、20、21の非線形抵抗が直列に接続された構造であ
るが、抵抗の大小関係に応じて、電流の制限部が変って
くる。PIN接合部は、低電圧で十分高抵抗でかつ、高電
圧では、十分低抵抗である。
電流は特性を示すものでIL以上は流れず、３′で示した
特性となる。電流量を低くおさえる事により、薄膜非線
形抵抗素子の劣化及び破壊が防止でき、バラツキの少な
い、見映えの良好な表示装置が得られる。第４図は、第
２図に示された薄膜非線形抵抗素子上へ電流制限部を形
成した図である。第４図は、電流制限部として、PN接合
を利用した図である。第５図に等価回路を示した。図の
如く、20、21の非線形抵抗が直列に接続された構造であ
るが、抵抗の大小関係に応じて、電流の制限部が変って
くる。PIN接合部は、低電圧で十分高抵抗でかつ、高電
圧では、十分低抵抗である。
これに対し、アモルファスシリコンのPN接合部は、整流
性は少なく、電圧による抵抗変化は小さく、かつ、低電
圧でも、PIN接合に比べてかなり低抵抗である。そこ
で、低電圧側では、PIN接合部により電流は制限され、
高電圧側では、PN接合部より電流が制限されるため、第
３図に示された特性となり、電流制限可能な素子が形成
できる。PN接合を例に示したが、バンドギャップの異な
るものを利用する事、或は、金属との接合を利用する事
等も可能である。
性は少なく、電圧による抵抗変化は小さく、かつ、低電
圧でも、PIN接合に比べてかなり低抵抗である。そこ
で、低電圧側では、PIN接合部により電流は制限され、
高電圧側では、PN接合部より電流が制限されるため、第
３図に示された特性となり、電流制限可能な素子が形成
できる。PN接合を例に示したが、バンドギャップの異な
るものを利用する事、或は、金属との接合を利用する事
等も可能である。
第３図において、ILは電流制限を行った電流値である。
第４図において、10は基板、11は、表示電極、12は、PI
Nのアモルファスシリコン整流接合部、13は、PN接合
部、14は絶縁膜、15は配線電極である。第５図は、第４
図の等価回路であり、20はPIN接合部、21は、PN接合部
を表わす、非線形抵抗素子である。
第４図において、10は基板、11は、表示電極、12は、PI
Nのアモルファスシリコン整流接合部、13は、PN接合
部、14は絶縁膜、15は配線電極である。第５図は、第４
図の等価回路であり、20はPIN接合部、21は、PN接合部
を表わす、非線形抵抗素子である。
以下に、本発明の更に詳細な構造を実施例を用いて説明
する。
する。
第６図は、電流制限部の例を表わしている。第６図
（Ａ）は、非線形抵抗接続部（整流接続部）にPIN接合
があり、電流制限部にPN接合を用いた例である。第６図
（Ａ）に於いて、25はガラス基板、26は表示用電極でIT
O或はAu薄膜であり、27はＰ型半導体層、28はＩ型半導
体層、29はＮ型半導体層、30はＰ型半導体層である。
（Ａ）は、非線形抵抗接続部（整流接続部）にPIN接合
があり、電流制限部にPN接合を用いた例である。第６図
（Ａ）に於いて、25はガラス基板、26は表示用電極でIT
O或はAu薄膜であり、27はＰ型半導体層、28はＩ型半導
体層、29はＮ型半導体層、30はＰ型半導体層である。
第６図（Ｃ）は、非線形抵抗接続部に、PIN接合があ
り、電流制限部に薄膜絶縁膜を用いた例である。第６図
（Ｃ）に於いて、35はガラス基板、36は表示用電極でIT
O或はAu薄膜であり、37はＰ型半導体層、38はＩ型半導
体層、39はＮ型半導体層、40は絶縁膜で、SiO2、Ta
2O5、Si3N4或は、Al2O3である。41は金属膜であり、A
l、Au、Cr、Ni或は多層膜である。
り、電流制限部に薄膜絶縁膜を用いた例である。第６図
（Ｃ）に於いて、35はガラス基板、36は表示用電極でIT
O或はAu薄膜であり、37はＰ型半導体層、38はＩ型半導
体層、39はＮ型半導体層、40は絶縁膜で、SiO2、Ta
2O5、Si3N4或は、Al2O3である。41は金属膜であり、A
l、Au、Cr、Ni或は多層膜である。
第６図（Ｄ）は、非線形抵抗接続部に、PIN接合があ
り、電流制限部にバンドギャップの異なる半導体層を用
いたヘテロジャンクションを利用した例である。第６図
（Ｄ）に於いて、45はガラス基板、46は表示用電極でIT
O或はAu薄膜であり、47はＰ型半導体層、48はＩ型半導
体層、49はＮ型半導体層、50はアモルファスシリコンと
バンドギャップの異なる半導体層であり、SiC或はSiGe
である。
り、電流制限部にバンドギャップの異なる半導体層を用
いたヘテロジャンクションを利用した例である。第６図
（Ｄ）に於いて、45はガラス基板、46は表示用電極でIT
O或はAu薄膜であり、47はＰ型半導体層、48はＩ型半導
体層、49はＮ型半導体層、50はアモルファスシリコンと
バンドギャップの異なる半導体層であり、SiC或はSiGe
である。
第６図（Ｂ）は非線形抵抗素子部及び、電流制限部を示
した等価回路図である。
した等価回路図である。
第７図は、本発明の素子構造を有する電流制限部付き非
線形抵抗素子の製造例である。第７図（Ａ）は、ガラス
基板上に表示電極部として、ITO、In2O3或は、Au薄膜を
蒸着法或は、スパッタ法を利用して形成し、次に、非線
形抵抗部として、アモルファスシリコン層を、プラズマ
CVD法、スパッタ法、光CVD法或は、クラスターイオンビ
ーム法で形成したものである。直、アモルファスシリコ
ン層は、不純物制御されており、Ｐ型、Ｉ型及びＮ型か
ら成っている。第７図（Ａ）に於いて、55は、ガラス基
板、56は表示電極、57はＰ型半導体層、58はＩ型半導体
層、59はＮ型半導体層である。第６図（Ｂ）は、非線形
抵抗部上に、電流制限部としてPN接合部を形成したもの
である。Ｐ型半導体層は、プラズマCVD法、スパッタ
法、光CVD法或は、クラスターイオンビーム法で形成し
たアモルファスシリコン層である。60が、Ｐ型半導体層
である。
線形抵抗素子の製造例である。第７図（Ａ）は、ガラス
基板上に表示電極部として、ITO、In2O3或は、Au薄膜を
蒸着法或は、スパッタ法を利用して形成し、次に、非線
形抵抗部として、アモルファスシリコン層を、プラズマ
CVD法、スパッタ法、光CVD法或は、クラスターイオンビ
ーム法で形成したものである。直、アモルファスシリコ
ン層は、不純物制御されており、Ｐ型、Ｉ型及びＮ型か
ら成っている。第７図（Ａ）に於いて、55は、ガラス基
板、56は表示電極、57はＰ型半導体層、58はＩ型半導体
層、59はＮ型半導体層である。第６図（Ｂ）は、非線形
抵抗部上に、電流制限部としてPN接合部を形成したもの
である。Ｐ型半導体層は、プラズマCVD法、スパッタ
法、光CVD法或は、クラスターイオンビーム法で形成し
たアモルファスシリコン層である。60が、Ｐ型半導体層
である。
第７図（Ｃ）は、アモルファスシリコンをエッチングし
たものである。エッチング法として、反応性イオンエッ
チング法、ウェットエッチング法或は、スパッタエッチ
ング法を用いる。第７図（Ｃ）において、57′はＰ型半
導体層のエッチングしたものであり、58′はＩ型半導体
層のエッチングしたものであり、59′はＮ型半導体層の
エッチングしたものであり、60′はＰ型半導体層のエッ
チングしたものである。
たものである。エッチング法として、反応性イオンエッ
チング法、ウェットエッチング法或は、スパッタエッチ
ング法を用いる。第７図（Ｃ）において、57′はＰ型半
導体層のエッチングしたものであり、58′はＩ型半導体
層のエッチングしたものであり、59′はＮ型半導体層の
エッチングしたものであり、60′はＰ型半導体層のエッ
チングしたものである。
第７図（Ｄ）は、表示電極をエッチングしたものであ
る。第７図（Ｄ）において、56′は、表示電極をエッチ
ングしたものである。第７図（Ｅ）は、層間絶縁膜を形
成し、相互接続部にコンタクト部を形成した図である。
層間絶縁膜として、SiO2、Si3N4、Al2O3、Ta2O5或は、
ポリイミドがある。第７図（Ｅ）において、61が層間絶
縁膜である。
る。第７図（Ｄ）において、56′は、表示電極をエッチ
ングしたものである。第７図（Ｅ）は、層間絶縁膜を形
成し、相互接続部にコンタクト部を形成した図である。
層間絶縁膜として、SiO2、Si3N4、Al2O3、Ta2O5或は、
ポリイミドがある。第７図（Ｅ）において、61が層間絶
縁膜である。
第７図（Ｆ）は、非線形抵抗素子の相互配線をおこなっ
た図であり、配線として、Al、Au、Cr、Ni或は、多層膜
を利用している。第７図（Ｆ）において、62が相互配線
電極である。以上により、抵抗制限部を有する非線形抵
抗素子が形成できる。
た図であり、配線として、Al、Au、Cr、Ni或は、多層膜
を利用している。第７図（Ｆ）において、62が相互配線
電極である。以上により、抵抗制限部を有する非線形抵
抗素子が形成できる。
以上の如く、マスク数及びエッチング回数を増やす事な
く、簡単に抵抗制限部が形成でき、非線形抵抗素子の劣
化或は、不安定化の防止ができ、見映えの良好な表示が
できる。
く、簡単に抵抗制限部が形成でき、非線形抵抗素子の劣
化或は、不安定化の防止ができ、見映えの良好な表示が
できる。
第１図は、薄膜非線形抵抗素子の特性を示すグラフであ
る。第２図は、薄膜非線形抵抗素子の構造例を示す要部
断面図である。第３図は、本発明の素子の特性を示すグ
ラフである。第４図は、本発明を利用した電流制限部を
有する薄膜非線形抵抗素子の構造を示す要部図である。
第５図は、第４図の素子を表わす等価回路図である。第
６図は、本発明の構造例であり、第６図（Ｂ）は等価回
路図、第６図（Ａ）、（Ｃ）、（Ｄ）は薄膜非線形抵抗
素子の構造を示す要部断面図、第７図は、本発明を用い
た電流制御部を有する薄膜非線形抵抗素子の製造例を示
す要部断面図である。 VOFF……IOFFでの電圧、 VON……IONでの電圧、 １、10、25、35、45、55……基板、 ３、12……半導体層、 ４、14、61……層間絶縁膜、 ２、11、26、36、46、56……表示電極、 ５、15、62……配線電極。
る。第２図は、薄膜非線形抵抗素子の構造例を示す要部
断面図である。第３図は、本発明の素子の特性を示すグ
ラフである。第４図は、本発明を利用した電流制限部を
有する薄膜非線形抵抗素子の構造を示す要部図である。
第５図は、第４図の素子を表わす等価回路図である。第
６図は、本発明の構造例であり、第６図（Ｂ）は等価回
路図、第６図（Ａ）、（Ｃ）、（Ｄ）は薄膜非線形抵抗
素子の構造を示す要部断面図、第７図は、本発明を用い
た電流制御部を有する薄膜非線形抵抗素子の製造例を示
す要部断面図である。 VOFF……IOFFでの電圧、 VON……IONでの電圧、 １、10、25、35、45、55……基板、 ３、12……半導体層、 ４、14、61……層間絶縁膜、 ２、11、26、36、46、56……表示電極、 ５、15、62……配線電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 悦夫 埼玉県所沢市大字下富字武野840 シチズ ン時計株式会社技術研究所内 (72)発明者 反町 和昭 埼玉県所沢市大字下富字武野840 シチズ ン時計株式会社技術研究所内 審判の合議体 審判長 光田 敦 審判官 富田 徹男 審判官 綿貫 章 (56)参考文献 特開 昭58−14579（ＪＰ，Ａ) 特開 昭49−132983（ＪＰ，Ａ) 特開 昭52−34678（ＪＰ，Ａ) 特開 昭58−197886（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明導電膜からなる表示電極上の薄膜非線
形抵抗素子と、 薄膜非線形抵抗素子上の酸化シリコン膜、窒化シリコン
膜、あるいは酸化アルミニウム膜からなる絶縁膜と、 絶縁膜上のアルミニウム、金、クロム、あるいはニッケ
ルからなる単層膜、またはアルミニウム、金、クロム、
ニッケルから選択する多層膜からなる金属膜と、 薄膜非線形抵抗素子と絶縁膜と金属膜とを被覆する層間
絶縁膜と、 層間絶縁膜の接続穴を介して金属膜と接続する配線金属
とを備え、 薄膜非線形抵抗素子と絶縁膜と金属膜とは同一パタン形
状であり、さらに薄膜非線形抵抗素子の下面の全面には
表示電極が存在することを特徴とする表示装置用薄膜非
線形抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388284A JPH0672988B2 (ja) | 1984-02-24 | 1984-02-24 | 表示装置用薄膜非線形抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388284A JPH0672988B2 (ja) | 1984-02-24 | 1984-02-24 | 表示装置用薄膜非線形抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60177322A JPS60177322A (ja) | 1985-09-11 |
| JPH0672988B2 true JPH0672988B2 (ja) | 1994-09-14 |
Family
ID=12398890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3388284A Expired - Lifetime JPH0672988B2 (ja) | 1984-02-24 | 1984-02-24 | 表示装置用薄膜非線形抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0672988B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2581781B1 (fr) * | 1985-05-07 | 1987-06-12 | Thomson Csf | Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication |
| JPH0291620A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 薄膜非線形ダイオード素子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132983A (ja) * | 1973-04-24 | 1974-12-20 | ||
| US3979613A (en) * | 1975-06-18 | 1976-09-07 | Sperry Rand Corporation | Multi-terminal controlled-inversion semiconductor devices |
| JPS57130081A (en) * | 1981-02-06 | 1982-08-12 | Matsushita Electric Ind Co Ltd | Liquid crystal picture display device |
| JPS5814579A (ja) * | 1981-07-17 | 1983-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Ｐｎ接合素子 |
| JPS58197886A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | アモルフアスシリコンダイオ−ド |
-
1984
- 1984-02-24 JP JP3388284A patent/JPH0672988B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60177322A (ja) | 1985-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| KR101542840B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JPH03278466A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN101226964A (zh) | 薄膜晶体管、有源元件阵列基板以及液晶显示面板 | |
| KR20020011034A (ko) | 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 | |
| JPH0672988B2 (ja) | 表示装置用薄膜非線形抵抗素子 | |
| US5539549A (en) | Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| KR100552283B1 (ko) | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 | |
| JPH08313934A (ja) | アレイ基板、その製造方法、液晶表示装置およびその製造方法 | |
| KR20010057019A (ko) | 액정표시장치 및 그의 제조방법 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP2879746B2 (ja) | 半導体パネル | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04111322A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03114234A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2023050250A1 (zh) | 薄膜晶体管及其制造方法、显示基板以及显示装置 | |
| US20230110228A1 (en) | Thin-film transistor and preparation method therefor, and display substrate and display panel | |
| JPH0854642A (ja) | 液晶表示装置 | |
| JPH0651350A (ja) | 表示装置 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH06281923A (ja) | 液晶表示装置 | |
| JPS60210885A (ja) | 半導体素子 | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 |