JPS60175200A

JPS60175200A - アナログデ−タ伝送方式

Info

Publication number: JPS60175200A
Application number: JP2963684A
Authority: JP
Inventors: 文夫浜野; 茂於保; 平山　健
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-02-21
Filing date: 1984-02-21
Publication date: 1985-09-09
Also published as: JPH059840B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、アナログデータの伝送方式に係り、特に自動
車内などでの多量伝送による集約配線システムに好適な
アナログデータ伝送方式に関する。

〔発明の背景〕

例えば自動車には各種のランプやモータなどの電装品、
それに自動車制御用の谷種のセンサやアクチーエータな
どの電気装置が多数配置され、その数は自動車のエレク
トロニクス化に伴なって増加の一途をたどっている。

このため、従来のように、これら多数の電気装置に対し
てそれぞれ独立に配線を行なっていたのでは、配線が極
めて複柊で、かつ大規模なものとなってしまい、コスト
アップや重量、スペースの増加、或いは相互干渉の発生
など大きな問題を生じる。

そこで、このような問題点を解決する方法の一つとして
、少ない配線で多数の信号の伝送が可能な多重伝送方式
による配線の簡略化が例えば、当社先願、特願昭５７−
１７５３５号などにより提案されている。

第１図にこのような多重伝送方式による自動車内集約配
線システムの一例を示す。

この第１図のシステムは信号伝送路として光フアイバケ
ーブルＯＦを用い、中央制御装置ＣＣＵ（以下、単にＣ
ＣＬＩという。なお、これはＣｅｎｔｒａｌＣｏｎｔｒ
ｏｌ　［Ｊｎｉｔの略）と複数の端末処理装置り、ＣＵ
（以下、単にＬＣＵという。なお、これはＬｏｃａｌｃ
ｏｎｔｒｏｌ　Ｕｎｉｔ　の略）との間を光信号チャン
ネルで共通に結合したもので、光フアイバケーブルＯＦ
の分岐点には光分岐コネクタＯＣが設けである。

ＣＣＵは自動車のダツシユボードの近傍など過当な場所
に設置され、システム全体の制御を行なうようになって
いる。

ＬＣＵは６株の操作スイッチＳＷ、メータＭなどの表示
器、ランプＬ、センサＳなど自動車内に多数設置しであ
る電気装置の近傍に、所定の数だけ分散して配置されて
いる。

ＣＣＵ及び各ＬＣＵが光フアイバケーブルＯＦと結合す
る部分には光信号と電気信号を双方向に変換する光電変
換モジエールＯ／ｇが設けられている。

ＣＣＵはマイクロコンピュータを備え、シリアルデータ
によるデータ通信機能を持ち、これに対応して各ＬＣＵ
には通信処理回路ＣＩＭ（以下、単にＣＩＭという。な
お、これはＣｏｒｒｍｕｎｉｃａｔｉｏｎＩｎｔｅｒｆ
ａｃｅ　Ａｄａｐｔｏｒの略）が設けられ、ｃｃｕはＬ
ＣＵの一つを順次選択し、そのＬＣＵとの間でのデータ
の授受を行ない、これを繰り返えすことにより１チヤン
ネルの光フアイバケーブルＯＦを介しての多重伝送が可
能になり、複雑で大規模な自動車内配線を簡略化す−る
ことができる。

ところで、自動車内に設置される電気装置の中には、ア
ナログデータにより動作するものが含まれている。例え
ば、エンジンの制御に必要な各種のセンナなどがそれで
ある。

そこで、このようなアナログデータにより動作する電気
装置を外部負荷として備えたＬＣＵではアナログ・ディ
ジタル変換器（以下、単にＡ／Ｄという）を設け、外部
負荷からのアナログデータをディジタルデータに変換し
てＣＩＭに取込み、それをＣＣＵに伝送しなければなら
ず、そのため、このようなＬＣＵでは、そこに使用する
ＣＩＭにＡ／Ｄのための制御機能が必要になる。

ところで、Ａ／Ｄとしては種々の型式のものが知られて
いａが、このような場合に使用される代表的な型式とし
ては、遂次比較型と積分型が挙げられるが、このうち、
積分型Ａ／Ｄでは、その変換結果がＡ／Ｄ内でそのとき
に与えられていた基準電圧及びオフセット電圧によって
変化するため。

上記したＡ／Ｄのための制１ｌａ１機能の争°に、これ
らの基準電圧やオフセット電圧から未知のアナログ入力
をめるための演算処理機能を設ける必要がある。

従って、従来のアナログデータ伝送システムでは、積分
型Ａ／Ｄを用いた場合、そのＣＩＭに必要な機能が増加
し、ＣＩＭの汎用化に際してコストアップとなってしま
うという欠点があった。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を除き、積分
型Ａ／Ｄを使用してもＬＣＵｉＩＩで必要な処理機能の
増加が最少限で済むようにしたアナログデータの伝送方
式を提供するにある。

〔発明の概要〕

この目的を達成するため１本発明は、積分型Ａ／Ｄによ
り与えられる基準電圧、オフセット電圧なとアナログ入
力データの処理に必要なデータを全てＣＣ，Ｕ側にコー
ド化して伝送するようにした点を特徴とする。

〔発明の実施例〕

以下、本発明によるアナログデータ伝送方式について、
図示の実施例により詳細に説明する。

第２図は本発明の一実施例を示す全体ブロック構成図で
、１０は中央処理装置（第１図のＣＣＵに相当）、２０
は信号伝送路（第１図の光フアイバケーブルＯＦに相当
）、３０〜３２は端末処理装置ｔ（第１図のＬＣＵに相
当）、４０は積分型Ａ／Ｄ、５１〜５８は外部負荷であ
る。なお、この実施例では、信号伝送路２０として電気
信号伝送路を用いた場合について示してあり、従って、
中央処理装置１０及び端末処理装置３０〜３２には光電
変換モジールが不要で、このため、端末処理装置３０〜
３２の内容は実質的にＣＩＭだけとなっている。

コンピュータ（マイクロコンピュータ）ヲ含ム中央処理
装置１０は、伝送路２０で各端末処理装置３０〜３２と
結合され、各種のセンサやランプ、アクチェエータ、モ
ータなとの′電気装置からなる外部負荷５１〜５８に対
するデータの送出と、これらからのデータの取込みを多
重伝送方式によって行なう。

このとき、アナログデータな出力するセンサなどの外部
負荷５７　、５８はＡ／Ｄ４０を介して端末処理装置３
２に結合され、ディジタルデータによる伝送動作が行な
えるようになっている。

信号伝送路２０は双方向性のものなら何でもよく、電気
信号伝送系に限らず光ファイバによる光信号伝送系など
任意のものが用いられ、これによる通信方式はいわゆる
半二重方式（Ｈａｌｆ　Ｄｕｐｌｅｘ　）で、中央処理
装置１０から複数の端末処理装置３０〜３２のうちの一
つに対する呼び掛けに応じ、該端末処理装置の一つと中
央処理装［１０との間でのデータの授受が伝送路２０を
介して交互に行なわれるようになっている。

このような半二重方式による多重伝送のため、中央処理
装置１０から送出されるデータには、その行先を表わす
アドレスが付され、伝送路２０から受け取ったデータに
付されているアドレスが自らのアドレスであると認識し
た、各端末処理装置のうちの一つだけが応答するように
なっている。すなわち、このように、中央処理装置１０
からアドレスが付されて送出されたデータに応じて、そ
のアドレスを理解し、それが自らのものであると判断し
た端末処理装置の一つだけがそれに応答して自らのデー
タを中央処理装置１０に送出することにより、上記した
半二重方式によるデータの伝送動作が得られるのである
。

次に、第３図は各端末処理装置３０〜３２の一笑施例な
大まかなブロック構成で示したもので、伝送路２０から
入力された受信信号ＲＸＤは同期回路１０２に供給され
、クロック発生器１０７からのクロックの同期を取り、
制御回路１０１に受信信号托ＸＤのクロック成分に調歩
同期したクロックが与えられ、これにより、制御回路１
０１が制御信号を発生シ、シフトレジスタ１０４に受信
信号のデータ部分をシリアルに読込む。

一方、アドレス比較回路１０３には、予めその端末処理
装置に割り当てられたアドレスが与えられており、この
アドレスとシフトレジスタ１０４の所定のビット位置に
読込まれたデータとがアドレス比較回路１０３によって
比較され、両者が一致したときだけシフトレジスタ１０
４内のデータがＩ１０バッファ１０５に転送され、外部
機器に与えられる。

また、制御回路１ｏ１はクロックで歩進するカウンタを
含み、シーケンシャルな制御信号を発生し、受信信号Ｒ
Ｘ　ＤによるデータをＩ１０バッファ１０５に与えたあ
と、それにひき続いて今度はＩ１０バッファ１０５から
シフトレジスタ１０４にデータをパラレルに取り込み、
外部機器から中央処理装置１１０に伝送すべきデータを
シフトレジスタ１０４の中にシリアルデータとして用意
する。そして、このデータをシフトレジスタ１０４から
シリアルに読み出し、送信信号ＴＸＤとして伝送路２ｏ
に送出する。

このときには、受信信号ＲＸＤに付されていたアドレス
がそのまま送信信号Ｔ　Ｘ　Ｄに付されて送出されるか
ら、中央処理装置１０は自らが送出したアドレスと一致
していることによりこの送信信号１゛ＸＤの取り込みを
行ない、これにより半二重方式によるｌサイクル分のデ
ータの授受が完了する。

こうして中央処理装［１０は次の端末処理装置に対する
データの送出を行ない、これを繰り返すことにより複数
の各端末処理装置３０〜３２との間でのデータの授受が
周期的に行なわれ、多重伝送が可能になる。なお、この
伝送動作については本出願人による特願昭５８−４０５
８１号の出願などに詳細に説明しである。

Ａ／Ｄ制御回路１０６は第２図における端末処理装置３
２として使用した場合に必要な、積分型Ａ／Ｄ４０のた
めの制＃機能を与えるためのもので、アナログ信号を発
生する各種のセンサなどの外部負荷５７　、５８からの
アナログデータを積分型Ａ／Ｄ４０を介して取込み、こ
のＡ／Ｄ４０の変換動作時での基準電圧やオフセットｉ
＋を圧などを必要なアナログ入力データと共にディジタ
ルコード化し、中央処理装置１０に伝送するために必要
な動作を行なう。

ところで、この実施例では、端末処理装置３０〜３３（
以下、これらをＣｌ１１１４という）はそれぞれ複数の
動作モードの一つを選択して動作するようになっており
、第２図のＣＩＭ３０〜３１として用いられるときには
０１０モードが、また、第２図のＣＩ　Ｍ３２として用
いる場合にはＡＤモードが、そして第２図のＣＩ　ＭＢ
２に用いた場合にはＭＰＵモードがそれぞれ選択される
。なお、このモード選択及びそれぞれのモードにおける
伝送動作については、上記％願昭５８−４０５８１号の
出願や同じく本出願人による特願昭５８−１０６６６６
号の出願などに詳しく説明しである。

第４図は第３図の実施例におけるＡ／Ｄ制御回路１０６
の具体例を、シフトレジスタ１０４の一部も含めて示し
た一実施例で、シフトレジスタ１０４は例えばＨＤ１４
０３５などと呼ばれている４ビツトのシフトレジスタを
６個用いて構成してあり、以下、これらを単に５ｉｌｌ
〜ＳＲ６と呼ぶ。一方、Ａ／Ｄ制御回路１０６は、８バ
イトのレジスタＲＧ１（以下、単に）ＬＧＩ）、３ビツ
トのレジスタＲＧ２（同じく凡Ｇ２）、４ビツトのカウ
ンタＣ１〜ｃ４（同じ＜ｃ１〜Ｃ４）、４ビツトのデコ
ーダ１）Ｃ１〜ＤＣ４（、同じ＜ＤＣＩ〜ＤＣ４）で構
成され、積分型Ａ１０４０としては例えばＭＣ１４４４
７と呼ばれている６チヤンネルのものが用いられている
。

なお、ＲＧＩとしては例えばＨＤ１４１７５などと呼ば
れている４ビツトのレジスタを１６個用いて構成しても
よ（、或いは適当な記憶容量をもった）Ｌ　Ａ　Ｍなど
で構成してもよい。また、ＲＧ２は例えばＨＤ１４１７
５と呼ばれるＩＣを用いればよい。

一方、ＲＧＩに対するデータの書込位置を指定する８ビ
ツト出力のデコーダとして働＜ＤＣＩ、ＩＣ２と、同じ
＜ＲＧＩから読出すべきデータの位置を指定する８ビツ
ト出力のデコーダとして働＜ＩＣ３、ＩＣ４は例えばＨ
Ｄ１４５５６と呼ばれるＩＣを用い、ＤｅｌとＩＣ２に
デコード入力を与えると共にＤ／Ａ４Ｑのチャンネル指
定を行なうためのカウンタとして働くＣ１と、Ａ／Ｄ４
０の積分出力をカウントする８ビツトのカウンタとして
働（ＩＣ２、ＩＣ３とは例えばＨＤ１４１６３と呼ばれ
るＩＣを用いればよい＝次に、この実施例の動作を第５図のタイムチャートによ
って説明する。

Ｃ１は３ビツトのカウンタとして動作し、所定の周期ご
とに供給されてくるパルス信号ＩＮＣが入力されるごと
に出力Ｑｏ＝Ｑｚの状態が０から７までサイクリックに
変化する。

一方、Ａ／Ｄ４０は３ビツトのチャンネルセレクト人力
Ａｏ％Ａ２をもち、チャンネル７では内部にもつ基準電
圧Ｖオ、を表わす積分出力を発生し、チャンネルＯでは
積分動作に件な５オフセツト電圧ｖｏｓを表わす積分出
力を発生する。そして、チャンネル１からチャンネル６
までの６つのチャンネルでは、各種のセンサなと外部負
荷５７　、５８からＡ／Ｄ４００Å力ＩＣＨ〜６ＣＨに
入゛カされてくるアナログ信号をそれぞれ表わす積分出
力を発生するようになっている。

以上を前提として、まず、積分型Ａ／Ｄ４０による積分
動作と、それによる積分出力のディジタル化とそれのＲ
ＧＩに対する格納動作について説明する。

第５図において、成るＩＮＣパルスのが発生した時点１
゛ｏでチャンネル７が選択されたとする。つまり、この
時点でＣ１の出力Ｑｏ　、　Ｑｌ　、　Ｑｚが全て′ａ
′になり、Ａ／Ｄ４０のチャンネルセレクト入力Ａｏ。

Ａ１＋Ａ２が全て”Ｈ″になったとする。

一方、信号ＩＮＣの発生に僅かに先立って信号ＬＯＡＤ
が発生され、これによりＣ２，Ｃ３はリセットされ【い
る。

Ａ／Ｄ４０はチャンネルセレクトが変化すると、まず、
出力Ｒ８の信号ＲＡＭＰＳＴＡＲＴを所定の一定期間１
ｃだけ立下げ、この期間１ｃのあいだに積分キャパシタ
を変換すべき未知電圧Ｖｘで充電させる。なお、いまは
チャンネル７が選択されているから、このときには変換
すべき電圧は基準延圧であり、従ってＶよ”　ｖＲＥＦ
となる。

また、Ａ／Ｄ４０は、その積分キャパシタ（ランプキャ
パシタとも言う）の端子゛配圧■ｃを調べ、それがＯを
超えたときだけ、すなわちＶ、）ｏのときだけ′Ｈ”に
なる信号ＣＯＭＰＯＵＴを出力ＣＯに発生するようにな
っている。

一方、これらの１号ＲＡＭＰＳＴＡＲ’ｌ”及びＣＯＭ
ＰＯＵＴは、図示してない制御信号発生回路に入力され
ており、この制御信号発生回路は、これらの信号のアン
ド条件が満たされているときだけクロックパルス信号Ｃ
ＯＵ　Ｎ　’ｒを発生する。

なお、上記した信号ＩＮＣ、ＬＯＡＤ　、それに後述す
る信号ＷＲＩＴＥＥＮＡなども、この図示してない制御
信号発生回路から供給されるようになっている。

こうして期間ｔｃが経過して信号ＲＡＭＰＳＴＡＲ′ｒ
が立上ると、今度は積分キャパシタが放電を開始し、そ
の端子電圧■ｃは、期間１．の終りの時点でＶｃ　”　
Ｖｘ　＝　ＶＲＥＦ　になったあとそこから低下してゆ
く。そして、この積分キャパシタの端子電圧■ｃが０に
なったとき、上記したように信号ＣＯＭＰＯＵＴはＬ”
に戻る。なお、このときの積分キャパシタの放電は、定
奄流放醒となるように゛しである。従って、積分コンデ
ンサが放電を開始してその端子電圧ｖｃがＯになるまで
の時間は、それが放電を開始したときの端子電圧、すな
わち信号ＲＡ　Ｍ　Ｉ）　Ｓ　’１’　Ａ　ＲＴが１１
［、＋＋になっている期間１ｃにおいて与えられた未知
電圧Ｖｘ（このときはＶｘ　＝　Ｖ謬）に比例した値１
ｘ（同じ＜　ｔｘ＝　ｔｎＥｖ）となる。

そして、この時間ｔ３：中だけ信号ＣＯＵ　Ｎ　Ｔが供
給されるのであるから、この信号に含まれているクロッ
クパルスの数は、結局、時間ｔよ：　ｔＲＥＦを表わす
データとなり、この結果、ｃｌ、Ｃ２の出力Ｑｏ−Ｑｔ
のデータは、信号ＣＯＭＰＯＵＴが”Ｌ”に戻ったとき
には、この時間ｔ３：”　ｔＲＥＦを表わすカウント値
を示すことになる。

次に、ＲＧＩは、上述のように、８バイトのものであり
、その書込位置指定用の制御人力ＳＴＢ。

〜ＳＴＢ、のいずれか１つにパルスが入力されると、そ
のときにデータ入力Ｄｏ％Ｄ、に与えられていた１バイ
ト分のデータを取込み、それを入力で指定された記憶位
置に書込んで格納すると共に、その続出位置指定用の制
御人力Ｇｏ　”Ｃ７のいずれか１つにパルスが入力され
ると、この入力に対応した記憶位置に格納されている１
バイト分のデータを読出し、それをデータ出力Ｑｏ−Ｑ
７に取出すように動作する。

そこで、まず、ＲＧＩに対するデータの書込みについて
説明すると、この１（Ｇ１に対するデータの書込位置を
指定する入力Ｓ　Ｔ　Ｂｏ　−８’ｒ　Ｂ７に対する信
号は、ＤＣＩ、ＤＣ２のデコード出力によって与えられ
るようになっており、かつ、これらＤｅｌ、ＤＣ２のデ
コート入力は、Ａ／Ｄ４ｏに対するチャンネルセレクト
用の信号ど同じくＣ１のカウント出力となっており、従
って、とのＲＧＩの各バイト毎の書込指定位置は、Ａ／
Ｄ４Ｑのチャンネルに対応してそれぞれ独立に与えるこ
とができ、この実施例ではＡ　／　Ｄ　４０のチャンネ
ル番号とＲＧｌの制御人力ＳＴＢの番号とを一致させで
ある。

また、ＤＣＩ、ＤＣ２によるデコード出力Ｒ８゜〜Ｉｔ
ｓ７の発生タイミングは信号ＷＩＬＩＴＥＥＮＡによっ
て与えられるようになっているが、この信号ＷＲＩ　Ｔ
ＥＥＮＡは第５図に示すように、各チャンネル選択期間
の終了時点の近傍付近、つまり各信号ＩＮＣの僅かに前
で信号ＬＯＡＤより早い時点ごとに発生させられるよう
になっている。

この結果、■の信号ＩＮＴが発生し、チャンネル７が選
択され、これにより時間ｔ　ＲＥＦに対応したパルスカ
ウントデータがＣ２、Ｃａのカウント出力Ｑｏ＝Ｑｙに
現われたあと、信号ＷＲＩＴＥＥＮＡが発生したタイミ
ングで、この時間ｔＲＥＦを表わすカウントデータがＲ
Ｇｌの制御人カ葉ｎ７で指定された記憶位置に書込まれ
ることになる。

その後、■で示す信号ＩＮＣが発生すると、ＣＩの出力
Ｑｏ＝Ｑ２は全て０”になり、チャンネル０が選択され
、この期間ではＡ／Ｄ４Ｑのオフセット電圧ＶＯＪ’に
対応した時間ｔｘ＝ｔｏｓを表わすカウントデータがＲ
ＧＩの制御人力酊０で指定される記憶位置に書込まれる
。

さらに、■で表わされる信号ＩＮＣが発生すると、Ａ／
Ｄ４０の６チヤンネル分のアナ目グ入力の５ちのＣＨｌ
のアナログデータ（電圧）を表わすカラ′”ントデータ
がＲＧＩの制御入力酊１で指定される記憶位置に書込ま
れ、以下、順次、４６号ＩＮＣが現われるごとにＣＨ２
〜ＣＨ６のアナログ電圧を表わすカウントデータがＲＧ
Ｉの対応する記憶位１４に書込まれることになる。

従って、この実施例によれば、信号ＩＮＣが現われるご
とに順次、Ａ／Ｄの基準電圧、オフセット′眠圧、Ｃ［
１１からＣ１１６のアナログ電圧のそれぞれを表わすカ
ウントデータがそれぞれ几Ｇ１の対応する記憶位置に書
込まれることになり、それぞれのカウント値は信号ＩＮ
Ｃが８個現われるごとに１回、更新されていることにな
る。

次に、Ｉ’ｔＧ１からのデータの読取りについて説明す
る。

第３図で説明したように、シフトレジスタ１０４には、
このシフトレジスタを含むＬＣＬＪ、例えば第２図のＬ
ＣＵ３２がデータ受信モードで動作したときに、ＣＣ［
Ｊｌｏから伝送されてきた２４ビツトのデータＱｏ　＝
Ｑ２ｇが格納されるが、このときのシフトレジスタ１０
４内でのデータフォーマットは第６図（α）Ｋ示すよう
になっており、そのＱ８ビットからＱｌｏ　ビットまで
の３ビツトにはＣＯＯ側で指定したチャンネル選択用の
データが入れである。

一方、第４図に示すように、ＳＲ３の中力Ｑ８〜ＱＩＧ
は３ビツトのＲＧ２０入力Ｄｏ％Ｄ、に接続されている
。

そこで、ＣＣＵＩＯからの１回分のデータの受信を終り
、２４ビツトの受信データがシフトレジスタ１０４に格
納された時点以後の所定の時点で信号Ｗ　ＲＩ　１’　
Ｅ　Ｓ　Ｔ　ＢがＲＧ２に供給されると、ＣＣＵＩＯか
ら伝送されたチャンネル指定用の３ビツトのデータがこ
のＲＧ２にラッチされ、その出力Ｑ。

〜Ｑ２に現われる。

そして、このＲＧ２の出力Ｑｏ”Ｑｚと信号ＲＥＡＤＥ
ＮＡによりＤＣ３，ＤＣ４がデコード動作を行ない、そ
の８つの出力Ｒ８，〜Ｒ８７の１つに信号ＲＥ　Ａ　Ｄ
　Ｅ　Ｎ　Ａと同じタイミングのチャンネルセレクト信
号が発生し、ＲＧＩの続出位置指定人力Ｇ（１−０７の
１つに信号を供給する。

従ッテ、ＲＧＩの出力Ｑｏ　”Ｑｙには、信号ＲＥＡＤ
ＥＮＡが発生したタイミングで、シフトレジスタ１０４
のＱ８〜Ｑｓｏビットに格納されてＣＣＵＩＯから伝送
されてきたチャンネルセレクトデータに対応したチャン
ネルのカウントデータが読出されることになり、これが
信号ＲＥ　Ａ　Ｄ　Ｅ　Ｎ　Ａによって並列読取動作状
態にされているＳＲＩ〜ＳＲ６のうちの並列人力Ｄｏ−
１）、に入力され、シフトレジスタ１０４のＱｏビット
からＱ７ビツトに格納されることになり、その後、この
シフトレジスタ１０４を含むＬＣＵ３２が送信モードに
なったとき、シフトレジスタ１０４から直列に読出され
、第６図（ｈ）に示すフォーマットでｃｃｕｉｏに伝送
されてゆくことになり、この結果、ＣＣＵＩＯは、ＬＣ
Ｕ３２の）ＬＧＩに格納されている８チヤンネルのデー
タを任意に選択して任意のタイミングでそれぞれ独立し
て取込むことができることになる。

そこで、ＣＣＵＩＯはＬＣＵ３２の積分型Ａ／Ｄ４０か
ら取り込まれ、ＲＧＩに更新状態で格納されているカウ
ントデータを順次ｔｌｉ１．取り、次式にしだがつた処
理を行なうことにより、６チヤンネルのアナログデータ
な全て読取ることができる。

ここで、ＶＲＥＦは、既に説明したように、積分型Ａ／
Ｄ４Ｑの基準電圧であるから、予じめ定数として与えて
おくことができるものである。

従って、ＣＣＵＩＯは、必要なチャンネルを選択し、１
ｘ＝　ｔｃｈｘとしてやればＡ／Ｄ４Ｑの入力ＣＨＩの
アナログデータを、そして＠ｘ”ｔｃｈｚとしてやれば
入力ＣＨ２のアナログデータなそれぞれ任意に取込むこ
とができ、１チヤンネルから６チヤンネルまでのアナロ
グデータな取込むことができる。

そして、この実施例によれば、積分型Ａ／Ｄの変換結果
からデータを得るための処理の一部をＣＯＯ側に設ける
ことができ、このため、積分型のＡ／Ｄを用いた場合で
もＬＣＵ側に必要な機能をあまり増加させなくて済み、
システムのコストアップを少くすることができる。

ところで、積分５Ａ／ｌ）の基準電圧稲ｉとオ７セット
電圧■。、についてみると、これらはＡ／Ｄが動作中に
それ種変化するものではなく、特に基準電圧ＶＲＩｌｉ
ｉＦについてはほとんど変化しない場合が多い。従って
、これらを表わすデータｔＲＥＦやｔ。。

については、伝送システム立上げ時、つまり自動車に適
用した場合にはエンジン始動スイッチをオンにしたとき
にＣ６０側に取込んだあと、それをストアしておき、以
後は各チャンネルのアナログデータを表わすデータｔｃ
ｈｔ〜（ｃｈｓの取込みびん度よりも小さいびん度で取
込み、ストアしてあったデータの更新を行なうようにし
てもよく、或いは電源電圧や温度が変化したときなど、
動作条件が変化したときなど、必要なときだけＣＣＵ　
１１１１１に取込むようにしてやってもよい。

〔発明の効果〕

以上説明したように、本発明によれば、積分型Ａ／Ｄの
変換動作に必要なデータを全てＣ６０側に伝送すること
ができるから、積分型Ａ／Ｄの積分出力からディジタル
データを得るのに必要な処理機能の一部をＣ６０側にも
たせることができ、従来技術の欠点を除き、積分型のＡ
／Ｄを用いた場合でもＣＩＭのコストアップ分が少く、
システムのローコスト化に役立つアナログデータ伝送方
式を容易に提供することができる。

【図面の簡単な説明】

第１図は自動車内集約配線システムの一例を示すブロッ
ク図、第２図は本発明によるアナログデ　・−夕伝送方
式が適用された伝送システムの一実施例を示す全体ブロ
ック図、第３図は端末処理装置の一実施例を示すブロッ
ク図、第４図は端末処理装置のさらに具体的な一実施例
を示すブロック図、第５図は動作説明用のタイムチャー
ト、第６図（α）。（ｈ）はデータフォーマットの一例を示す説明図である
。４０・・・・・・積分ｍＡ／Ｄ　、　１０４・・・・・
・シフトレジスタ。１０６・・・・・・Ａ／Ｄ制御回路、Ｒ８’ｌ〜Ｒ８６
・・・・・・４ビツトのシフトレジスタ、ＲＧＩ・・・
・・・８バイトのレジスタ、ＲＧ２・・・・・・３ビツ
トのレジスタ、ＣＩ〜Ｃ３・・・・・・３ビツトのカウ
ンタ、ＤＣ’ｌ〜ＤＣ４・・・・・・４ビツトのデコー
ダ。代理人　弁理士　武　顕次部（ほか１名）第１図ＣＵ第２図５７．５８

Claims

【特許請求の範囲】１、積分型アナログ・ディジタル変換器を備え、端末側
から中央側へのアナログデータの伝送をディジタル化し
て行なうようにした伝送方式において、上記積分型アナ
ログ・ディジタル変換器の積分出力をそのままディジタ
ルデータとして中央側に伝送し、中央側でデータ処理を
行なうように構成したことを特徴とするアナログデータ
伝送方式。２、特許請求の範囲第１項において、上記ディジタルデ
ータとして伝送すべき積分出力が、アナログ入力データ
による上記積分型アナログ・ディジタル変換器の積分出
力と、これに加えて積分型アナログ・ディジタル変換器
の基準電圧及びオフセット電圧の少くとも一方の積分出
力を含み、これらを順次繰返し伝送するように構成した
ことを特徴とするアナログデータ伝送方式。