JPS60169964A - ホストコンピユ−タ用バツフア装置 - Google Patents

ホストコンピユ−タ用バツフア装置

Info

Publication number
JPS60169964A
JPS60169964A JP2549284A JP2549284A JPS60169964A JP S60169964 A JPS60169964 A JP S60169964A JP 2549284 A JP2549284 A JP 2549284A JP 2549284 A JP2549284 A JP 2549284A JP S60169964 A JPS60169964 A JP S60169964A
Authority
JP
Japan
Prior art keywords
host computer
parallel
data
serial
buffer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2549284A
Other languages
English (en)
Inventor
Kazuhiko Mikami
一彦 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2549284A priority Critical patent/JPS60169964A/ja
Publication of JPS60169964A publication Critical patent/JPS60169964A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ホストコンピュータに外部接続機器を接続す
るためのホストコンピュータ用バッファ装置に関する。
〔従来技術〕
従来では、一般にホストコンピュータと外部機器との間
KFiバッファ装置が設けられておらず、そのためその
外部機器の動作速度が低速の場合には、ホストコンピュ
ータに待ち時間が発生し、ホストコンピュータの有効利
用を図ることができないという問題があった。
一方、ホストコンピュータにプリンタを接続する場合に
は、ホストコンピュータからの並列出力を一時記憶し、
プリンタの動作速度に合わせて出力するプリンタバッフ
ァ装置があるが、このバッファ装置はホストコンピュー
タからの出力を受けるのみであシホストコンピュータに
データを入力することはできない。
また、ホストコンピュータが外部機器との間で直列にデ
ータの入出力動作を行なう場合、並列に入出力動作を行
なう場合に比べ非常に低速であシ、バッファ装置を設け
ても、この直列伝送速度で全体の速度が決まってしまう
という欠点がある。
〔発明の目的〕
本発明は、上述の問題に鑑みてなされたもので、その目
的は従来のプリンタバッファとしての機能を備えるとと
もに外部直列接続機器に対してもホストコンピュータの
待ち時間を削臓することができるバッファ装置を提供す
ることである。
〔発明の構成〕
前述の目的を達成するため、本発明によるホストコンピ
ュータ用バッファ装置は、ホストコンピュータに接続さ
れた第1直列入出力部及び並列入力部と、外部接続機器
に接続された第コ直列入出力部及び並列出力部と、ホス
トコンピュータからの出力を一時的に記憶する記憶部と
、前記各部に接続された処理部とから構成される。
〔発明の効果〕
本発明のホストコンピュータ用バッファ装置では、第1
直列入出力部及び第コ直列入出力部が設けられているの
で、このバッファ装置をホストコンピュータと外部直列
接続機器との間に接続することによってホストコンピュ
ータの有効利用を図る仁とができる。特に外部直列接続
機器の動作速度が遅い場合には、記憶部を利用すること
によシホストコンピュータの待ち時間を短縮できる。一
方、外部直列接続機器の動作速度が速い場合であっても
処理部の動作速度は直列伝送速度に比べて非常に高速な
ので、本′発明のバッファ装置を通ることにより生ずる
遅れはほとんど問題にならない。
また本発明のバッファ装置には、並列入力部、並列出力
部及び記憶部が設けられているので、従来のようにプリ
ンタバッファ装置として使用することもできる。さらに
、ホストコンピュータから外部直列接続機器へ伝送する
データが長い場合には前記並列入力部及び並列出力部を
利用することによって伝送時間を短縮することができる
また、バッファ装置の直列出力部と外部直列接続機器と
の距離が非常に遠い場合、この間の直列伝送路は、ホス
トコンピュータとバッファ装置の直列入力部との間の直
列伝送路よシも信頼性が落ちるため、複雑なハードウェ
ア及び複雑なプロトコルが必要となるが、これも本願発
明のバッファ装置内に組み入れることによシホストコン
ピュータに負担をかけずに長距離伝送が実現できる。
さらに、記憶部のメモリ容量を充分大きくすれば、外部
直列接続機器の動作及びプリンタの動作を並行して行な
わせることができる。すなわち、ホストコンピュータか
らのデータを第1直列入力及び並列入力を介して入力さ
せて記憶部に一時的に記憶させた後、外部直列接続機器
及びプリンタの動作速度に応じて第1直列出力及び並列
出力を介して並行してデータが出力される。
〔実施例〕
第1図は本発明のホストコンピュータ用バッファ装置の
実施例を示している。第1図に示すようにバッファ装置
1はホストコンピュータ2の直列入出力及び並列出力に
接続して使用し、外部にはプリンタ3及び外部直列接続
機器4を接続する。
したが°りて図において5,6は直列伝送路、7゜8は
並列伝送路である。
バッファ装置1の内部構成は、第2図に示すように第1
直列入出力部9、第コ直列入出力部10、並列入力部1
1、並列出力部12、メモリ13及びCPU14から成
シ、前記直列入出力部9.10はaチャンネル、並列入
力部11及び並列出力部12は各/チャンネルで構成さ
れる。
次に第2図のバッファ装置1の動作について説明する。
マス、ホストコンピュータ2がプリンタ3用のプリント
出力データを出力する場合の動作について説明する。こ
の場合、ホストコンピュータは、まずこれから出力する
並列データ15がプリンタ3用のデータであることを直
列入出力データ16により直列伝送路5を介してバッフ
ァ装置1に通知する。それ以降は従来のプリンタバッフ
ァ装置と同じく、バッファ装置1は並列出力部12に入
力されるプリンタレディ信号1Tに係わらず並列入力部
11から出力されるレディ信号18を制御し、一方ホス
トコンピュータ2は並列入力データ15を並列伝送路7
を介して並列入力部11に高速で伝送し、伝送終了後、
次の仕事に移ることができる。バッファ装置1は、受信
した並列データ15をCPU14を介してメモリ13に
記憶し、その後プリンタレディ信号17を見ながら並列
出力部12よシ並列伝送路8を・介してプリンタ3へ並
列出力データ19を伝送する。この伝送は一般に低速で
行なわれる。
次に、ホストコンピュータ2が外部直列接続機器4用の
データを出力する場合の動作について説明する。この場
合には、ホストコンピュータが出力するデータの長短に
よってその動作が異なる。
ホストコンピュータが出力するデータが短い場合には、
従来通シ直列伝送路5を介して直列データ16が第1直
列入出力部9に入力され、その後CPUI 4を介し、
第コ直列入出力部10から直列伝送路6を介して外部直
列接続機器4へ直列データ20として出力される。この
場合、CPU14の動作速度は直列伝送速度に比べて極
めて高速なので、バッファ装置1を通ることKより生ず
る遅れは問題とならない。
一方ホストコンピュータ2が出力するデータが長い場合
には、ホストコンピュータ2は直列伝送路5によシ、そ
れ以降は並列伝送路7によシデータ伝送を行なうことを
バッファ装置1に通知する。
したがってそれ以後はホストコンピュータ2は並列伝送
路7を通して並列データ15を送ることになるが、バッ
ファ装置1からの出力は前述の場合と同様に直列伝送路
6を通して行なわれる。、したがってこの場合にはCP
LIにおいて並列データを直列データに変換する処理が
行なわれる。このように並列伝送路Tを用いれば直列伝
送路5を用いる場合に比べて非常に高速で伝送すること
ができ、ホストコンピュータ2が伝送作業を早く終了す
ることができるのでホストコンピュータに対する待ち時
間を短縮することができる。
並列伝送路7はホストコンピュータ側では一般にプリン
タ出力専用なので、ホストコンピュータ2にデータを入
力する場合には使用できない。従ってホストコンピュー
タ2が直列データ16を入力する場合は、従来通シ直列
伝送路5を使用するが、ホストコンピュータ2からプロ
グラムを伝送する場合等、出力データが入力データに比
べて著しく長い場合には非常に有効である。
以上、ホストコンピュータ2からプリンタ3及び外部直
列接続機器4にデータを伝送する動作を別々に説明した
が、バッファ装置1のメモリ13の容量を充分大きくす
れば、上記動作を並列して行なうことができる。
また、直列伝送路6が非常に長い場合には、直列伝送路
5に比べて伝送の信頼性が落ちるため、。
複雑なハードウェア及び複雑なプロトコルが必要となる
がそれもバッファ装置1内に組み入れることによシ、ホ
ストコンピュータ2に負担をかけずに長距離伝送が実現
できる。
【図面の簡単な説明】
第1図は本発明のバッファ装置と他の機器との接続を示
すブロック図、 第2図は本発明のバッファ装置の内部構成を示すブロッ
ク図である。 1°゛°バツフア装置、2・・・ホストコンピュータ、
3・・・プリンタ、 4・・・外部直列接続機器、5.
6・・・直列伝送路、7.8・・・並列伝送路、9・・
・第1直列入出力部、 10・・・第λ直列入出力部、 11・・・並列入力部、12・・・並列出力部、13・
・・メモリ、 14・・・cpu。 箒1図 窮2図 1 i

Claims (1)

    【特許請求の範囲】
  1. ホストコンピュータに外部接続機器を接続するためのホ
    ストコンピュータ用バッファ装置において、ホストコン
    ピュータに接続された第1直列入出力部及び並列入力部
    と、外部接続機器に接続された第コ直列入出力部及び並
    列出力部と、ホストコンピュータからの出力を一時的に
    記憶する記憶部と、前記各部に接続された処理部とから
    成るホストコンピュータ用ハツ7ア装置。
JP2549284A 1984-02-14 1984-02-14 ホストコンピユ−タ用バツフア装置 Pending JPS60169964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2549284A JPS60169964A (ja) 1984-02-14 1984-02-14 ホストコンピユ−タ用バツフア装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2549284A JPS60169964A (ja) 1984-02-14 1984-02-14 ホストコンピユ−タ用バツフア装置

Publications (1)

Publication Number Publication Date
JPS60169964A true JPS60169964A (ja) 1985-09-03

Family

ID=12167552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2549284A Pending JPS60169964A (ja) 1984-02-14 1984-02-14 ホストコンピユ−タ用バツフア装置

Country Status (1)

Country Link
JP (1) JPS60169964A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436327A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Optical printer controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436327A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Optical printer controller
JPH0570855B2 (ja) * 1987-07-31 1993-10-06 Hitachi Ltd

Similar Documents

Publication Publication Date Title
US7082481B2 (en) Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput
JPH01133167A (ja) データ転送ドライバ
JPS60169964A (ja) ホストコンピユ−タ用バツフア装置
US5842044A (en) Input buffer device for a printer using an FIFO and data input method
US5907719A (en) Communication interface unit employing two multiplexer circuits and control logic for performing parallel-to-serial data conversion of a selected asynchronous protocol
US6131176A (en) On-the-fly data integrity transfer system handling mixed block sizes
JPH1063617A (ja) シリアル通信装置
JPS6130300B2 (ja)
JPH05128049A (ja) 入出力制御装置
JP3726769B2 (ja) シリアルデータ処理装置
JP2581041B2 (ja) デ−タ処理装置
JPH0421149A (ja) Dmaデータ伝送装置
JPH02189049A (ja) 回線制御装置
JPS61150055A (ja) Dmaデ−タ転送方式
JPS61250762A (ja) デ−タ転送装置
JP2539517B2 (ja) 通信制御方法
KR20000014522A (ko) 압축 기능을 갖는 직접 메모리 액세스 컨트롤러
JPH0652517B2 (ja) データ処理装置
JPS6220041A (ja) デ−タ処理装置の非同期デ−タ転送回路
JPH0689248A (ja) シリアル通信回路
JPS6051751B2 (ja) 通信制御装置
JPS63132362A (ja) コマンド動作制御方式
JPS63185254A (ja) デ−タ転送制御装置
KR19980083459A (ko) 데이터버스 사이즈 조정 장치
JPH0277937A (ja) データ転送装置および方法