JPS60169293A - カラ−キラ−検波回路 - Google Patents
カラ−キラ−検波回路Info
- Publication number
- JPS60169293A JPS60169293A JP2275484A JP2275484A JPS60169293A JP S60169293 A JPS60169293 A JP S60169293A JP 2275484 A JP2275484 A JP 2275484A JP 2275484 A JP2275484 A JP 2275484A JP S60169293 A JPS60169293 A JP S60169293A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- common
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、テレビジ璽ン受像機及びビデオテープレコー
ダ等の色信号処理回路におけるカラーキ゛ラー検波回路
に関する。
ダ等の色信号処理回路におけるカラーキ゛ラー検波回路
に関する。
従来、色信号の有無を判別するためのカラーキラー検波
回路として第1図に示すような回路が一般に用いられて
いる。即ち、エミッタ抵抗島、馬を有する差動トランジ
スタ対1.2のペースを色信号Cの入力とし、これらト
ランジスタ1.2のそれぞれのコレクタに差動トランジ
スタ対3.4及び5.6のそれぞれの共通エミッタを接
続した構成を有している。トランジスタ3〜5の各ペー
スには前記色信号のバーストと同期した正弦波Sが入力
さ1れている。□トランジスタ1.2のエミッタ抵抗島
、几は電流理工。1に接続されており、この電流理工。
回路として第1図に示すような回路が一般に用いられて
いる。即ち、エミッタ抵抗島、馬を有する差動トランジ
スタ対1.2のペースを色信号Cの入力とし、これらト
ランジスタ1.2のそれぞれのコレクタに差動トランジ
スタ対3.4及び5.6のそれぞれの共通エミッタを接
続した構成を有している。トランジスタ3〜5の各ペー
スには前記色信号のバーストと同期した正弦波Sが入力
さ1れている。□トランジスタ1.2のエミッタ抵抗島
、几は電流理工。1に接続されており、この電流理工。
、はゲートパルスGPiJ″−/1イレベルの時のみ、
電流工。1を供給し、それ以外の時はオフとなっている
。トランジスタ3.6の共通コレクタには抵抗ルを介し
て電源Vccが供給され、トランジスタ4.5の共通コ
レクタには抵抗R1を介して電源Vccが供給されてい
る。トランジスタ4.5のコレクタの接続点はスイッチ
7を介して比較器8の一方の入力に接続されている。こ
の比較器8の一方の入力側にはホールドコンデンサC1
が接続されており、他方の入力には基準電圧■、が印加
されている。
電流工。1を供給し、それ以外の時はオフとなっている
。トランジスタ3.6の共通コレクタには抵抗ルを介し
て電源Vccが供給され、トランジスタ4.5の共通コ
レクタには抵抗R1を介して電源Vccが供給されてい
る。トランジスタ4.5のコレクタの接続点はスイッチ
7を介して比較器8の一方の入力に接続されている。こ
の比較器8の一方の入力側にはホールドコンデンサC1
が接続されており、他方の入力には基準電圧■、が印加
されている。
トランジスタ4.5の共通負荷である抵抗&には第2図
0で示したような検波波形がスイッチ7がオフの時に現
われる。スイッチ7は第2図0で示したゲートパルスG
Pがハイレベルの時のみオンするようになっており、こ
のスイッチ7がオンすると抵抗島の端子電圧はゲートパ
ルスGPがハイレベルの期間ホールドコンデンサ01に
印加され、この抵抗島の端子電圧の平均値aがこのホー
ルドコンデンサCIにホールドされる。なお、第2図0
に示したゲートパルスのハイレベル期間は第2図(ト)
に示した色信号CのバーストBに同期している。
0で示したような検波波形がスイッチ7がオフの時に現
われる。スイッチ7は第2図0で示したゲートパルスG
Pがハイレベルの時のみオンするようになっており、こ
のスイッチ7がオンすると抵抗島の端子電圧はゲートパ
ルスGPがハイレベルの期間ホールドコンデンサ01に
印加され、この抵抗島の端子電圧の平均値aがこのホー
ルドコンデンサCIにホールドされる。なお、第2図0
に示したゲートパルスのハイレベル期間は第2図(ト)
に示した色信号CのバーストBに同期している。
なお、第2図0のma)(はトランジスタ4.5の共通
コレクタから出力される最大検波出力を示している。ホ
ールドコンデンサCIにホールドされた検波電圧は第3
図に示す如く色信号Cのバースト振幅が小さくなると低
くなるため、比較器8に入力された検波電圧がある基準
電圧■1以下になった時に色信号がないものとして、比
較器8の出力がカット(カラーキラー)される。この時
のバースト振幅レベルがキラーレベルKLである。
コレクタから出力される最大検波出力を示している。ホ
ールドコンデンサCIにホールドされた検波電圧は第3
図に示す如く色信号Cのバースト振幅が小さくなると低
くなるため、比較器8に入力された検波電圧がある基準
電圧■1以下になった時に色信号がないものとして、比
較器8の出力がカット(カラーキラー)される。この時
のバースト振幅レベルがキラーレベルKLである。
しかし、前記従来のカラーキラー検波回路では、色信号
の同じバースト振幅に対するゲート六ルス幅が広くなっ
たり、あるいはバーストの位置がずれてバースト信号の
検波期間か短くなったりすると、第3図の破線で示した
如く検波電圧が低くなってしまい、キラーレベルKLが
変動してしまう欠点が生じ、カラーキラー検波回路とし
ての伝記が不安定となる欠点があった。
の同じバースト振幅に対するゲート六ルス幅が広くなっ
たり、あるいはバーストの位置がずれてバースト信号の
検波期間か短くなったりすると、第3図の破線で示した
如く検波電圧が低くなってしまい、キラーレベルKLが
変動してしまう欠点が生じ、カラーキラー検波回路とし
ての伝記が不安定となる欠点があった。
本発明の目的は、上記の欠点に鑑本、正確で安定な動作
を行なうカラーキラー検波回路を提供することにある。
を行なうカラーキラー検波回路を提供することにある。
本発明は、色信号の有無を判別するカラーキラー検波回
路において、2個のトランジスタより成る差動対2組か
ら成る検波出力段に対し、これら差動対のエミッタ側に
接続される入力段に基準電圧を設け、入力信号がこの基
準電圧を越えた時に前記出力段から検波出力を取り出す
構成とすることにより、上記目的を連取するものである
。
路において、2個のトランジスタより成る差動対2組か
ら成る検波出力段に対し、これら差動対のエミッタ側に
接続される入力段に基準電圧を設け、入力信号がこの基
準電圧を越えた時に前記出力段から検波出力を取り出す
構成とすることにより、上記目的を連取するものである
。
以下本発明の一実施例を従来例と同一部には同一符号を
付して図面に従って読切する。第4図は本発明のカラー
キラー検波回路の一実施例を示した回路図である。色伯
゛号Cはエミッタ7オロワのトランジスタ9.10のペ
ースに入力されている。
付して図面に従って読切する。第4図は本発明のカラー
キラー検波回路の一実施例を示した回路図である。色伯
゛号Cはエミッタ7オロワのトランジスタ9.10のペ
ースに入力されている。
トランジスタ9のエミッタは抵抗島、電流源1.を介し
て接地され、トランジスタ10のエミッタは抵抗■4、
電流源IOSを介して接地されている。トランジスタ9
のエミッタ電位は差動トランジスタ対11.12のトラ
ンジスタ11のペースに入力され、トランジスタ10の
エミッタ電位は差動トランジスタ対13.14のトラン
ジスタ13のペースに入力されている。抵抗島と電流源
エエにより几工、fけレベルシフトした電位がトランジ
スタ14のベースに印加され、抵抗島と電流源■・3に
より烏Io/Lけレベルシフトした電位がトランジスタ
120ベースに印加されている。差動トランジスタ対1
1、工2の共通エミッタは電流理工。を介して接地され
、差動トランジスタ対13.14の共通エミッタは電流
理工。、を介して接地されている。トランジスタ11,
14の共通コレクタは差動トランジスタ対3.4の共通
エミッタに接地され、トランジスタ12.13の共通コ
レクタは差動トランジスタ対5.6の共通エミッタに接
続されている。
て接地され、トランジスタ10のエミッタは抵抗■4、
電流源IOSを介して接地されている。トランジスタ9
のエミッタ電位は差動トランジスタ対11.12のトラ
ンジスタ11のペースに入力され、トランジスタ10の
エミッタ電位は差動トランジスタ対13.14のトラン
ジスタ13のペースに入力されている。抵抗島と電流源
エエにより几工、fけレベルシフトした電位がトランジ
スタ14のベースに印加され、抵抗島と電流源■・3に
より烏Io/Lけレベルシフトした電位がトランジスタ
120ベースに印加されている。差動トランジスタ対1
1、工2の共通エミッタは電流理工。を介して接地され
、差動トランジスタ対13.14の共通エミッタは電流
理工。、を介して接地されている。トランジスタ11,
14の共通コレクタは差動トランジスタ対3.4の共通
エミッタに接地され、トランジスタ12.13の共通コ
レクタは差動トランジスタ対5.6の共通エミッタに接
続されている。
また、色信号Cに同期した正弦波Sはトランジスタ3.
5の共通ベースとトランジスタ4.6の共通ベースに入
力されている。トランジスタ3.6の共通コレクタには
抵抗ルを介して電源Vccが印加され、トランジスタ4
.5の共通コレクタには抵抗島を介して電源Vccが印
加されている。更に、トランジスタ4.5の共通コレク
タはスイッチ7を介して比較器8の一方の入力に入力さ
れ、この比較器8の一方の入力はホールドコンデンサC
1に接続され、他方の入力には基準電圧■1が印加され
ている。トランジスタエ1、入2の電流源−及びトラン
ジスタ13.14の電流理工、はゲートパルスGPがハ
イレベルの時のみ電流工い工6を流し・同時にゲートパ
ルスGPがハイレベルの時ノミスイッチ7は閉路し、ト
ランジスタ4.5の共通負荷属の電圧がホールドコンデ
ンサC1にホールドされ、このホールド電圧が比較器8
に入力されてカラーキラー制御が行なわれる。
5の共通ベースとトランジスタ4.6の共通ベースに入
力されている。トランジスタ3.6の共通コレクタには
抵抗ルを介して電源Vccが印加され、トランジスタ4
.5の共通コレクタには抵抗島を介して電源Vccが印
加されている。更に、トランジスタ4.5の共通コレク
タはスイッチ7を介して比較器8の一方の入力に入力さ
れ、この比較器8の一方の入力はホールドコンデンサC
1に接続され、他方の入力には基準電圧■1が印加され
ている。トランジスタエ1、入2の電流源−及びトラン
ジスタ13.14の電流理工、はゲートパルスGPがハ
イレベルの時のみ電流工い工6を流し・同時にゲートパ
ルスGPがハイレベルの時ノミスイッチ7は閉路し、ト
ランジスタ4.5の共通負荷属の電圧がホールドコンデ
ンサC1にホールドされ、このホールド電圧が比較器8
に入力されてカラーキラー制御が行なわれる。
次に本実施例の動作について説明する。色信号Cが十分
大きい場合、第5図囚で示した色信号のバーストも太き
(なる。このバーストが上記レベルシフトm R51,
I(aIesより十分太きいものとするト、トランジス
タ90ベースがハイレベルの時、トランジスタ11.1
4のベース電位が高く、これらトランジスタ11.14
はオン状態となる。
大きい場合、第5図囚で示した色信号のバーストも太き
(なる。このバーストが上記レベルシフトm R51,
I(aIesより十分太きいものとするト、トランジス
タ90ベースがハイレベルの時、トランジスタ11.1
4のベース電位が高く、これらトランジスタ11.14
はオン状態となる。
この時、トランジスタ100ペースはローレベルである
ため、トランジスタ12.13のベース電位は低くこれ
らトランジスタ12.13はオフ状聾となる。また、同
時に色信号Cに同期した正弦波Sによって、トランジス
タ3.50ベ一ス電位は冒(なり、トランジスタ4.6
のベース電位が低いため、トランジスタ3.5はオン、
トランジスタ4.6はオフとなっている。このため、負
荷&には電流源ムも1.の電流I。4、■。、は流れず
、トランジスタ4.5のコレクタ電圧(出力電圧)はハ
イレベル(Vcc )となっている。逆に、トランジス
タ9f7):−スミ位がローレベルでトランジスタ10
のベース電位がハイレベルの時は、トランジスタ12.
13はオンとなり、トランジスタ11.14はオフとな
る。更に、トランジスタ3.5がオフでトランジスタ4
.6がオンとなる。このため、やはり負荷R,には電流
■い工。。が流れず、トランジスタ4.5のコレクタ電
圧はハイレベルとなっている。
ため、トランジスタ12.13のベース電位は低くこれ
らトランジスタ12.13はオフ状聾となる。また、同
時に色信号Cに同期した正弦波Sによって、トランジス
タ3.50ベ一ス電位は冒(なり、トランジスタ4.6
のベース電位が低いため、トランジスタ3.5はオン、
トランジスタ4.6はオフとなっている。このため、負
荷&には電流源ムも1.の電流I。4、■。、は流れず
、トランジスタ4.5のコレクタ電圧(出力電圧)はハ
イレベル(Vcc )となっている。逆に、トランジス
タ9f7):−スミ位がローレベルでトランジスタ10
のベース電位がハイレベルの時は、トランジスタ12.
13はオンとなり、トランジスタ11.14はオフとな
る。更に、トランジスタ3.5がオフでトランジスタ4
.6がオンとなる。このため、やはり負荷R,には電流
■い工。。が流れず、トランジスタ4.5のコレクタ電
圧はハイレベルとなっている。
次に、色信号Cのバーストがない場合は、トランジスタ
9.1oのエミッタ電位が等しくなり、この場合もトラ
ンジスタ11.13のベース電位はハイレベルで、これ
らトランジスタ11.13はオンとなる。しかし、トラ
ンジスタ12,14のベース電位は凡工(至)、階−の
分だけレベルシフトしているため、これらトランジスタ
1’2.14はオフとなっている。一方、トランジスタ
3〜6は、トランジスタ3.5がオンの時トランジスタ
4.6がオフ、トランジスタ4.6がオフの時トランジ
スタ3.5がオンとなるが、そのいずれにおいても抵抗
R1、馬に電流Idは工。6が流れる。この時、l04
=IO11であるとすると、トランジスタ4.5の出力
電圧は(Vcc −R,I−の分だけ低いロウレベルと
なっている。第5図■は上記動作におけるトランジスタ
エ1.14の共通コレクタ電流変化を示し、第5図0は
上記動作におけるトランジスタ4.5のコレクタ電圧(
出力電圧〕の変化を示している。このようなトランジス
タ4.50出方電圧がローレベルの状y志は、電流工。
9.1oのエミッタ電位が等しくなり、この場合もトラ
ンジスタ11.13のベース電位はハイレベルで、これ
らトランジスタ11.13はオンとなる。しかし、トラ
ンジスタ12,14のベース電位は凡工(至)、階−の
分だけレベルシフトしているため、これらトランジスタ
1’2.14はオフとなっている。一方、トランジスタ
3〜6は、トランジスタ3.5がオンの時トランジスタ
4.6がオフ、トランジスタ4.6がオフの時トランジ
スタ3.5がオンとなるが、そのいずれにおいても抵抗
R1、馬に電流Idは工。6が流れる。この時、l04
=IO11であるとすると、トランジスタ4.5の出力
電圧は(Vcc −R,I−の分だけ低いロウレベルと
なっている。第5図■は上記動作におけるトランジスタ
エ1.14の共通コレクタ電流変化を示し、第5図0は
上記動作におけるトランジスタ4.5のコレクタ電圧(
出力電圧〕の変化を示している。このようなトランジス
タ4.50出方電圧がローレベルの状y志は、電流工。
、=I。、とすると、色信号のパース)!幅が2R,I
−下でもひき続き維持される。換言すれば、バースト振
幅が2&I−上でないと、トランジスタ4.5の出方電
圧はローレベルのままということになる。
−下でもひき続き維持される。換言すれば、バースト振
幅が2&I−上でないと、トランジスタ4.5の出方電
圧はローレベルのままということになる。
第6図はI@4図の回路におけるバースト振幅とホール
ドコンデンサC1のホールド電圧との関係を示したもの
である。バースト振幅が2&I、、(キラーレベルK
L’ )以下の時ホールド電圧はVcc −R。
ドコンデンサC1のホールド電圧との関係を示したもの
である。バースト振幅が2&I、、(キラーレベルK
L’ )以下の時ホールド電圧はVcc −R。
I−一定レベルとなり、バースト振幅がキラーレベルK
Lより大きくなるとホールド電圧は急激に上昇してい(
。即ち、これは検波の入力段に基準電圧(2鳥Iw)を
設けることによりて、検波感度を大きくできることを意
味しており、例えばゲートパルス幅等が大きくトランジ
スタ4.5の出力電圧にばらつきがあっても第6図の破
線に示す如く、キラーレベルKLは一定で出力電圧のば
らつきの影響がほとんどな(なる。
Lより大きくなるとホールド電圧は急激に上昇してい(
。即ち、これは検波の入力段に基準電圧(2鳥Iw)を
設けることによりて、検波感度を大きくできることを意
味しており、例えばゲートパルス幅等が大きくトランジ
スタ4.5の出力電圧にばらつきがあっても第6図の破
線に示す如く、キラーレベルKLは一定で出力電圧のば
らつきの影響がほとんどな(なる。
本実施例によれば、色信号Cのバーストが2馬Io!(
又は2Ra&)以下の時はトランジスタ12.14をオ
フ状態として、トランジスタ4.5の出力電圧をローレ
ベルとする基準電圧を色信号Cの入力段に設けたことに
より、色信号のバースト振幅に対するゲートパルスのパ
ルス幅の変化、あるいは色信号のバーストの位置のずれ
による検波期間の短縮等によって、キラーレベルKLが
ほとんど変動することがなく、常に正確で安定なカラー
キラー動作を行なうことができる。
又は2Ra&)以下の時はトランジスタ12.14をオ
フ状態として、トランジスタ4.5の出力電圧をローレ
ベルとする基準電圧を色信号Cの入力段に設けたことに
より、色信号のバースト振幅に対するゲートパルスのパ
ルス幅の変化、あるいは色信号のバーストの位置のずれ
による検波期間の短縮等によって、キラーレベルKLが
ほとんど変動することがなく、常に正確で安定なカラー
キラー動作を行なうことができる。
なお、上記実施例ではカラーキラー検波回路について説
明したが、この同じ回路なAPC(オートマチイック7
エイズコントロールノルーズにおける同期検波器として
使用することができ、この同期検波器においてもその入
力段に基準電圧を設けることにより、ノイズやクロスト
ーク等の外乱に対する感度を下げて動作を安定にするこ
とができる。
明したが、この同じ回路なAPC(オートマチイック7
エイズコントロールノルーズにおける同期検波器として
使用することができ、この同期検波器においてもその入
力段に基準電圧を設けることにより、ノイズやクロスト
ーク等の外乱に対する感度を下げて動作を安定にするこ
とができる。
以上記述した如く本発明のカラーキラー検波回路によれ
ば、回路の色信号入力段に基準電圧を設け、この基準電
圧以下のバースト振幅に対しては回路の出7Jレベルを
ローレベルとして色信号出力をカットし、バースト振幅
が基準電圧以上になった時に回路の出力レベルを上げて
色信号出力を出力することにより、カラーキラーレベル
の変動がほとんどない正確で安定な動作を行ない得る効
果がある。
ば、回路の色信号入力段に基準電圧を設け、この基準電
圧以下のバースト振幅に対しては回路の出7Jレベルを
ローレベルとして色信号出力をカットし、バースト振幅
が基準電圧以上になった時に回路の出力レベルを上げて
色信号出力を出力することにより、カラーキラーレベル
の変動がほとんどない正確で安定な動作を行ない得る効
果がある。
第1図は従来のカラーキラー回路の一例を示した回路図
、第2図は第1図の回路の動作波形図、第3図は第1図
の回路におけるバースト振幅とホールドコンデンサのホ
ールド電圧との関係を示した図、第4図は本発明のカラ
ーキラー検波回路の一実施例を示した回路図、第5図は
第4図に示した回路の動作波形図、第6図は第4図の回
路におけるバースト振幅とホールドコンデンサのホール
ド電圧との関係を示した検波特性図である。 3.4.5.6.11.12.13.14−トランジス
タ8・・・比較器 C4・−ホールドコンデンサエエ、
ム3、工6、工。、・・・電流源&、烏、烏、鳥・・・
抵抗 代理人 弁理士 則 近 憲 佑 (ほか1名) 第1図 第2図 第3図 第4図 第5図 第6図 KL ハーメ、r棟惜
、第2図は第1図の回路の動作波形図、第3図は第1図
の回路におけるバースト振幅とホールドコンデンサのホ
ールド電圧との関係を示した図、第4図は本発明のカラ
ーキラー検波回路の一実施例を示した回路図、第5図は
第4図に示した回路の動作波形図、第6図は第4図の回
路におけるバースト振幅とホールドコンデンサのホール
ド電圧との関係を示した検波特性図である。 3.4.5.6.11.12.13.14−トランジス
タ8・・・比較器 C4・−ホールドコンデンサエエ、
ム3、工6、工。、・・・電流源&、烏、烏、鳥・・・
抵抗 代理人 弁理士 則 近 憲 佑 (ほか1名) 第1図 第2図 第3図 第4図 第5図 第6図 KL ハーメ、r棟惜
Claims (1)
- 各エミッタがエミッタ抵抗を介して第1、第2の電流源
に接続される第1、第2のトランジスタと、第1のトラ
ンジスタのエミッタ電圧を一方のトランジスタのベース
入力とし、第2のトランジスタのエミッタ抵抗降下電圧
を他方のトランジスタのベース入力とし、共通エミッタ
が第3の電流源に接続される第3、第4のトランジスタ
から成る差動対と、第2のトランジスタのエミッタ電圧
を一方のトランジスタのベース入力とし、第1のトラン
ジスタのエミッタ抵抗降下電圧を他方のトランジスタの
ベース入力とし、共通エミッタが第4の電流源に接続さ
れる第5、第6のトランジスタから成る差動対と、第3
、第6のトランジスタの共通コレクタが共通エミッタに
接続された第7、第8のトランジスタから成る差動対と
、第4、第5のトランジスタの共通=レクタが共通エミ
ッタに接続された第9、第10のトランジスタから成る
差動対とを具備し、第1、第2のトランジスタのベース
間に第1の信号を入力し、第7、第9のトランジスタの
共通ベースと第8、第10のトランジスタの共通ベース
間に前記第1の信号に同期した第2の信号を入力し、第
7、第10のトランジスタの共通コレクタと第8、第9
のトランジスタの共通コレクタにそれぞれコレクタ抵抗
を介してコレクタ電圧を印加し、第1の信号が低レベル
の時、第3、第5のトランジスタはオンで第4、第6の
トランジスタはオフとなるように第1.第2のトランジ
スタの各エミッタ抵抗降下電圧を設定してこれを基準電
圧とし、第7、第1O又は第8、第9のトランジスタの
共通コレクタから出力信号を取り出すようにしたことを
特徴とするカラーキラー検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275484A JPS60169293A (ja) | 1984-02-13 | 1984-02-13 | カラ−キラ−検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275484A JPS60169293A (ja) | 1984-02-13 | 1984-02-13 | カラ−キラ−検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169293A true JPS60169293A (ja) | 1985-09-02 |
| JPH0374875B2 JPH0374875B2 (ja) | 1991-11-28 |
Family
ID=12091470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275484A Granted JPS60169293A (ja) | 1984-02-13 | 1984-02-13 | カラ−キラ−検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169293A (ja) |
-
1984
- 1984-02-13 JP JP2275484A patent/JPS60169293A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374875B2 (ja) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPS60169293A (ja) | カラ−キラ−検波回路 | |
| JPS5915526B2 (ja) | 単安定マルチバイブレ−タ | |
| US4266199A (en) | Linear alternating-current amplifier | |
| JPH0441531B2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPS6133483B2 (ja) | ||
| KR910005814Y1 (ko) | 아날로그 영상신호 및 티티엘 영상신호 입력 처리회로 | |
| KR920007127Y1 (ko) | 드롭아웃 검출회로 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| KR940004079Y1 (ko) | 블랙 화이트 노이즈 제거회로 | |
| JP3221058B2 (ja) | 整流回路 | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0216042B2 (ja) | ||
| JP2590977B2 (ja) | 過電流検出回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| SU843205A1 (ru) | Амлитудный ограничитель импульсов | |
| JPH0744399B2 (ja) | Btl接続プツシユプル増幅器 | |
| JPS60229507A (ja) | ミユ−ト回路 | |
| JPH057887B2 (ja) | ||
| EP0092116A1 (en) | Clipper circuit and signal comparator employing same | |
| JPS6224990B2 (ja) |