JPS60167380A - 半導体不揮発性記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電気的に情報の書込みおよび消去が可能で、か
つ情報の保持に外部より電力を与える必要のない記憶効
果をもつ半導体装置に関するもので、特にゲート電極下
の絶縁膜と浮遊ゲート電極の構造の改良に関するもので
あって、集積回路化可能ならびにその製造工程が簡易化
された半導体不揮発性記憶装置に関する。

〔発明の背景〕

従来、半導体不揮発性記憶装置に関しては、基本的な、
構成を示した例はあっても、具体的に製造する場合の問
題点を解決する例は無かった。

例えば、特開昭４７−６２６１号公報に示された技術も
、半導体不揮発性記憶装置の基本構成に関するものであ
り、実際の製造上の問題点については言及していない。

したがって、実際の製品として、信頼性の高い製品を得
ることは、困難であった。

〔発明の目的〕

本発明は、上記欠点を解決し、信頼性の品い製品を簡略
な工程で提供することを目的とする。

〔発明の概要〕

本発明はたとえば第１図に示したような二層ゲート絶縁
膜をもつ浮遊ゲート方式の記憶素子を与える。すなわち
第１図に与えた記憶素子では、ゲート絶縁膜７および８
と浮遊ゲー１−６とがチャネル領域４と同一形状でしか
も同−重なり位置に設けられており、チャネル領域４上
の構造は一様であり、しかもソース領域２およびドレイ
ン領域３と浮遊ゲーｈ　６との重なり部分はほとんど存
在していないか、極めてわずかである。

〔発明の実施例〕

以下本発明を図面および実施例によってさらに詳細に説
明するが、これらは例示にすぎず、本発明の精神を逸脱
することなくいろいろな変形があり得ることは勿論であ
る。また説明の都合上、図面は要部を拡大して示しであ
るので注意を要する。

第２図乃至第４図および第１図は本発明による記憶素子
の一実施例を示し、第１図に示した構造を実現する工程
を説明するものである。また本実施例は直接トンネル注
入型浮遊ゲート方式の記憶素子に関するものであるが、
製造工程においてその仕様条件を少し変えるのみで、他
の方式すなわちファウラー・ノードハイム・トンネル注
入型浮遊ゲート方式の記憶素子が容易に実現されること
は明らかである。本発明の主旨はゲート絶縁膜７および
８と浮遊ゲート６とをチャネル領域と同一形状で同−重
なり位置に形成するところにあり、その製造工程も従来
の記憶素子の製造工程にくらべて簡易化されている。

半導体基板１は、Ｐ導電型、比抵抗１０Ω・ｃｍ面方位
（’１００）面のシリコン基板である。第２図は、半導
体基板１上に、酸素ガスと窒素ガスの流量比が１０−３
の酸化雰囲気中、ｉｏｏ、ｏ℃で１５分間熱酸化をおこ
ない厚さ２７人の熱酸化膜５を形成し、しかる後半導体
基板１をすみやかにシリコン薄膜形成装置内に移し、上
記熱酸化膜５上全面に多結晶シリコン薄膜６を形成する
。シリコン薄膜形成装置においては、Ｎ　ガス３０Ｑ／
画、Ａｒ希釈の４％５ｉＩ（ガス０　、２　（１／　＋
ｎｍよりなる割合の混合気体を横型反応管中の基板１の
位置に導入し、回度６００℃で ＳｉＨ−＋Ｓｉ＋２Ｈ なる反応を生せしめ、約７５０人の多結晶シリコン薄膜
６を形成する。上記の条件における薄膜６の堆積素度は
７５人／　ｍｍである。しかる後、上記半導体基板１を
湿式熱酸化炉に挿入し、上記多結晶シリコン薄膜６上全
面を酸化し、上記薄膜６の一部をシリコン酸化膜とし、
絶縁膜７を形成する。

上記第１ゲート絶縁膜７に用いるシリコン酸化膜の形成
には酸素ガスを９０℃に加熱した脱イオン純水中を通過
させたものを酸化炉に導く、いわゆる湿式酸化法を用い
、酸化温度８００℃で１５分間上記薄膜６を酸化させ、
第１ゲート絶縁膜７であるシリコン酸化膜を２００人形
成する。しかる後上記半導体基板１を、従来の半導体製
造技術にしたがって、第２ゲート絶縁膜８としてシリコ
ン窒化膜が５００人となるように堆積する。

本実施例において、第２ゲート絶縁膜８として用いる材
料が、同時に酸化を防止する材料であることについては
シリコン窒化膜を用いることが可能であり、シリコン窒
化膜が酸化防止材料であることについては、たとえば雑
誌「電子材料」１９７３年１１月号において［選択酸化
（ＳＯＰ）法によるＭＯ３ＬＳＩＪの記事に詳細に述べ
られている。

以上第２図に示しである構造を実現する工程を説明した
が、これまでの工程では一度もホト・エツチング工程を
経ていない。以下述べることから明らかになるであろう
が、第２ゲー１〜絶縁膜８として酸化を防止する材料を
用いたのは、上記絶縁膜８をマスクとして拡散工程や酸
化工程を終る際チャネル領域上の構造がそれらの製造工
程によって影響を受けないためである。すなわち、上記
絶縁膜８は以下に述べるように拡散マスクおよび酸化マ
スクとして用いられている。

第３図は、第２図の１１を実現した後、チャネル領域４
に相当する基板１上に、公知の半導体製造技術を用いて
、ホト・エツチング技術によって第２図において形成し
た薄膜５乃至８を残し、しかる後、絶縁膜８をマスクに
して従来の拡散技術を利用してｎ形不純物を選択拡散し
、ソース領域２およびドレイン領域３を形成する工程ま
でを説明している。

第４図は、第３図の構造を実現した後、上記半導体基板
１を湿式酸化法により酸化温度９２０°Ｃで３０分間酸
化をおこない厚さ１５００人の熱酸化膜１０をソース領
域２およびドレイン領域３上に形成する。このとき、第
２ゲート絶縁膜８として用いた窒化シリコン膜は酸化を
防止する材料になっていることから、この絶縁膜８上に
は新たに酸化膜は成長しないか、あるいは成長していて
も極めてその成長速度が遅いため、絶縁膜８上に成長す
る酸化膜１１は極めて薄い。この酸化膜１１は除去せず
に残しても残さなくともどちらでもよく、製造工程上の
自由度をもっている。

しかる後、従来の半導体製造技術にしたがって接触孔の
ホ１へ・エツチングをおこなってから、全面にＡＱ金金
属蒸着し、しかる後写真蝕刻法を用いて、電極９を形成
したのが第１図に説明されている。

以上述べてきた製造方法にしたがって、本発明が提供す
るところの第１図に示した新規な構造の半導体装置が実
現できた。上記した実施例では、本発明の詳細な説明す
る要部のみに着目して、その製造工程を述べたが、本発
明の記憶素子の製造方法によれば、集積回路化する場合
についてもその製造工程は従来の半導体製造工程よりも
容易であることに変りはない。すなわち、第２ゲー１へ
絶縁膜として用いた材料が、フィールド酸化膜形成用マ
スク、チャネル・ストッパ不純物拡散用マスク、および
アクティブ領域不純物拡散用マスクとして使用されるた
めに、ホ１−・エツチング工程が極めて省略化されてい
る。

第５図乃至第９図に、本発明が製造工程の容易化に寄与
する利点について簡単に述べておく。

第５図は、半導体基板１上に、熱酸化膜５を形成し、し
かる後多結晶シリコン薄膜６を形成し、しかる後１層目
ゲート絶縁膜７を形成し、しかる後酸化を防止する材料
からなる２層目絶縁膜８を形成し、しかる後ホト・エツ
チング工程により、アクティブ領域に上記形成した膜５
乃至８を残したところまでを示している。

第６図は、半導体基板１を酸化し、フィールド酸化膜１
２．チャネル・ストッパ拡散層１３を形成したところま
でを示している。

第７図は、ホト・エツチング工程により、チャネル領域
４に上記形成した膜５乃至８を残し、しかる後、ソース
領域２およびドレイン領域３に不純物拡散をおこなった
ところまでを示している。

第８図は、半導体基板１を酸化し、ソース領域２および
ドレイン領域３上に酸化膜１０を形成したところまでを
示している。

第９図は、ホｌ〜・エツチング工程により、接触孔を形
成し、しかる後電極配線用金屈を蒸着し、しかる後ホト
・エツチング工程により電極９゜１４．１５を形成し、
記憶素子を完成したところまでを示している。

〔発明の効果〕

本発明によればホト・マスクを使用する回数は４回であ
り、したがってマスク合わせの回数は３回となり、従来
の半導体製造技術にくらべて、格段と容易化されている
。また本記憶素子の製造工程には、選択酸化およびセル
フ・アライン拡散の工程が含まＪしているので、記憶素
子の製造にあたってはチャネル領域等要部の寸法にズレ
誤差の発生する心配がなくなっている。したがって記憶
素子の超微細化にも向いており集積回路化にあたっては
極めて有効となっている。さらに本発明の主旨であると
ころの記憶特性が変動する疲労現象が解消されているこ
とやチャネル領域の構造の一様性が実現されていること
から素子の設計、解析が簡単化される。

【図面の簡単な説明】

第１図は本発明が提供するところの２重ゲート絶縁膜構
造の記憶素子の断面を示す図、第２図乃至第４図は本発
明の記憶素子の要部の製造工程を説明する図、第５図乃
至第９図は本発明の記憶素子を集積回路化するときその
構成単位となる単体素子の製造工程を説明する図である
。 １・・・半導体基板、２・・・ソース領域。 ３・・・ドレイン領域、４・・・チャネル領域。 ５・・・酸化膜、６・・・浮遊ゲート、７・・・絶縁膜
。 ８・・・絶縁膜、９・・・電極。 第７図 第２図 躬３図 ／ 第４２ 第１図 第２図 ／ 第７図

Claims (1)

1. 【特許請求の範囲】 第１導電型の半導体基体上に第１の絶縁膜を設ける工程
   、 該第１の絶縁膜上に第１の導体層を設ける工程、該第１
   の導体層上に第２の絶縁膜を設ける工程、該第２の絶縁
   膜上に第３の絶縁膜を設ける工程、該第３の絶縁膜の素
   子形成領域以外を食刻する工程、 該食刻後の第３の１＠縁膜をマスクとして、上記第２の
   絶縁膜、第１の導体層及び第１の絶縁膜を食刻する工程
   、 上記第３の絶縁膜をマスクとして素子分離用絶縁膜を形
   成する工程、 上記第３の絶縁膜のチャネル形成領域相当部分以外を食
   刻する工程、 上記食刻後の第３の絶縁膜をマスクとして、上記第２の
   絶縁膜、第１の導体層及び第１の絶縁膜を食刻する工程
   、 上記食刻後の第３の絶縁膜をマスクとして、ソース及び
   ドレイン領域を設ける工程、 とを含むことを特徴とする半導体不揮発性記憶装置の製
   造方法。