JPS6016708A - 差動アンプの入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は差動アンプの入力回路に関し、特にバイポーラ
トランジスタを用いた差動アンプの入力バッファ回路に
関する。

第１図は一般に用いられる差動アンプの回路図であり、
入力信号Ｖ、は、カップリングコンデンサＣ＋に介して
ＮＩＦＮ型の差動トランジスタＱ□のベース入力とされ
ている。このトランジスタＱ工のベースには抵抗Ｒ工、
Ｒ２によシ直流バイアスが伺与されておシ、他方のＮＰ
Ｎ）ランジスタＱ２のベースには抵抗几８．　Ｒ，Ｋよ
り同じく直流バイアスがイ」与されている。両トランジ
スタＱｌ、Ｑ２のエミッタは抵抗Ｒ，，、Ｒ，ｏ　を夫
々介して共通とされ、電流源■。に接続されている。こ
れらｉ・ランジスタＱ＋　＋Ｑ２の両コレクタ負荷抵抗
Ｒ，、Ｒ８によシ正逆相出力信号が導出される構成であ
る。尚、抵抗１も。は信号源抵抗を示している。

か＼る差動アンプ構成にあっては、回路電源（Ｖｒｃ）
の投入時にカップリングコンデンサＣ１への充電によっ
てトラン／メタＱ１のベースバイアスがこの充電時定数
に従って徐々に立上る。これに対し、他方のトランジス
タＱ２のベースバイアスは瞬時に定常値へ達するから、
差動トランジスタに流れる電流がアンバランスとなって
いわゆるポツプ音を生じるという欠点がある。

当該電源オン時のポツプ音を排除するために、ＰＮＩ）
トランジスタを用いて差動アンプを構成し、その差動入
力に同じ＜　ＰＮＰ　ｌ−ランジスタにょるエミッタツ
メロワ型バッファ回路を接続した構成か採用されている
。第２図はが＼る回路を示しており、第１図と等価な部
分は同一符号により示されている。

差動対トランジスタＱ、　、　Ｑ２はＰＮ　Ｉ）型であ
り、両トランジスタのベースには、ＰＮＰＩ・ランジス
タＱ、　、　Ｑ、のエミッタフォロワ出力が供給される
ようＫなっている。両トランジスタＱ、１．　Ｑ４は定
電流源１．、Ｉ２を夫々負荷としており、トランジスタ
Ｑ、のベースは抵抗Ｒ１ｏを介して接地されまたトラン
ジスタＱ、のベースは直接接地されている。トランジス
タＱ８のベースにはカップリングコンデンザＣ１を介し
て信号Ｖ、が供給され、各トランジスタＱ、　、　Ｑ２
のコレクタ負荷抵抗几、　、　１．（，８から正逆出力
が夫々導出される。

こうすることにより、入カバソファトランジスタＱｇ　
、　Ｑ４のベースは共に零ボルトバイアスで動作するの
で、入力カップリングコンデンザＣ□が存在シティても
、電源投入時におけるコンデンサＣ□への充電時間が極
めて小となり、よってポツプ音の発生はない。

しかしながら、トランジスタＱ１〜Ｑ、のベースは略零
ボルト近傍にて動作するために各トランジスタのＶＯＥ
　（コレクタ・エミッタ間電圧）は■口Ｂ（ベース・エ
ミッタ間電圧）若しくけそれ以下とな勺、よってアーリ
ー効果が犬きく影響して差動トランジスタＱ、　、　Ｑ
２のｈｆｅ（電流増幅率）が変化し歪の発生原因となる
。更に、差動トランジスタＱ２のエミッタ電位ははソ固
定であるが、他方のトランジスタＱ１のエミッタ電位は
信号に応じて変化するから、両トランジスタＱ、　、　
Ｑ２の信号に対するＶＯＥの変化は著しく相違しよって
これまた歪の発生原因となる。

そして、当該回路の集積化の際にはＰＮＰＩ・ランジス
タは一般にラテラル型式であり、第３図（σ）の如き構
成とされる。すなわち、Ｐ型半樽体基板ｌ上に低濃度Ｎ
型半導体層２を気相成長法等により被着形成し、エミッ
タ及びコレクタとなるべきＰ壁領域３．４を選択拡散法
等により形成して、エピタキシャル層２をベースとする
ものである。

（ｊｌ　％基板ｌは回路の最低電位である接地電位とさ
れる。か＼るラテラル型式のＰ　Ｎ　Ｆ’　トランジス
タでは、本来のトランジスタの他Ｋ　Ｐ壁領域３をエミ
ッタ、Ｎ型エピタキシャル層をベース、Ｐ型基板ｌをコ
レクタとするいわゆるパーティカル型の寄生トランジス
タが必らず存在し、第３図（勾の如き等価回路となる。

この寄生トランジスタは、非反転側トランジスタＱ２で
はエミッタ電位が一定のため■。、も一定となってアー
リー効果は生じない。従って、トランジスタＱ、のエミ
ッタ変化電流は一定比率をもってメインラテラルＰ　Ｎ
　Ｐ　）ランジスタのコレクタへ流れる。しかしながら
、反転側トランジスタＱ１では、エミッタ電位が信号に
より変化するために、寄生トランジスタにもアーリー効
果が生じ、このノ゛−リー効果の影響がメインのラテラ
ルｌ）　Ｎ　Ｐ　＋−ラノンスタのそれとは異なる。そ
の結果、信号電流の、メイントランジスタ及び寄生トラ
ンジスタの両コレクタ間分流比率が異なり、たとえエミ
ッタに無歪電流が流れてもメインのＰ　Ｎ　Ｐラテンル
トランジスタＱ０のコレクタ出力には正電流を生じるこ
とになる。

従って、本発明の目的は電源投入時におけるポツプ音の
防止を図りつつ低歪率特性を有する差動アンプの入力回
路’ｔｌ’１％供することである。

本発明による差動アンプの入力回路は、ＮｔｌＮ型トラ
ンジスタから構成された差動アンプの１対の差動入力に
夫々出力が接続された１対のＩ−’　Ｎ　Ｐ型トランジ
スタからなるエミッタフォロワを設け、これら両エミッ
タフォロワの各入力端の直流バイアスを接地電位とする
ようにしたことを特徴としている。

以下に、本発明につき図面を用いて説明する。

第４図は本発明の実施例を示す回路図であり、第１，２
図と等価な部分は同一符号により示している。差動アン
プ部はすべてＮＰＮ型トランジスタ構成であシ、トラン
ジスタＱ１＋Ｑ２に基本差動トランジスタ対とし、これ
らトランジスタＱ、、Ｑ２の各ベースに共通なベースを
有するＩ・ランンスクＱ７．Ｑ、が設けられている。両
トランジスクＱ７゜Ｑ８の各コレクタ電流はエミッタツ
メロワ型のＮＰＮＩ・ランジスタＱ６．　Ｑ、のエミッ
タより夫々供給されている。ｌ・ランジスタＱ、　、　
Ｑ、のベースはトランジスタＱ、のエミッタ出力により
、またトランジスタＱ、　、　Ｑ、のベースハトランジ
スタＱ、の工（ツタ出力により夫々駆動されている。各
トランジスタＱ＋　、Ｑ２　、Ｑ？及びＱ８の各エミッ
タは抵抗１幅、馬、。

■（，１□及び１ｔ１．を夫々介して共通とされ、電流
源■。

へ接続されている。

トランジスタＱ、、　、　Ｑ、の各ベース人力には、Ｉ
）ＮｌＪ型トランジスタＱ、　、　Ｑ、、の各エミッタ
フォロワ出力かレベルソフトダイオードＤ０．　Ｉ）、
を夫々介して印加されている。エミッタフォロワトラン
ジスタＱ、　、　Ｑ、の各ベースは第２図と同様に直流
バイアスは零ボルトとなっており、トランジスタＱ３の
ベースへ入力信号Ｖ、が印加されて、トランジスタＱ、
　、　Ｑ２　の各コレクタより正逆信号出力が夫々得ら
れるものである。

ダイオード１〕□、Ｄ２は、Ｎ１）Ｎ型トランジスタに
よる差動アンプ部のバイアスを得るためのレベルシフト
用であるために、ＮＰＮトランジスタＱ１．。

Ｑｏのベース電流に対し充分大なる定電流１１，１２で
これらダイオードＩ）、、Ｄ２及びＰＮＬ））ラノジス
タＱ３　、　Ｑ、　（ｉｌ−作動させるが、これらダイ
オードＩ）、。

Ｄ２の代りに抵抗を用いても良いものである。

こうすることによシ、第２図の例と同様人力段ＰＮＩ）
）ランンスタのベースバイアスが零ボルトであることか
ら、電源投入時におけるコンデンサＣ１の充電時間は極
めて小となり、よって電源投入時のポツプ音の発生はな
い。

また、ＮＰｆｌランジスタによる差動アンプ部における
各トランジスタの■。１．は大きくとれるので、アーリ
ー効果を無視することが可能となる。

そして、集積化した場合にはＮ　Ｌ）　Ｎ　ｌ−ランジ
スタ構成のために第３図において説明した寄生トランジ
スタによる悪影響も実質上無視できるものとなる。従っ
て、低歪率化が可能となるものである。

更に、ＮＰＮ型の差動アンプが図示の構成のために各ト
ランジスタのＶＤＩ＋による歪がなくなり一層の歪低減
となる。以下にその理由を述べる。

直流バイアス電圧及び電流を除いた交流成分のみを考え
るに、入力端子Ｖ、とトランジスタＱ７．Ｑ８の各エミ
ッタ電流ｔ７　、　ｔｓとの関係は、Ｒ，、、−ｉ　？
＋］（、，２弓８°（ｖ６＋Ｖｂｅ８＋ＶＤ＋　Ｖｈ１
１５　Ｖｈｅｑ）（Ｖｌ）ｃ＋＋　ＶＤ２Ｖｈｅａ　Ｖ
ｈｅａ）・・・・・・　（１） となるＯこ＼に＼　Ｖｂｅｎはトランジスタｎ（ｎは１
〜８を示す）のベース・エミッタ間電圧、Ｖｌ］１．２
はダイオード１．２の電圧を夫々示している。まり、ト
ランジスタＱ、　、　Ｑ２のエミッタ間電圧をＶ。ｅと
す船と、 となる。

こ＼で、（０式において、Ｖｎｓ＝　’ＶＤ２　＋　Ｖ
ｈｅａ＝Ｖｂｅ。

”　Ｖｈｅｓ　＝　Ｖｈｅａ　＝　Ｖｈｅｑ　＝　Ｖｈ
ｅｓと考えられることから１Ｒｔｔ　・Ｌｑ　＋Ｒ１２
弓ｓ　＝　ｖｉ　−−（４）なる関係が得られる。（４
）式の左辺はｖｅｅであるから、Ｖｉ−Ｖｅｅとなり、
（２）　、　（３）式より、となって、出力は入力に比
例した無歪信号となる。

このように、ＮＰＮ型トランジスタによる差動アンプ部
を無歪構成とすることにより、尚一層の低歪率特性を有
する差動増幅回路が得られることになる。

尚、上記実施例の回路はこれに限定されることなく種々
の変形が可能であり、ＰＮＩＩ−ランジスタによるエミ
ッタフォロワ部はダーリントン化しても良いものである
。

【図面の簡単な説明】

第１図及び第２図は従来の差動アンプの回路図、第３図
は第２図の回路のＰ　Ｎ　−Ｐ　）ランジスタの構成図
及びその等価回路図、第４図は本発明の実施例の回路図
である。 主要部分の符号の説明 Ｑ、、Ｑ、・・・・ＮＰＮ、Ｉ動トランジスタＱ：＋　
、　Ｑ４　・・・・・・ＰＮＰエミッタフォロワトラン
ジスタＶ□　・・・・・・信号源 出願人　パイオニア株式会社 代理人　弁理士藤村元彦 （外１名） 竿７ノ　図 地２（２］

Claims (1)

【特許請求の範囲】
1. Ｎ１）Ｎｌシトう／ジスクから構成された差動アンプの
   入力回路であって、前記差動アンプの１対の差動入力に
   夫々出力が接続された１対のＰ　Ｎ　Ｉ）型トランジス
   タからなるエミッタツメロワを設け、ｒｆｆｌ記エミッ
   タフォロワの各入力端の直流バイアスを接地電位とする
   ようにしてなることを特徴とする差動アンプの入力回路
   。