JPS6016139B2 - デイジタル−アナログ変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は各々がｂ＋ａビットから成る一連のコードワー
ドによって形成されるディジタル信号をアナログ信号に
変換するディジタル−アナログ変換器（以後単にＤ／Ａ
変換器と称する）に関するものである。

Ｄ／Ａ変換器は互いに極て異なる技術分野に用いられて
いる。

一般に、これらＤ／Ａ変換器は各々が所定数のビットか
ら成り、しかも所定のサンプリング周波数＄で発生する
一連のコード‐ワードによって形成されるディジタル信
号を時間的に連続な信号に変換するものである。このよ
うな変換を可能ならしめるために、各コード‐ワードを
信号サンプルに変換し、この信号サンプルの振幅を上記
コードワー日こ比例させると共に、１／＄‘こ等しいサ
ンプリング周期Ｔの期間中一定としている。これより階
段状の信号を発生させ、この信号を通常低域通過フィル
ターにも供Ｖ給し、このフィルターの出力端子に所望な
アナログ信号を発生させる。斯種Ｄ／Ａ変換器は後述す
る参考文献１に多数示されている。大抵のＤ／Ａ変換器
は複数個の抵抗により形成され、これらの抵抗には正確
に規定された電流が流れる。コード‐ワードを復号化す
るのに必要な電流の数は少なくともこのコードワードを
構成するビット数に等しい。これらのコード‐ワードが
通話信号を符号化して得たものである場合には、コード
‐ワードは１２ビット以下で構成される。コードワード
が音楽信号を符号化して得たもので、復号化後に高忠実
度の品質を得る必要がある場合には、これらのコード‐
ワードを例えば１６ビットで構成する。コード‐ワード
を構成するビット数が多くなればなる程抵抗およびそれ
に流れる電流の精度を高める必要があり、しかも斯種Ｄ
／Ａ変換器の構成が複雑となり、価格もも高くなる。こ
のように価格的に高いので、これらのＤ／Ａ変換器は例
えば消費者市場用のマグネットホーンの如きオーディオ
装置には用いられない。以後、例えばｄビットから成る
コード‐ワードのことを「ｄ−ビットコード‐ワード」
として表わす。

同様に、ｄ‐ビットコード‐ワードを復号化するように
配置したＤ／Ａ変換器を「ｄ‐ビットＤ／Ａ変換器」と
して表わす。本発明の目的は経済的に容認される方法で
実現し得るディジタル‐‐アナログ変換器を提供せんと
するにある。

本発明は、各々が（ｂ十ａ）ビットから成る一連のコー
ドワードによって形成されるディジタル信号をアナログ
信号に変換するディジタル‐アナログ変換器が：ａ デ
ィジタル信号受信用の変換器入力端子と；ｂ アナログ
信号供給用の変換器出力端子と；ｃ 事前処理装置にあ
って、ｃｌ 事前処理装置入力信号受信用の入力端子と
；ｃ２ 事前処理装置入力信号を積分して積分信号を発
生せしめる積分手段と；ｃ３ 前記積分信号の振幅を処
理して補助信号を発生せしめ、前記積分信号と補助信号
との間の関係が振幅制限関数により表わされ、該関数が
周期的なもので、しかも各周期毎に反転可能で、且つ単
調に変化するものとする積分信号の振幅処理手段；とを
含む事前処理装置と： ｄ 前記事前処理装置の入力端子を前記変換器力端子に
結合させる第１結合手段と；ｅ 前記事前処理装置の出
力様子に接続され、前記補助信号のコード‐ワード長を
制限し、各々がｂ‐ビットから成る一連のコード‐ワー
日こよって形成される量子化出力信号を発生せしめる量
子化手段と；ｆ 事後処理装置にあって、 ｆｌ事後処理装置入力信号受信用の入力端子と；ｆ２
事後処理装置入力信号の振幅を処理して振幅再生信号を
発生せしめ、該振幅再生信号と前記事後処理装置入力信
号との間の関係が、前記振幅制限関数の逆関数である振
幅再生関数により表わされるようにする振幅再生手段と
；ｆ３ 前記振幅再生手段を微分する微分手段；とを含
む事後処理装置と：ｇ 前記事後処理装置の入力端子を
前記量子化手段の出力端子に結合させる第２結合手段と
；ｈ 前記事後処理装置の出力端子を前記変換器出力端
子に結合させる第３結合手段と：ｉ 前記第２結合手段
か、前記第３結合手段のいずれかに含まれるｂ‐ビット
の補助‐ディジタル‐アナログ変換器；とを具えている
ことを特徴とする。

本発明によるディジタル‐アナログ変換器では、（ｂ＋
ａ）‐ビットＤ／Ａ変換器を、概して廉価で、しかも単
純な構成のｂ‐ビット補助Ｄ／Ａ変換器を用いて実現す
る（ｂ十ａ）‐ビットＤ／Ａ変換器に関連する信号‐量
子化雑音比を得るためにディジタル入力信号を量子化手
段に供給する前に、このディジタル入力信号にて事前処
理操作を行うようにする。

その後、量子化手段の出力信号にて事後処理操作を行う
ようにする。この事後処理操作は、量子化手段によって
導入される量子化雑音信号の周波数を、フィルター回路
によって抑圧し得るような周波数帯城にシフトさせる。
事後処理回路の目的は、所望信号に悪影響を及ぼすこと
なく上記雑音信号号を抑圧することにある。つぎに本発
明に関する参考文献を以下列記する。

・ 「ＳｐｅｃｉａｌＩＳＳ雌ｏｎＡｍａｌｏｇノＤｉ
ｇｔａＩＣｏｎｖｅ岱Ｉｏｎ 」（ ｌＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎｓ ｏｎｃｉｒｃｕｉｂ ａｎｄｓ＄
ｔｅｍｓ，Ｖｏｌ．ＣＡＳ‐２５ Ｎｏ．７，１９７母
王７月）。

２ 「ＤｉｇｔａＩＳｉｇ岬ＩＰｒｏｃｅｓｓｉｎｇ」
（Ａ，Ｖ，○ｐｐｅｎｈｅｉｍ，Ｒ．Ｗ．Ｓｃｈａｆｅ
ｒ著，Ｐｒｅｎｔｉｃｅ‐也１１，１９７５王第４１３
〜４１８頁）。

３ オランダ国特許脇第７７０３６３３号（特願昭５３
−３７４７３号：特関昭球−１２３６１５号）。

４ 「〇ｐｔｉｍｍｍＦｍＤ域ｔａＩＦｉｌｔｅｒＩｍ
ｐｌｅｍｅｎｔａｔｉｏｎｓ ｆｏｒＤｅｃｉｍａｔｉ
ｏｎ，Ｉｎｔｅｒｐｏｌａｔｉｏｎ ａｎｄ Ｎａｎｏ
Ｗ Ｂａｎｄ Ｆｉｌにｒｉｎｇ」（Ｌ．Ｒ．Ｒａｂｉ
船ｒ，Ｒ．Ｅ．Ｃｒｏｃｈｉｅｒｅ著，ｌＥＥＥＴｒａ
ｎＳａＣｔｉｏｎＳ ｏｎＡＣｏ雌ｔｉｃＳＳｐｅｅｃ
ｈ ａｎｄＳｉ釦ａＩＰｒｏｃｅｓｓｌ増，Ｖｏｌ．Ａ
ＳＳＰ‐２３，１９７３王１０月第４４４一４５６頁）
。

５ 「Ｆｕれｈｅｒ Ｃｏｎｓｉｄｅｒａｔｉｏ瓜
ｏｎ ｍｅ Ｄｅｓｉｇｎｏｆ 戊ｅｉｍａのｒｓ ａ
ｎｄ Ｉｎｔｅｒｐｏｌａｔｏｍ」（Ｒ，Ｅ．Ｃｒｏｃ
ｈｉｅｒｅ ， Ｌ．Ｒ．Ｒａｂｉ船ｒ 著 、ｌＥＥ
ＥＴｒａｎｓａｃｔｉｏｎｓ ｏｎ Ａｃｏｕｓｔｉｃ
ｓ， Ｓｐｅｅｃｈ ａｎｄＳｉ柳ａＩＰｒｏｃｅｓｓ
ｉｎｇ，Ｖｏｌ．ＡＳＳＰ−２４，１９７６王８月，第
２９６一３１１頁）。

６ 「 ＣｏｍｐＭａｔｉｏｎ Ｒａｔｅ ａｎｄ
ＳｔｏｒａｇｅＥｓｔｉｍａｔｉｏｎ ｉｎ Ｍ山上
ｉｒａに ＤｉｇｉねＩ ＦｉｌｔｅｒｉｎｇＭｔｈ
日脚ｆ一Ｂａｎｄ Ｆｉｌｔｅ岱」（Ｍ．Ｇ．Ｂｅｌｌ
ａｎ袋ｒ著，ｌＥＥＥ Ｔｒｏｎｓａｃｔｉｏｍ ｏｎ
Ａｃｏｕｓｔｉｃｓ，ＳｐｅｅｃｈａｎｄＳｉ柳ａｌ
，Ｖｏｌ．ＡＳＳＰ−２５，１９７７年８月，第３４４
一３４６頁）。

図面につき本発明を説明する。

ＳＩ・１ ディジタル信号の電力（パワー）スペクトル
ディジタル信号は時間と振幅が不連続の信号である。

斯樋の信号は、例えば瞬時ｎＴにアナログ信号ｘａ（ｔ
）をサンプリングして、ｘａ（ｎｔ）によって示される
信号サンプルとしたり、このようにして得た信号サンプ
ルを量子化して、量子化信号サンプル支ａ（ｎｔ）とし
たり、これらの信号サンプルをｘ（ｎ）によって示され
るマルチ‐ビット数（以後コード‐ワードと称する）に
変換したりして得られる。ここに、ｎは一如＜ｎ＜的の
範囲内にある整数を表わし、Ｔはサンプリング周期を表
わす。今、上記ディジタル信号を連続コード‐ワードｘ
（ｎ）によって形成し、この信号を｛ｘ（ｎ）｝にて示
すようにする。１′Ｔはサンプリング周波数と称される
こともあり、これを鼠こて表わすようにする。

各コード‐ワードｘ（ｎ）がｂ＋ａビットから成り、こ
れらのビットがＣｉ（ｎ）によって表わされ、ここにｉ
＝０，１，２，……ｂ＋ａ一１とし、かつ上記ビットが
１または０の何れかに等しいものとすれだ、次式の関係
が成立する。

支ａ（ｎＴ）：ｘ（ｎ）・Ｖｍ枇 または 上式‘１｝‘こおけるＶｍ松はアナログ信号ｘａ（ｔ）
の振幅の上限値を表わすため、この信号ｘａ（ｔ）は次
式のような関係にある。

すなわち、−Ｖｍ破くＸａ（ｔ）＜ＶｍａＸ
……【２）前述した所では、アナログ信号ｘａ（ｔ）を
連続コード‐ワードｘ（ｎ）に変換可能とするために、
先ずこのアナログ信号ｘａ（ｔ）をサンプリング周波数
＄でサンプリングする必要があると述べた。

今、ｘａ（ｔ）の周波数数スペクトルが周波数範囲０ミ
ｆミｆｘにおいてのみ０とは相違する場合には、ｆｓを
少なくとも２ｘとする必要がある。

ｘａ（ｔ）の電力スペクトルＰｘａ（ｆ）を第１図に示
し、第２図にもディジタル信号｛ｘ（ｎ）｝の電力スペ
クトルＰｘ（ｆ）の１周期分を示してある。ここで、電
力スペクトルがどうして各コード‐ワードｘ（ｎ）のワ
−ド長を例えば丸め操作（演算）によってｂビットに低
減させることによって得られるディジタル信号｛ｚ（ｎ
）｝のようになるかについて考察するのが有益である。

斯様なディジタル信号を得るためには、非−線形量子化
演算Ｑ〔・〕を各コード‐ワードｘ（ｎ）で行う必要が
あり、従ってｚ（ｎ）は次式のよに書き表わすことがで
きる。ｚ（ｎ）＝Ｑ〔ｘ（ｎ）〕 ……｛３’
この量子化演算はつぎのように別の方法で表わすことも
できる。

ｚ（ｎ）＝ｘ（ｎ）＋ｅ（ｎ） ……‘４’上式‘州
こおけるｅ（ｎ）は量子化エラーを表わし、このエラー
に対しては次式の関係が成立する。

−２‐ｂ−１＜ｅ（ｎ）＜２‐ｂ‐． ・・・・・
・■これらの量子化エラーは、０ミｆ三ｆｓの周波数範
囲に均一に分配される電力密度スペクトルを呈するディ
ジタル雑音信号｛ｅ（ｎ）｝のコ−ド‐ワードであると
見なすことができる。

従って、斯る雑音信号は「ホワイトノイズ」（白色雑音
）（参考文献２参照）と見なすとができる。この雑音信
号の総合雑音電力をＰｅで示せば、次式が成立するＰｅ
＝２‐２ｂ′１２ ・・・・・・
‘６’この雑音電力は周波数範囲ＯＳｆミｆｓにわたり
均一に分配され、第３図にはこれを信号｛ｚ（ｎ）｝の
電力スペクトルの１周期分について示してある。

第３図には電力スペクトルがＰｘ（ｆ）の元の信号だけ
でなく、電力スペクトルがＰｅ（ｆ）の雑音信号も示し
てあり、周波数範囲ＯＳｆミａｘ内にある雑音信号の電
力スペクトルＰｅ（ｆ）に対しては次式成立する。

Ｐｅ（ｆ）＝Ｐｅ・Ｔ ……のＳＩ・２
サンプリング周波数および量子化雑音前節ＳＩ・１で述
べたように、各コード‐ワ−ドｘ（ｎ）のワード長をｂ
＋ａビットからｂビットに短くする場合には、電力密度
スペクトルがＰｅ（ｆ）の雑音信号が導入される。

前述したようにＴ＝１／もである。従って、Ｐｅ（ｆ）
はサンプリング周期Ｔに正比例するか、またはサンプリ
ング周波数に反比例する。このことからして、｛ｘ（ｎ
）｝に関連するサンプリング周波数ｆＳ＝２ｘをＮのフ
ァクターだけ高めて、サンプリング周波数ｒｓ＝Ｎｆｓ
が関連するディジタル信号｛ｘ′（ｎ）｝が得ることが
できるようにすれば、各コードワードｘ′（ｎ）を上述
した方法で軍子化することによって得られるディジタル
雑音信号｛ｅ（ｎ）｝の電力密度スペクトルＰｅ（ｆ）
は次式の如く表われる。

Ｐｅ（ｆ）＝Ｐｅ・Ｔ′＝ＰｅＴ／Ｎ ・ …・・・
‘８｝上述したようにサンプリング周波数をＮのファク
ターだけ高めるには、２つの連続するコード‐ワードｘ
（ｎ）とｘ（ｎ−１）との間に値が０のＮ個のコード‐
ワードを各都度挿入する回路および場合によってはその
回路にディジタルフィルターを縦続接続することによっ
て達成することができる。

斯種の回路は前記文献３に記載されており、ここではＳ
ＲＩ素子と称されいる。ディジタル低域通過フィルター
はディジタルフィルターとして用いることができるる。
斯るＳＲＩ素子とこのディジタルフィルターとの縦接続
回路のことを桶間回路と称することもあり、これは第４
図に示すような記号によって表わされる。この記号にお
けるＮは増分ファクターを表わしている。斯種の桶間回
路の例については前記参考文献４，５および６に詳述さ
れている。特に、第２図に示す電力スペクトルを呈する
ディジタル信号｛｛ｘ（ｎ）｝を第４図に示す桶間回路
に供孫台すると、この橘間回路は電力スペクトルがＰ′
ｘ（ｆ）のディジタル信号｛ｘ′（ｎ）｝を発生し、斯
る電力スペクトルＰｘ（ｆ）のＮ＝２の場合を第５図に
示してある。

このようにして得られるディジタル信号｛ｘ′（ｎ）｝
を前節ＳＩ・１で述べた量子化演算すると、第６図に示
すような電力スペクトルを呈するディジタル信号が得ら
れる。この量子イＱ寅算によって導入される雑音信号の
うち、ｆｘミｆミ（が‐１）ｆｘの周波数範囲にある周
波数成分はディジタル低域通過フィルターによって抑圧
して、Ｐｅ／Ｎに等しい総合電力を有する雑音信号を残
すようにすることができる。Ｓ２ 本発明による装鷹 この節では（ｂ十ａ）ビットのＤ／Ａ変換器よりも遥か
に廉価なｂビットの補助Ｄ／Ａ変換器を用いて、連続す
る（ｂ十ａ）ビットのコード‐ワードｘ（ｎ）により形
成されるディジタル信号｛ｘ（ｎ）｝をアナログ信号ｘ
（ｔ）に変換するための第７図に示すディジタル‐アナ
ログ変換器の総体的構成について説明する。

第７図に示すＤ／Ａ変換器は慣例の方法で作製されるｂ
ビットの補助Ｄ／Ａ変換器１を具えている。この補助Ｄ
ノＡ変換器１はディジタル信号入力端子２とアナログ信
号出力端子３とを臭えている。ディジタル信号｛ｚ（ｎ
）｝を補助Ｄ／Ａ変換器１に供給すれば、この変換器は
信号サンプルｚａ（ｎＴ）を発生し、この信号サンプル
は次式の関係にある。Ｚａ（ｎＴ）＝Ｚ（ｎ）Ｖｍ似） 十ｅ′（ｎ）ＶｍａＸ・・・・・・側 上式（９｝もこおけるｅ′（ｑ）Ｖｍａｘは、補助Ｄ／
Ａ変換器での不正確な変換により生ずる振幅‐制限エラ
ー（誤り）信号のサンプルを表わす。

補助Ｄ／Ａ変換器１の入力端子２は量子化装置１０を介
して事前処理装置４の出力端子に接続し、この処理装置
には（ｂ十ａ）ビットのコ−ド‐ワードｘ′（ｎ）から
成るディジタル信号｛ｘ′（ｎ）｝は補間回路１３の出
力端子に発生するものとし、補間回路１３にはサンプリ
ング周波数がａｘで、しかも第２図に示すような電力ス
ペクトルを呈するディジタル信号｛ｘ（ｎ）｝が供給さ
れるものとする。

従って上記ディジタル信号｛ｘ′（ｎ）｝にはサンプリ
ング周波数がらが関連し、このディジタル信号のＮ＝２
の場合の電力スペクトルは第５図に示すようになる。補
助Ｄ／Ａ変換器１の出力端子３は事後処理装置５の入力
端子に接続し、この処理装置の出力端子は低域通過フィ
ルター６の入力端子に接続して、フィルターの出力端子
７に所望なアナログ信号号ｘ（ｔ）を供聯合する。

事前処理装置４は積分回路網８と制限関数がｆ〔・〕の
振幅‐制限装置９とを具えている。

積分回路網８は累算器形式のものとすることができ、こ
れに供聯合たれるコードーワードｘ′（ｎ）に応答して
次式の関係が成立するコード‐ワードｙ（ｎ）を発生す
る。これらのコ−ド‐ワードを振幅‐制限装置９に供給
して、次式の関係にあるコ−ド‐ワード令（ｎ）を発生
させる。

◇（ｎ）＝ｆ〔ｙ（ｎ）｝ ・・・・・・（１１
）ｂ十ａビットから成るコード‐ワード◇：（ｎ）を量
子化装置１０‘こ供給するとこの量子化装置は上記コー
ド‐ワード◇（ｎ）に応答して、ｚ（ｎ）＝◇（ｎ）＋
ｅ（ｎ） ……（１２）で表わされるｂビットのコー
ド‐ワードｚ（ｎ）を発生する。

この量子化装置１０は、これがコード‐ワード◇（ｎ）
のｂ個の最上位桁のビットをｂビット‐補助Ｄ／Ａ変換
器１に供給するように作製することができる。ｙ（ｎ）
が２の補数で与えられる場合のこの量子化形態は「値数
打切り」（ｖａｌ股ｔｍｎｃａｔｉｏｎ）（参考文献２
参照）として既知である。事後処理装置５は振幅再生装
置１ １および差回路網１２を具えている。

振幅‐再生装置１１は振幅‐再生関数ｇ〔・〕を呈し、
これは供Ｖ給される信号サンプルｚａ（ｎＴ）に応答し
て、信号サンプルＺａ（ｎＴ）を発生し、この信号サン
プルに対しては次式が成立する。Ｚａ（ｎＴ）＝ｇ〔ａ
（ｎＴ）〕＝ｇ〔◇（ｎ）Ｖｍ枇十｛ｅ（ｎ）＋ｅ′（
ｎ）｝ＶｍａＸ〕．・・．・・（１３）振幅を正確に再
生するために、ｇ〔・〕はｆ〔・〕に対し逆の関数とす
る必要がある。

一般にこのことは変数ばに対してＱ＝ｇ〔ｆ〔Ｑ〕〕
……（１４となることを意味する。

上式（１３）は、 乞ａ（ｎＴ）＝ｇ〔ｆ〔ｙ（ｎ）Ｖｍ柵〕〕十ｙ（ｎＴ
）……（１５）従って、 乞ａ（ｎＴ）＝ｙ（ｎ）Ｖｍ松十ｙ（ｎＴ）……（ＩＱ
と表わすことができる。

これらの信号サンプルをａ（ｎｔ）は差回路網１２に供
Ｖ給され、この際差回路網に供給される斯る信号サンプ
ルは最初のものであるとする。

差回路網１２は出力信号サンプル会ａ（ｎＴ）を発生し
、この出力信号サンプルについては次式の関係が成立す
る。全ａ（ｎＴ）＝をａ（ｎＴ） −Ｚａ〔（ｎ−１）Ｔ〕……（１７） 従って、 全ａ（ｎＴ）＝ｙ（ｎ）ＶｍａＸ一ｙ（ｎ−１）ＶＭＸ
十ｙ（ｎＴ）−ｙ〔（ｎ−１）Ｔ〕 上式と式ＯＱとよりつぎのようになる。

乞ａ（ｎＴ）＝ｘ′（ｎ）Ｖｍａｘ＋ｙ（ｎＴ）−ｙ〔
（ｎ−１）Ｔ〕…．・．（１８）ここで、低域通過フィ
ルターのしや断周波数を１／（がＴ）に等しくとれば、
アナログ信号ｘ（ｔ）を信号サンプル会ａ（ｎＴ）から
得ることができる。

この低域通過フィルターを理想的なフィルターとすれば
、特に次式の関係が成立する。すなわち、Ｓｉｎ（２竹
Ｎらｔ−ｎｍ），．．，．（１９Ｄ２中ＮｆＸｔ−ｎ汀
特に、量子化装置１０‘こよって発生され、信号Ｚａ（
ｎＴ）に存在する雑音信号ｙ（ｎ）はＰｒ（ｆ）で示さ
れる一定値の電力スペクトルを呈する。

差回路網１２を用いると斯る電力スペクトルに影響を及
ぼし、雑音電力ｆｘ＜ｆ＜（が−１）ｆｘの周波数範囲
にシフトされるようになる。このことはつぎのように説
明することができる。信号サンプル会ａ（ｎＴ）に存在
する雑音信号をｓ（ｎＴ）で表わせば、これは式（１８
）に基ずし、て次式のようになる。ｓ（ｎＴ）＝ｒ（ｎ
Ｔ）−ｒ〔（ｎ−１）Ｔ〕．・・．・・（２ｏ）ｓ（ｓ
Ｔ）の電力スペクトルをＰｓ（ｆ）で表わせば、次式の
関係を導出することができる。

すなわち、ＰＳ（ｆ）＝４Ｐｒ（ｆ）ｓｉぜ（２ｍｆＴ
／２）．・…・（２１）第８図は関数ｓｉ〆（２ｍｆＴ
／２）の変化をｆの関数として示したものである。

Ｐ【（ｆ）はｆの凡ゆる値に対して有限であるので、第
８図から明らかなように、全周波数帯域０ミｆミｆｓに
均一に分布する電力密度スペクトルを呈する上記導入雑
音信号ｒ（ｎ）は、こが０ミｆミｆｘおよび（が−１）
ｆｘ三ｆミがｆＸの周波数範囲内にあるかぎり抑圧され
るため、理想的な低域通過フィルター６の出力端子に発
生し、かつＰＳにて示す総合雑音電力はつぎのように表
わされる。ＰＳ２′も／（２ＮＴ）ぽｒ（ｆ）ｓｉｎ２
（２汀ｆＴ／２）ｄｆ……（２２）ＰＳ＝等聖（侍−Ｓ
ｉｎ奇） ……（２少なお、Ｐｓを所定の限界値以
下とする必要がある場合には、Ｎの値を上；ｑ２４）か
ら決めるようにする。

蔓３ 振幅制限および再生関数 前述した所では振幅‐制限関数に１つだけ特定条件を課
していた。

すなわちこの関数は反転し得るものとしていた。その理
由は、斯様に反転できるものでないと、振幅‐再生関数
を求めることができないからである。しかし、凡ゆる反
転可能な関数を振幅‐制限関数として用いることができ
るのはないと云うことはつぎの例から明らかである。例
えば〆〔・〕＝ａｒｃｔａｎ〔・〕 ・‐・
…（２５）とすれば、この式（２５）により式ＯＱは次
式のよに変形される。

すなわち、◇（ｎ）＝ａｒｃｔａｎｙ（ｎ） ・・
・・・・（２６）振幅を正確に再生するためにはつぎの
ようにする必要がある。

すなわち、ｇ〔・〕ニねｎ〔・〕 ……
（２７）冗式（２７）により式（１３）はつぎのように
変形される乞ａ（ｎＴ）＝ねｎ〔｛ ◇（ｎ）＋ｅ（ｎ
）十ｅ′（ｎ）｝ＶｍａＸ〕・・・・・・（２８）式（
２６）および（２８）から、ｅ（ｎ）＋ｅ′（ｎ）＝０
の場合には意図したように、つぎの関係が成立する。

すなわち、Ｚａ（ｎ）＝ｔａｎ〔ａｒｃｔａｎ〔ｙ（ｎ
）〕〕＝ｙ（ｎ） ……（２９Ｄしかし
、ｅ（ｎ）＋ｅ′（ｎ）は０に等しくないので、この関
数は厳密には乱れる。

極めて有利な振幅‐制限関数は、所定の範囲内に定めら
れて、この範囲内で単調に変化し、しかも反転可能な関
数を周期的に繰り返すことによって得られる。

上記範囲、従って、上記繰返し周期は適当に選定する必
要がある。以後この繰返し周期Ｒにて示す。この際考え
られる振幅‐制限関数は次式のように与えられる。 ｆ
〔ｙ（ｎ）〕＝◇（ｎ） ＝Ｆ〔り｛ｙ（ｎ）一ｋｎ
Ｒ｝〕．・・．・・（３ｏ）上式（３肌こおけるｋｎは
正の整数を表わし、しかもｙ（ｎ）が位置する長さＲの
範囲の順序数を示す。

ここにＲに値は次式の関係を満足するように選定する必
要がある。すなわち、一１＜令（ｎ）＜十１
……（３１）振幅‐再生装置１１の出力端子に発生する
信号サンプル乞ａ（ｎＴ）は式（１６）を満足する必要
があるので、振幅再生関数に対して次式（３２）を成立
させる必要のあることを導出することができる。

ｇ〔Ｚａ（ｎＴ）〕＝今Ｇ〔Ｚａ（ｎＴ）〕十ｋｎＲＶ
肌ｘ ＝をａ（ｎＴ）……（３２）ここで Ｇ〔Ｆ〔ご〕〕＝ど とする。

今＝Ｇ〔Ｚａ（ｎＴ）〕＝Ｚ′ａ（ｎＴ〉とすれば、式
（３２）はつぎのように変形される。

乞ａ（ｎＴ）＝ｚ′ａ（ｎＴ）＋ｋｎＲＶ肌従って式（
１７）から一般的にはつぎのようになる。全ａ（ｎＴ）
＝ｚ′ａ（ｎＴ）−ｚ′ａ〔（ｎ−１）〕十（ｋｎ−ｋ
ｎ‐，）ＲＶｍａＸ・・・…（３３）各コード‐ワード
ｘ（ｎ）およびｘ′（ｎ）の振幅が制限されるため、各
信号サンプル会ａ（ｎＴ）の振幅も式（１８）に基づい
て制限される。このことはｋｎおよびｋｎ‐，が原則的
には制限されなくとも、差ｋｎ‐ｋｎ‐，が有限数を表
わすことを意味する。さらに、会ａ（ｎＴ）は決してＶ
肌以上にはなり得ないので、Ｒを２に等しくするか、ま
たはそれ以上に選定すれば、つぎの関係式（３４）の何
れかが成立する。すなわち、ｋｎ−ｋｎ‐，＝０ ｋｎ−ｋｎ‐，＝−１ ……（３
０ｋｎ−ｋｎ‐，＝十１上式に示すように、ｋｎ−ｋｎ
‐，は考えられる３つの値のうちの何れか１つの値をと
り得る。

このことは、ｙ（ｎ）をｙ（ｎ−１）よりも大きくした
り、小さくしたりする何れともすることができることに
関連している。しかし、ｘ（ｎ）が常に正の場合にはｙ
−（ｎ）は単調に増加する。この場合にはｋｎ−ｋｎ‐
，は０か十１となり得るだけである。０＜ｘ′（ｎ）＜
２ ・・・・・・（３５）上式（３５
）の関係で、しかもＲ＞２とする仮定から出発すると、
次式の関係が成立する。

すなわち、今（ｎ）＞令（ｎ−１）の場合に、ｋｎ−ｋ
ｎ‐・＝○令（ｎ）＜◇（ｎ−１）の場合に、ｋｎ−ｋ
Ｍ＝十１．・・．・・（３６） なお、前述したことからして、全ａ（ｎＴ）は差ｚ′ａ
（ｎＴ）−ｚ′ａ〔（ｎ−１）Ｔ〕から十分求めること
ができる。

ｚ′ａ（ｎＴ）−ｚ′ａ〔（ｎ−１）Ｔ〕＞０とすれば
、ｋｎ−ｋｎ‐，＝０ ……（
３７）となり、また、全ａ（ｎＴ）＝ｚ′ａ（ｎＴ）−
ｚ′ａ〔（ｎ−１）Ｔ〕となる。

これに対し、ｚ′ａ（ｎＴ）−ｚ′ａ〔（ｎ−１）Ｔ〕
＜０とすれば、ｋｎ−ｋｎ‐，＝十１
……（３８）となり、また、全ａ（ｎＴ）：ｚ′
ａ（ｎＴ）−ｚ′ａ〔（ｎ−１）Ｔ〕＋２ＶｍａＸとな
る。

Ｓ４ 特定実施例 第９図は第７図に示す本発明装置の変形例を示したもの
であり、この変形例は式（３０）に定義した振幅‐制限
関数を次式（３９０に基づいて選定することによって得
られる。

ｆ〔ｙ（ｎ）〕＝′デ（ｎ） ニａｒｃ礎ｎ〔ｙ（ｎ）−ｋｎＲ〕……（３■式（３２
）に示した振幅‐再生関数に対しては次式の関係を満足
させる必要がある。

ｇ〔ｚａ（ｎＴ）＝乞ａ（ｎＴ）＝ｔａｎ〔ｚａ（ｎＴ
）〕十ｋｎＲＶｍａＸ・・・・・・（４０） 式（３のおよび（３２）の定数りは１に等しく選定すべ
きであることは明らかである。

周期Ｒに対する値は式（３１）が満足され、従って、次
式４１が成立するように選定する必要がある。一〇ｎｌ
ミｙ（ｎ）−ｋｎＲミ十ｔａｎｌ……（４１）このＲの
値は Ｒ＝３ ……（４２）に
よって満足される。

令（ｎ）とｙ（ｎ）との関係式（３鰍こ定義した関係を
、第１０図に周期Ｒを式（４２）に基づいてとった場合
につい図示してある。

式（３３）と（４０）から次式（４３）が成立する。

すなわち、全ａ（ｎＴ）＝ｔａｎ〔ｚａ（ｎＴ）〕−ｔ
ａｎ〔ｚａ〔（ｎ−１）Ｔ〕〕十（ｋｎ−ｋげ１）３Ｖ
ＭＸ ……（４３）Ｒは２以上であるため、ｋｎ
−ｋｎ−，に対して式（３飢ま満足する。

第９図に示す装置は第７図に示す装置と大部分同じよう
にして作製することができる。

第９図における第７図と同一部分を示すものには同一符
号を付して示してある。第９図に示すように、この例で
は振幅‐制限装置９を２個の補助振幅‐制限回路（補助
リミッター）１４と１５とを縦続接続して形成する。補
リミッター１４はディジタル残留信号｛ヤ（ｎ）｝並び
にディジタル数ｋｎ−ｋｎ‐，を発生する。補助リミツ
タ−１４の入力信号｛ｙ（ｎ）｝と出力信号｛ｙ（ｎ〉
との関係はつぎのような関係にある。すなわち、今（ｎ
）＝ｙ（ｎ）−ｋｎＲ＝ｙ（ｎ）−地ｎ．・・．・・（
４心上記信号｛令（ｎ）｝が補助リミッター１５に供給
されると、このリミッターは次式（４５）の関係にある
信号｛◇（ｎ）｝を発生する。

すなわち、令（ｎ）＝ａｒｃｔａｎ命（ｎ） ・
・・・・・（４５）補助リミッター１４によって発生さ
れるディジタル数Ｋｎ−ｋｎ‐，は信号源回路１６に供
給すする。この信号源回路１６には基準信号ＲＶｍ泌も
供給し、この回路により（ｋｎ−ｋｎ‐，）ＲＶｍ松に
相当する値の出力信号を発生させる。式（４３）に定義
した信号サンプル全ａ（ｎＴ）を発生させるために、振
幅‐再生装１１は補助再生装置１７と加算装置１８とを
縦続接続ちて形成する。

この場合、補助再生装置１７の出力端子と加算装置１８
の入力端子との間に差回路絹１２を配置する。補助Ｄ／
Ａ変換器１によって発生させた信号サンプルｚａ（ｎＴ
）が補助再生装置１７に供給されると、この補助再生装
置１７は上記信号サンプルに応答して次式の関係にある
信号サンプルｚ′ａ（ｎＴ）を発生する。すなわち、ｚ
′ａ（ｎＴ）：ｔａｎ ｚａ（ｎＴ） ・・・
・・・（４６）差回路網１２はこれに供給される信号サ
ンプルｚ′ａ（ｎＴ）に応答してｚ′ａ（ｎＴ）−ｚ′
ａ〔（ｎ−１）Ｔ〕なる信号サンプルを発生し、これは
加算装置１８に供給される。

加算装置１８には信号値（ｋｎ−ｋｎ−，）ＲＶｍａｘ
も供給する。このようにして、式（４３）に定義した信
号サンプル会ａ（ｎＴ）がこの加算装置１８の出力に発
生し、この信号サンプルも低域通過フィルター６に供給
これる。第９図に示す例では振幅‐制限装置９を２個の
補助リミッター１４および１５で形成し、振幅‐再生装
置を補助再生装置１７と加算装置１８とで形成する。

実際上、補助リミッター１４は簡単、かつ廉価に実現す
る（後述するＳ５参照）ことができるが、補助リミッタ
−１５および補助再生装置１７は常に簡単、かつ経済的
に作製し得とは限らない。しかし、補助リミッター１５
および補助再生装置１７の各々は、式（３０）によって
定義した振幅‐制限関数が、ｆ〔ｙ（ｎ）〕＝◇（ｎ）
＝り｛ｙ（ｎ）一ｋｎＲ｝
．・・．・．（４７）によって与えられる場
合には直接結線によるだけで形成することができる。

り＝１に対してＲを２に等しく選定し得るため、令（ｎ
）＝ヤ（ｎ）＝ｙ（ｎ）−かｎ ……（４８）となる。

上式（４８）に与えられを令（ｎ）とｙ（ｎ）との関係
は第１１図に示すようになる。式（４８）は式（４少と
同じ形式の関係式であるので、第１１図にはア（ｎ）／
（Ｒ／２）とｙ（ｎ）／（Ｒ／２）との関係をグラフに
よて一般的に示してある。式（４８）に定められるよう
な振幅‐制限関数には式（３２）に基づいて、ｇ〔ｚａ
（ｎＴ）〕＝乞ａ（ｎＴ）＝ｚａ（ｎＴ）十２ｋｎＶｍ
ａ．・．．・．・（４９）従って、 夏ａ（ｎＴ）＝ｚａ（ｎＴ）一ｚａ〔（ｎ−１）Ｔ＋２
（ｋｎ−ｋルー）ＶｍａＸ，，…，（５０）のように規
定される振幅‐再生関数を関連させる必要がある。

第１２図は式（４８）に定められる振幅‐制限関数に基
づき、しかも式（４９）に定められる振幅‐再生関数に
基づいて構成したディジタル‐アナログ変換器の例を示
し、この例の場合には積分回路網８に供給される信号を
常に正として、Ｓ３節にて述べた式（３６），（３７）
，（銀）が依然成立するものとする。

この第１２図の例はつぎの点で第９図の例とは相違する
。【１１ 事前処理装置４はディジタル数ｋｎ−ｋｎ‐
，を発生しないため、第１２図の回路には最早第９図に
示す信号源回路１６は存在せず、この場合補助リミッタ
ー１５は直接結線によって形成する。

｛２） 事後処理装置５の桶再生装置１７は直接結線に
よって形成する。

なお、この第１２図の例では極性検出装置１９を設け、
この入力端子を差回路網１２の出力端子に接続する。こ
の場合、極性検出装置１９は、例えば差回路網１２の出
力端子に発生する信号が正の場合に、基準レベルが所定
値の正の圧を発生する。しかし上記差回路網１２の出力
信号が負の場合には、この極性検出装置１９は所定基準
レベルの負電圧を発生する。極性検出装置の出力電圧は
図面に記号的に示すスイッチ２０を制御し、このスイッ
チを介して極性検出装置１９が正電圧を発生する度毎に
加算装置１８に０ボルトの基準電圧を供給し、また、極
性検出装置１９が負電圧を発生する度毎に上記スイッチ
２０を介して２Ｖｍａｘボルトの基準電圧を加算装置１
８に供給せしめる。【３１ 積分回路網８に供給される
信号が任意ランダムな入力信号｛ｘ（ｎ）｝に対して常
に正となり、一１ミｘ（ｎ）ミ十１となるようにするた
めに、事前処理装置４には加装置２１を設け、これにデ
ィジタル信号｛ｘ′（ｎ）｝並びに値が十１の定数を供
孫合する。

従ってこの加算装置２１の出力端子にはつぎのような関
係にあるコードワード支（ｎ）が発生する。すなわち、
このコード‐ワードは一１＜ｘ′（ｎ）＜十１の場合に
支（ｎ）＝ｘ′（ｎ）十１ となり、従って支（ｎ）は常に正である。

Ｓ５ 幾つかの構成部品の実施例 Ｓ５・１ 累算器（積分回路網）８および補助リミツタ
−１４第１３図は第９図に示した装置に用いられる積分
回路網８と補助リミツタ−１４との縦続回路の一例を詳
細に図示したものである。

以後コード‐ワードのの符号ビットをｓｉ飢（の）で示
し、の２０の時にはｓｉ劉（の）＝０の＜０の時にはｓ
ｉ鋤（の）＝１ とする。

上述した第１３図に示す縦続回路の例は加算器２２によ
って形成し、この加算器には第１入力端子から（ｂ＋ａ
）ビットのコードワード′Ｘ′（ｎ）を、第２入力端子
からはコード‐ワードすくｎ−１）を供給する。

加算器２２は、これがｙ′（ｎ）＝ｘ（ｎ）十？（ｎ−
１）で、しかもｘ′（ｎ）よりも１ビット多いコード‐
ワードｙ′（ｎ）を発生するように配置する。特に、こ
の加算器２２は、ｘ′（ｎ）における最上位のビットが
２‐１となり、ｙ′（ｎ）における最上位のビットがあ
となるようにする。斯るコード‐ワードｙ′（ｎ）は第
２加算器２３に供給する。この第２加算器２３には（ｂ
十ａ＋１）ビットの補助数ｙも供給し、これと上記コー
ド‐ワードｙ′（ｎ）との和により所望数や（ｎ）を得
る。この数ヤ（ｎ）は補助リミッター１５（第９図参照
）だけでなく、遅延時間がＴ／Ｎの遅延装置２５にも供
給する。遅延装置２５の出力端子は加算器２２の第２入
力端子に接続する。蓄積装置２４はベース‐２‐コード
の３つの数、すなわちｙｌニ十（２−２１（ｂ＋ａ）〉 ｙ２＝（２−２‐（ｂ十ａ）） ｙ３＝十０ を包含し、これらの各数はこの蓄積装置２４の所定のア
ドレス可能な蓄積位置に蓄積される。

これらの蓄積位置はアドレスデコーダ２４′を介して符
号ビットｓｉｇｎ〔ｙ′（ｎ）〕とｙ′（ｎ）の最上位
のビットとによってアドレス可能である。斯る最上位の
ビットをｙ′。で表わせば、蓄積装置２４は特につぎの
ような数を発生する。すなわち、ｙｏ＝１で、ｓｉｇｎ
〔ｙ′（ｎ）〕＝１の時ｙ，ｙｏ＝１で、ｓｉｇｎ〔ｙ
′（ｎ）〕＝０の時ｙ２ｙ′ｏ＝０の時ｙ８ 積分回路網８と補助リミッター１４との接続回路は、こ
の回路を第１２図に示す回路に用いる場合に極めて簡単
とすることができる。

つまり、ｘ（ｎ）は常に正であるため、ｋｎを定める必
要がなく、斯る縦続回路の機能を（ｂ＋ａ）ビットの累
種器によて実行することができる。Ｓ５・２ 信号源回
路 第１４図は信号源回路１６を詳細に図示したものであり
、この回路は第９図に示す装置に、第１３図の積分回路
網８と補助リミッター１４との縦続回路と一諸に使用す
るのに好適である。

第１４図に示す信号源回路は２個のスイッチ２６および
２７を具えており、この図ではこれらのスイッチを記号
的に図示してあるだけである。スイッチ２６はｙ′（ｎ
）の符号ビットＳｉ劉〔ｙ′（ｎ）〕によって制御し、
スイッチ２７はｙ′（ｎ）の最上位のビットｙ′ｏによ
って制御する。なお、この信号源回路の出力端子２８は
第９図の装置における加算装置１８の入力端子に接続す
る。上記信号源回路の動作はつぎの通りである。

ｙ′ｏ＝０の場合には出力様子２８がスイッチ２７を介
して接地され、この世力端子には０ボルの電圧が供給さ
れる。Ｙ′ｏ＝１の場合には出力端子２８がスイッチ２
７を介してスイッチ２６に接続され、ｓｉｇｎ〔ｙ′（
ｎ）＝０の時は十ＲＶｍ批の電圧が出力端子２８に供給
され、また、ＳＩ靭〔ｙ′（ｎ）〕＝１の時は−ＲＶｍ
桃の電圧が出力端子２８に供給される。

Ｓ５・３ 差回路網 第１５図は差回路網１２の一例を示し、この回路網は差
動増幅器２９を具えており、この増幅器の一方の入力端
子は差回路網の入力端子３０１こ直接接続する。

入力端子３０には信号サンプルｚ′ａ（ｎＴ）が供給さ
れる。上記差敷増幅器２９の他方の入力端子はサンプル
‐ホールド回路を介して入力端子３０に接続する。第１
５図ではサンプリング回路をスイッチ３１にて示し、ホ
ールド回路をコンデンサ３２にて示してある。スイッチ
３１には周波数が州ｆＸのサンプリングパルスを供給す
る。ｎ番目のサンプリングパルスが発生する瞬時はｚ′
ａ（ｎＴ）力泣′ａ〔（ｎ＋１）Ｔ〕に変化する瞬間の
直前の時点である。Ｓ６ 最終事項 ｛１’ 差回路網１２は第１５図とは別の方法、すなわ
ちディジタル回路部品よて構成するのが好適なこともあ
る。

このような差回路網を使用可能とするためには、Ｄ／Ａ
変換器１を差回路網１２の出力端子とフィルター６の出
力端子との間の何処かに配置する必要がある。ここで特
に、斯るＤ／Ａ変換器１を加算装置１８の出力端子に接
続する場合には、第９図に示す装置の素子１７，１２，
１８および１６をディジタル技法でいずれも作製すると
ができ、また、第１２図に示す装置の素子１２，１８，
１９および２０もディジタル技法で作製することができ
る。‘２ー 実際上、事後処理装置には差回路網の代り
に、例えば簡単なＲＣ回路網のような微分回路網を使用
することもできることは明らかである。従って、ここに
云う差回路網とは上述したような微分回路網も含むもの
とする。〔３’ 前述した各例の装置の場合、Ｎの所定
値に対して量子化装置１０が、コード‐ワード令（ｎ）
のうちの所定ビット数だけ、例えば３ビット以下のビッ
ト数を抑圧し得ることは明らかである。

このことからして、ｘ（ｎ）が１６ビットのコード‐ワ
ードの場合には、１３ビットのＤ／Ａ変換器を用いる必
要があるが、これでもなお相当高価である。しかし、Ｎ
の値をそのままとし、信号量子化雑音の劣化なしでコー
ド‐ワードのビット数を前記３ビット以上抑圧すること
ができる。これは上述した各例の装置の何れかを既知の
方法にて「ネスティング」ちて達成することができる。
例えば、第９図に示す例の装置をネスティングすると第
１６図に示すようになる。この第１６図に示す装置では
補間回路１３によって発生されたディジタル信号｛ｘ′
（ｎ）｝をＭ個の事前処理装置４（１），４（２），・
…・・４（Ｍ）から成る縦続回路を介して量子化装置１
０に供ｖ給する。

補助○／Ａ変換器１によって発生される出力信号サンプ
ルｚａ（ｎＴ）はＭ個の事後処理装置５（１），５（２
），・・・・・・５（Ｍ）の縦続回路を介して出力フィ
ルター６に順次給する。第１６図に示す例の装置ではＭ
は３としている。３個の事前処理装置４（１），４（２
）および４（３）の各々は、第９図に示す事後処理装置
と同じ方法で作製する。

また、３個の各事後処理装置５（１），５（２），５（
３）も第９図に示す事後処理装置と同じように作製する
。

‘４｝ 図示の各例では補間回路１３を、ディジタルフ
ィルターが後続する所謂＄ＲＩ素子（ＳＩ・２参照）に
より構成するものとしている。

しかし実際には斯るディジタルフィルターは必ずしも必
要ではない。これは特に第１２図の例に示す場合である
。ディジタル入力信号のサンプリング周波数を高める必
要のある場合には、ＳＲＩ素子だけで十分である。風
また、図の各例では出力フィルター６を設けているが、
斯種のフィルターは大抵の用途にとっては省くことがで
る。

【図面の簡単な説明】

第１図はアナログ号の電力スペクトルを示す説明図、第
２図はナィキスト周波数に等しいサンプリング周波数が
関連するディジタル信号の電力スペクトルの１周期分を
示す説明図第３図はディジタル信号の電力スペクトルの
１周期分および振幅‐量子化によって導入される雑音信
号の電力スペクトルを示す説明図、第４図は補間路の記
号を表わす説明図、第５図は第４図に示す補間回路に第
２図に示す電力スペクトルを呈する信号を供給した場合
に、補間回路の出力に現われる出力信号の電力スペクト
ルの１周期分を表わす説明図、第６図はナィキスト周波
数よりもＮ＝２倍高いサンプリング周波数が関連するデ
ィジタル信号の電力スペクトルの１周期分並びに振幅‐
量子化によって導入される雑音信号電力スペクトルを表
わす説明図、第７図は本発明によるディジタル‐アナロ
グ変換器の概略構成を示すブロック線図、第８図は式（
２１）に発生する関数ｓｉｎ２（２汀ｆＴ／２）の変化
を示す特性図、第９図は第７図に示したディジタル‐ア
ナログ変換器の変形例を示すブロック線図、第１０図は
各周期毎に非線形を呈する周期振幅‐制限関数の変化状
態を示す特性図、第１１図は各周期毎に直線性をを呈す
る周期振幅‐制限関数の変化状態を示す特性図、第１２
図は第９図に示すディジタル‐アナログ変換器を単純化
した例を示すブロック線図、第１３図は第９図のディジ
タル‐アナログ変換器に使用する積分回路網と補助振幅
‐制限器との縦続回路の一例を示すブロック線図、第１
４図は第９図のディジタル‐アナログ変換器に使用する
信号源回路の一例を示すブロック線図、第１５図は差回
路網の一例を示すブロック線図、第１６図は第９図のデ
ィジタル‐アナログ変換器をネスティングした例を示す
ブロック線図である。 １・・・補助Ｄ／Ａ変換器、２・・・ディジタル信号入
力端子、３…アナログ信号出力端子、４・・・事前処理
装置、５・・・事後処理装置、６・・・低域通過フィル
夕−、７…フィルター出力端子、８・・・積分回路網、
９…振幅‐制限装置、１０・・・量子化装置、１１・・
・振幅‐再生装置、１２・・・葦回路網（微分回路網）
、１３…補間回路、１４，１５…補助振幅‐制限回路（
補助リミッター）、１６・・・信号源回路、１７・・・
補助再生装置、１８・・・加算装置、１９・・・極性検
出装置、２０…スイッチ、２１・・・加算装置、２２・
・・加算器、２３・・・第２加算器、２４・・・蓄積装
置、２４′・・・アドレス‐デコーダ、２５・・・遅延
装置、２６，２７・・・スイッチ、２９…差動増幅器、
３１…スイッチ（サンプリング回路）、３２…コンデン
サ（ホールド回路）。 ＦＩＧ．Ｉ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５ ＦＩＧ．６ ＦＩＧ．７ ＦＩＧ．８ ＦＩＧ．１５ ＦＩＧ．９ ＦＩＧ．１０ ＦＩＧ．１１ ＦＩＧ．１２ ＦＩＧ．１３ ＦＩＧ．仏 ＦＩＧ．１６

Claims (1)

1. 【特許請求の範囲】 １ 各々が（ｂ＋ａ）ビツトあら成る一連のコードワー
   ドによつて形成されるデイジタル信号をアナログ信号に
   変換するデイジタル−アナログ変換器が：ａ デイジタ
   ル信号受信用の変換器入力端子と；ｂ アナログ信号供
   給用の変換器出力端子と；ｃ 事前処理装置にあつて、
   Ｃ１ 事前処理装置入力信号受信用の入力端子と；Ｃ２
   事前処理装置入力信号を積分して積分信号を発生せし
   める積分段と；Ｃ３ 前記積分信号の振幅を処理して補
   助信号を発生せしめ、前記積分信号と補助信号との間の
   関係が振幅制限関数により表わされ、該関数が周期的な
   もので、しかも各周期毎に反転可能で、且つ単調に変化
   するものとする積分信号の振幅処理手段；とを含む事前
   処理装置と； ｄ 前記事前処理装置の入力端子を前記変換器入力端子
   に結合させる第１結合手段と；ｅ 前記事前処理装置の
   出力端子に接続され、前記補助信号のコード−ワードの
   ワード長を制限し、各々がｂ−ビツトから成る一連のコ
   ード−ワードよつて形成される量子化出力信号を発生せ
   しめる量子化手段と；ｆ 事後処理装置にあつて、 ｆ１ 事後処理装置入力信号受信用の入力端子と；ｆ２
   事後処理装置入力信号の振幅を処理して振幅再生信号
   を発生せしめ、該振幅信号と前記事後処理装置入力信号
   との間の関係が、前記振幅制限関数の逆関数である振幅
   再生関数により表わされるようにする振幅再生手段と；
   ｆ３ 前記振幅再生手段を微分する微分手段；とを含む
   事後処理装置と；ｇ 前記事後処理装置の入力端子を前
   記量子化手段の出力端子に結合させる第２の結合手段と
   ；ｈ 前記事後処理装置の出力端子を前記変換器出力端
   子に結合させる第３結合手段と；ｉ 前記第２結合手段
   が、前記第３結合手段のいずれかに含まれるｂ−ビツト
   の補助−デイジタル−アナログ変換器とを具えているこ
   とを特徴とするデイジタル−アナログ変換器。 ２ 前記事前処理装置によつて発生されるデイジタル補
   助信号｛■（ｎ）｝と、該事前処理装置に供給されるデ
   イジタル信号｛ｘ′（ｎ）｝との関係が、▲数式、化学
   式、表等があります▼ によつて与えられ、ここに ηおよびＲの各々はランダムな正の実数を表わし、
   ｎおよびｉは各々は整数を表わし、ここに、 −∞＜ｎ
   ＜∞ −∞＜ｉ＜∞ とし、さらに ｋ＿ｎは正の整数を表わし、かつ−Ａ＜ｙ（ｎ）＜Ａ
   となるような値とし、ここにＡを適切な正数としたこと
   を特徴とする特許請求の範囲１項記載のデイジタル−ア
   ナログ変換器。 ３ 前記事前処理装置が差ｋ＿ｎ−ｋ＿ｎ＿−＿１を表
   わすデイジタル信号発生用手段を具えることを特徴とす
   る特許請求の範囲第２項記載のデイジタル−アナログ変
   換器。 ４ 前記振幅−再生手段を加算装置によつて形成し、該
   加算装置の第１入力端子を前記微分手段の出力端子に接
   続すると共に、前記加算装置の出力端子を前記第３結合
   手段に接続したことを特徴とする特許請求の範囲第１項
   記載のデイジタル−アナログ変換器。 ５ 特許請求の範囲３または４の何れかに記載のデイジ
   タル−アナログ変換器において、一定の基準信号ＲＶ＿
   ｍ＿ａ＿ｘと前記差信号ｋ＿ｎ−ｋ＿ｎ＿−＿１との積
   信号（ｋ＿ｎ−ｋ＿ｎ＿−＿１）ＲＶ＿ｍ＿ａ＿ｘを発
   生する手段を前記事前処理装置と、前記加算手段とに結
   合させたことを特徴とするデイジタル−アナログ変換器
   。 ６ 前記微分手段の出力端子を極性検出回路にも接続し
   、該検出回路によつてスイツチング装置を制御し、該ス
   イツチング装置によつて前記微分手段の出力信号の極性
   に応じて一定値の第１または第２基準信号を前記加算装
   置の第２入力端子に供給せしめるようにしたことを特徴
   とする特許請求の範囲４記載のデイジタル−アナログ変
   換器。 ７ 前記第１結合手段に加算装置を設け、該加算装置に
   基準コードワードを供給するようにしたことを特徴とす
   る特許請求の範囲１記載のデイジタル−アナログ変換器
   。 ８ 前記第１結合手段を補間デイジタルフイルターをも
   つて構成したことを特徴とする特許請求の範囲１記載の
   デイジタル−アナログ変換器。