JPS6016139B2 - デイジタル−アナログ変換器 - Google Patents
デイジタル−アナログ変換器Info
- Publication number
- JPS6016139B2 JPS6016139B2 JP54154511A JP15451179A JPS6016139B2 JP S6016139 B2 JPS6016139 B2 JP S6016139B2 JP 54154511 A JP54154511 A JP 54154511A JP 15451179 A JP15451179 A JP 15451179A JP S6016139 B2 JPS6016139 B2 JP S6016139B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- amplitude
- analog converter
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は各々がb+aビットから成る一連のコードワー
ドによって形成されるディジタル信号をアナログ信号に
変換するディジタル−アナログ変換器(以後単にD/A
変換器と称する)に関するものである。
ドによって形成されるディジタル信号をアナログ信号に
変換するディジタル−アナログ変換器(以後単にD/A
変換器と称する)に関するものである。
D/A変換器は互いに極て異なる技術分野に用いられて
いる。
いる。
一般に、これらD/A変換器は各々が所定数のビットか
ら成り、しかも所定のサンプリング周波数$で発生する
一連のコード‐ワードによって形成されるディジタル信
号を時間的に連続な信号に変換するものである。このよ
うな変換を可能ならしめるために、各コード‐ワードを
信号サンプルに変換し、この信号サンプルの振幅を上記
コードワー日こ比例させると共に、1/$‘こ等しいサ
ンプリング周期Tの期間中一定としている。これより階
段状の信号を発生させ、この信号を通常低域通過フィル
ターにも供V給し、このフィルターの出力端子に所望な
アナログ信号を発生させる。斯種D/A変換器は後述す
る参考文献1に多数示されている。大抵のD/A変換器
は複数個の抵抗により形成され、これらの抵抗には正確
に規定された電流が流れる。コード‐ワードを復号化す
るのに必要な電流の数は少なくともこのコードワードを
構成するビット数に等しい。これらのコード‐ワードが
通話信号を符号化して得たものである場合には、コード
‐ワードは12ビット以下で構成される。コードワード
が音楽信号を符号化して得たもので、復号化後に高忠実
度の品質を得る必要がある場合には、これらのコード‐
ワードを例えば16ビットで構成する。コード‐ワード
を構成するビット数が多くなればなる程抵抗およびそれ
に流れる電流の精度を高める必要があり、しかも斯種D
/A変換器の構成が複雑となり、価格もも高くなる。こ
のように価格的に高いので、これらのD/A変換器は例
えば消費者市場用のマグネットホーンの如きオーディオ
装置には用いられない。以後、例えばdビットから成る
コード‐ワードのことを「d−ビットコード‐ワード」
として表わす。
ら成り、しかも所定のサンプリング周波数$で発生する
一連のコード‐ワードによって形成されるディジタル信
号を時間的に連続な信号に変換するものである。このよ
うな変換を可能ならしめるために、各コード‐ワードを
信号サンプルに変換し、この信号サンプルの振幅を上記
コードワー日こ比例させると共に、1/$‘こ等しいサ
ンプリング周期Tの期間中一定としている。これより階
段状の信号を発生させ、この信号を通常低域通過フィル
ターにも供V給し、このフィルターの出力端子に所望な
アナログ信号を発生させる。斯種D/A変換器は後述す
る参考文献1に多数示されている。大抵のD/A変換器
は複数個の抵抗により形成され、これらの抵抗には正確
に規定された電流が流れる。コード‐ワードを復号化す
るのに必要な電流の数は少なくともこのコードワードを
構成するビット数に等しい。これらのコード‐ワードが
通話信号を符号化して得たものである場合には、コード
‐ワードは12ビット以下で構成される。コードワード
が音楽信号を符号化して得たもので、復号化後に高忠実
度の品質を得る必要がある場合には、これらのコード‐
ワードを例えば16ビットで構成する。コード‐ワード
を構成するビット数が多くなればなる程抵抗およびそれ
に流れる電流の精度を高める必要があり、しかも斯種D
/A変換器の構成が複雑となり、価格もも高くなる。こ
のように価格的に高いので、これらのD/A変換器は例
えば消費者市場用のマグネットホーンの如きオーディオ
装置には用いられない。以後、例えばdビットから成る
コード‐ワードのことを「d−ビットコード‐ワード」
として表わす。
同様に、d‐ビットコード‐ワードを復号化するように
配置したD/A変換器を「d‐ビットD/A変換器」と
して表わす。本発明の目的は経済的に容認される方法で
実現し得るディジタル‐‐アナログ変換器を提供せんと
するにある。
配置したD/A変換器を「d‐ビットD/A変換器」と
して表わす。本発明の目的は経済的に容認される方法で
実現し得るディジタル‐‐アナログ変換器を提供せんと
するにある。
本発明は、各々が(b十a)ビットから成る一連のコー
ドワードによって形成されるディジタル信号をアナログ
信号に変換するディジタル‐アナログ変換器が:a デ
ィジタル信号受信用の変換器入力端子と;b アナログ
信号供給用の変換器出力端子と;c 事前処理装置にあ
って、cl 事前処理装置入力信号受信用の入力端子と
;c2 事前処理装置入力信号を積分して積分信号を発
生せしめる積分手段と;c3 前記積分信号の振幅を処
理して補助信号を発生せしめ、前記積分信号と補助信号
との間の関係が振幅制限関数により表わされ、該関数が
周期的なもので、しかも各周期毎に反転可能で、且つ単
調に変化するものとする積分信号の振幅処理手段;とを
含む事前処理装置と: d 前記事前処理装置の入力端子を前記変換器力端子に
結合させる第1結合手段と;e 前記事前処理装置の出
力様子に接続され、前記補助信号のコード‐ワード長を
制限し、各々がb‐ビットから成る一連のコード‐ワー
日こよって形成される量子化出力信号を発生せしめる量
子化手段と;f 事後処理装置にあって、 fl事後処理装置入力信号受信用の入力端子と;f2
事後処理装置入力信号の振幅を処理して振幅再生信号を
発生せしめ、該振幅再生信号と前記事後処理装置入力信
号との間の関係が、前記振幅制限関数の逆関数である振
幅再生関数により表わされるようにする振幅再生手段と
;f3 前記振幅再生手段を微分する微分手段;とを含
む事後処理装置と:g 前記事後処理装置の入力端子を
前記量子化手段の出力端子に結合させる第2結合手段と
;h 前記事後処理装置の出力端子を前記変換器出力端
子に結合させる第3結合手段と:i 前記第2結合手段
か、前記第3結合手段のいずれかに含まれるb‐ビット
の補助‐ディジタル‐アナログ変換器;とを具えている
ことを特徴とする。
ドワードによって形成されるディジタル信号をアナログ
信号に変換するディジタル‐アナログ変換器が:a デ
ィジタル信号受信用の変換器入力端子と;b アナログ
信号供給用の変換器出力端子と;c 事前処理装置にあ
って、cl 事前処理装置入力信号受信用の入力端子と
;c2 事前処理装置入力信号を積分して積分信号を発
生せしめる積分手段と;c3 前記積分信号の振幅を処
理して補助信号を発生せしめ、前記積分信号と補助信号
との間の関係が振幅制限関数により表わされ、該関数が
周期的なもので、しかも各周期毎に反転可能で、且つ単
調に変化するものとする積分信号の振幅処理手段;とを
含む事前処理装置と: d 前記事前処理装置の入力端子を前記変換器力端子に
結合させる第1結合手段と;e 前記事前処理装置の出
力様子に接続され、前記補助信号のコード‐ワード長を
制限し、各々がb‐ビットから成る一連のコード‐ワー
日こよって形成される量子化出力信号を発生せしめる量
子化手段と;f 事後処理装置にあって、 fl事後処理装置入力信号受信用の入力端子と;f2
事後処理装置入力信号の振幅を処理して振幅再生信号を
発生せしめ、該振幅再生信号と前記事後処理装置入力信
号との間の関係が、前記振幅制限関数の逆関数である振
幅再生関数により表わされるようにする振幅再生手段と
;f3 前記振幅再生手段を微分する微分手段;とを含
む事後処理装置と:g 前記事後処理装置の入力端子を
前記量子化手段の出力端子に結合させる第2結合手段と
;h 前記事後処理装置の出力端子を前記変換器出力端
子に結合させる第3結合手段と:i 前記第2結合手段
か、前記第3結合手段のいずれかに含まれるb‐ビット
の補助‐ディジタル‐アナログ変換器;とを具えている
ことを特徴とする。
本発明によるディジタル‐アナログ変換器では、(b+
a)‐ビットD/A変換器を、概して廉価で、しかも単
純な構成のb‐ビット補助D/A変換器を用いて実現す
る(b十a)‐ビットD/A変換器に関連する信号‐量
子化雑音比を得るためにディジタル入力信号を量子化手
段に供給する前に、このディジタル入力信号にて事前処
理操作を行うようにする。
a)‐ビットD/A変換器を、概して廉価で、しかも単
純な構成のb‐ビット補助D/A変換器を用いて実現す
る(b十a)‐ビットD/A変換器に関連する信号‐量
子化雑音比を得るためにディジタル入力信号を量子化手
段に供給する前に、このディジタル入力信号にて事前処
理操作を行うようにする。
その後、量子化手段の出力信号にて事後処理操作を行う
ようにする。この事後処理操作は、量子化手段によって
導入される量子化雑音信号の周波数を、フィルター回路
によって抑圧し得るような周波数帯城にシフトさせる。
事後処理回路の目的は、所望信号に悪影響を及ぼすこと
なく上記雑音信号号を抑圧することにある。つぎに本発
明に関する参考文献を以下列記する。
ようにする。この事後処理操作は、量子化手段によって
導入される量子化雑音信号の周波数を、フィルター回路
によって抑圧し得るような周波数帯城にシフトさせる。
事後処理回路の目的は、所望信号に悪影響を及ぼすこと
なく上記雑音信号号を抑圧することにある。つぎに本発
明に関する参考文献を以下列記する。
・ 「SpecialISS雌onAmalogノDi
gtaIConve岱Ion 」( lEEE Tra
nsactions oncircuib ands$
tems,Vol.CAS‐25 No.7,197母
王7月)。
gtaIConve岱Ion 」( lEEE Tra
nsactions oncircuib ands$
tems,Vol.CAS‐25 No.7,197母
王7月)。
2 「DigtaISig岬IProcessing」
(A,V,○ppenheim,R.W.Schafe
r著,Prentice‐也11,1975王第413
〜418頁)。
(A,V,○ppenheim,R.W.Schafe
r著,Prentice‐也11,1975王第413
〜418頁)。
3 オランダ国特許脇第7703633号(特願昭53
−37473号:特関昭球−123615号)。
−37473号:特関昭球−123615号)。
4 「〇ptimmmFmD域taIFilterIm
plementations forDecimati
on,Interpolation and Nano
W Band Filにring」(L.R.Rabi
船r,R.E.Crochiere著,lEEETra
nSaCtionS onACo雌ticSSpeec
h andSi釦aIProcessl増,Vol.A
SSP‐23,1973王10月第444一456頁)
。
plementations forDecimati
on,Interpolation and Nano
W Band Filにring」(L.R.Rabi
船r,R.E.Crochiere著,lEEETra
nSaCtionS onACo雌ticSSpeec
h andSi釦aIProcessl増,Vol.A
SSP‐23,1973王10月第444一456頁)
。
5 「Fuれher Consideratio瓜
on me Designof 戊eimaのrs a
nd Interpolatom」(R,E.Croc
hiere , L.R.Rabi船r 著 、lEE
ETransactions on Acoustic
s, Speech andSi柳aIProcess
ing,Vol.ASSP−24,1976王8月,第
296一311頁)。
on me Designof 戊eimaのrs a
nd Interpolatom」(R,E.Croc
hiere , L.R.Rabi船r 著 、lEE
ETransactions on Acoustic
s, Speech andSi柳aIProcess
ing,Vol.ASSP−24,1976王8月,第
296一311頁)。
6 「 CompMation Rate and
StorageEstimation in M山上
iraに DigiねI FilteringMth
日脚f一Band Filte岱」(M.G.Bell
an袋r著,lEEE Tronsactiom on
Acoustics,SpeechandSi柳al
,Vol.ASSP−25,1977年8月,第344
一346頁)。
StorageEstimation in M山上
iraに DigiねI FilteringMth
日脚f一Band Filte岱」(M.G.Bell
an袋r著,lEEE Tronsactiom on
Acoustics,SpeechandSi柳al
,Vol.ASSP−25,1977年8月,第344
一346頁)。
図面につき本発明を説明する。
SI・1 ディジタル信号の電力(パワー)スペクトル
ディジタル信号は時間と振幅が不連続の信号である。
ディジタル信号は時間と振幅が不連続の信号である。
斯樋の信号は、例えば瞬時nTにアナログ信号xa(t
)をサンプリングして、xa(nt)によって示される
信号サンプルとしたり、このようにして得た信号サンプ
ルを量子化して、量子化信号サンプル支a(nt)とし
たり、これらの信号サンプルをx(n)によって示され
るマルチ‐ビット数(以後コード‐ワードと称する)に
変換したりして得られる。ここに、nは一如<n<的の
範囲内にある整数を表わし、Tはサンプリング周期を表
わす。今、上記ディジタル信号を連続コード‐ワードx
(n)によって形成し、この信号を{x(n)}にて示
すようにする。1′Tはサンプリング周波数と称される
こともあり、これを鼠こて表わすようにする。
)をサンプリングして、xa(nt)によって示される
信号サンプルとしたり、このようにして得た信号サンプ
ルを量子化して、量子化信号サンプル支a(nt)とし
たり、これらの信号サンプルをx(n)によって示され
るマルチ‐ビット数(以後コード‐ワードと称する)に
変換したりして得られる。ここに、nは一如<n<的の
範囲内にある整数を表わし、Tはサンプリング周期を表
わす。今、上記ディジタル信号を連続コード‐ワードx
(n)によって形成し、この信号を{x(n)}にて示
すようにする。1′Tはサンプリング周波数と称される
こともあり、これを鼠こて表わすようにする。
各コード‐ワードx(n)がb+aビットから成り、こ
れらのビットがCi(n)によって表わされ、ここにi
=0,1,2,……b+a一1とし、かつ上記ビットが
1または0の何れかに等しいものとすれだ、次式の関係
が成立する。
れらのビットがCi(n)によって表わされ、ここにi
=0,1,2,……b+a一1とし、かつ上記ビットが
1または0の何れかに等しいものとすれだ、次式の関係
が成立する。
支a(nT):x(n)・Vm枇
または
上式‘1}‘こおけるVm松はアナログ信号xa(t)
の振幅の上限値を表わすため、この信号xa(t)は次
式のような関係にある。
の振幅の上限値を表わすため、この信号xa(t)は次
式のような関係にある。
すなわち、−Vm破くXa(t)<VmaX
……【2)前述した所では、アナログ信号xa(t)を
連続コード‐ワードx(n)に変換可能とするために、
先ずこのアナログ信号xa(t)をサンプリング周波数
$でサンプリングする必要があると述べた。
……【2)前述した所では、アナログ信号xa(t)を
連続コード‐ワードx(n)に変換可能とするために、
先ずこのアナログ信号xa(t)をサンプリング周波数
$でサンプリングする必要があると述べた。
今、xa(t)の周波数数スペクトルが周波数範囲0ミ
fミfxにおいてのみ0とは相違する場合には、fsを
少なくとも2xとする必要がある。
fミfxにおいてのみ0とは相違する場合には、fsを
少なくとも2xとする必要がある。
xa(t)の電力スペクトルPxa(f)を第1図に示
し、第2図にもディジタル信号{x(n)}の電力スペ
クトルPx(f)の1周期分を示してある。ここで、電
力スペクトルがどうして各コード‐ワードx(n)のワ
−ド長を例えば丸め操作(演算)によってbビットに低
減させることによって得られるディジタル信号{z(n
)}のようになるかについて考察するのが有益である。
し、第2図にもディジタル信号{x(n)}の電力スペ
クトルPx(f)の1周期分を示してある。ここで、電
力スペクトルがどうして各コード‐ワードx(n)のワ
−ド長を例えば丸め操作(演算)によってbビットに低
減させることによって得られるディジタル信号{z(n
)}のようになるかについて考察するのが有益である。
斯様なディジタル信号を得るためには、非−線形量子化
演算Q〔・〕を各コード‐ワードx(n)で行う必要が
あり、従ってz(n)は次式のよに書き表わすことがで
きる。z(n)=Q〔x(n)〕 ……{3’
この量子化演算はつぎのように別の方法で表わすことも
できる。
演算Q〔・〕を各コード‐ワードx(n)で行う必要が
あり、従ってz(n)は次式のよに書き表わすことがで
きる。z(n)=Q〔x(n)〕 ……{3’
この量子化演算はつぎのように別の方法で表わすことも
できる。
z(n)=x(n)+e(n) ……‘4’上式‘州
こおけるe(n)は量子化エラーを表わし、このエラー
に対しては次式の関係が成立する。
こおけるe(n)は量子化エラーを表わし、このエラー
に対しては次式の関係が成立する。
−2‐b−1<e(n)<2‐b‐. ・・・・・
・■これらの量子化エラーは、0ミf三fsの周波数範
囲に均一に分配される電力密度スペクトルを呈するディ
ジタル雑音信号{e(n)}のコ−ド‐ワードであると
見なすことができる。
・■これらの量子化エラーは、0ミf三fsの周波数範
囲に均一に分配される電力密度スペクトルを呈するディ
ジタル雑音信号{e(n)}のコ−ド‐ワードであると
見なすことができる。
従って、斯る雑音信号は「ホワイトノイズ」(白色雑音
)(参考文献2参照)と見なすとができる。この雑音信
号の総合雑音電力をPeで示せば、次式が成立するPe
=2‐2b′12 ・・・・・・
‘6’この雑音電力は周波数範囲OSfミfsにわたり
均一に分配され、第3図にはこれを信号{z(n)}の
電力スペクトルの1周期分について示してある。
)(参考文献2参照)と見なすとができる。この雑音信
号の総合雑音電力をPeで示せば、次式が成立するPe
=2‐2b′12 ・・・・・・
‘6’この雑音電力は周波数範囲OSfミfsにわたり
均一に分配され、第3図にはこれを信号{z(n)}の
電力スペクトルの1周期分について示してある。
第3図には電力スペクトルがPx(f)の元の信号だけ
でなく、電力スペクトルがPe(f)の雑音信号も示し
てあり、周波数範囲OSfミax内にある雑音信号の電
力スペクトルPe(f)に対しては次式成立する。
でなく、電力スペクトルがPe(f)の雑音信号も示し
てあり、周波数範囲OSfミax内にある雑音信号の電
力スペクトルPe(f)に対しては次式成立する。
Pe(f)=Pe・T ……のSI・2
サンプリング周波数および量子化雑音前節SI・1で述
べたように、各コード‐ワ−ドx(n)のワード長をb
+aビットからbビットに短くする場合には、電力密度
スペクトルがPe(f)の雑音信号が導入される。
サンプリング周波数および量子化雑音前節SI・1で述
べたように、各コード‐ワ−ドx(n)のワード長をb
+aビットからbビットに短くする場合には、電力密度
スペクトルがPe(f)の雑音信号が導入される。
前述したようにT=1/もである。従って、Pe(f)
はサンプリング周期Tに正比例するか、またはサンプリ
ング周波数に反比例する。このことからして、{x(n
)}に関連するサンプリング周波数fS=2xをNのフ
ァクターだけ高めて、サンプリング周波数rs=Nfs
が関連するディジタル信号{x′(n)}が得ることが
できるようにすれば、各コードワードx′(n)を上述
した方法で軍子化することによって得られるディジタル
雑音信号{e(n)}の電力密度スペクトルPe(f)
は次式の如く表われる。
はサンプリング周期Tに正比例するか、またはサンプリ
ング周波数に反比例する。このことからして、{x(n
)}に関連するサンプリング周波数fS=2xをNのフ
ァクターだけ高めて、サンプリング周波数rs=Nfs
が関連するディジタル信号{x′(n)}が得ることが
できるようにすれば、各コードワードx′(n)を上述
した方法で軍子化することによって得られるディジタル
雑音信号{e(n)}の電力密度スペクトルPe(f)
は次式の如く表われる。
Pe(f)=Pe・T′=PeT/N ・ …・・・
‘8}上述したようにサンプリング周波数をNのファク
ターだけ高めるには、2つの連続するコード‐ワードx
(n)とx(n−1)との間に値が0のN個のコード‐
ワードを各都度挿入する回路および場合によってはその
回路にディジタルフィルターを縦続接続することによっ
て達成することができる。
‘8}上述したようにサンプリング周波数をNのファク
ターだけ高めるには、2つの連続するコード‐ワードx
(n)とx(n−1)との間に値が0のN個のコード‐
ワードを各都度挿入する回路および場合によってはその
回路にディジタルフィルターを縦続接続することによっ
て達成することができる。
斯種の回路は前記文献3に記載されており、ここではS
RI素子と称されいる。ディジタル低域通過フィルター
はディジタルフィルターとして用いることができるる。
斯るSRI素子とこのディジタルフィルターとの縦接続
回路のことを桶間回路と称することもあり、これは第4
図に示すような記号によって表わされる。この記号にお
けるNは増分ファクターを表わしている。斯種の桶間回
路の例については前記参考文献4,5および6に詳述さ
れている。特に、第2図に示す電力スペクトルを呈する
ディジタル信号{{x(n)}を第4図に示す桶間回路
に供孫台すると、この橘間回路は電力スペクトルがP′
x(f)のディジタル信号{x′(n)}を発生し、斯
る電力スペクトルPx(f)のN=2の場合を第5図に
示してある。
RI素子と称されいる。ディジタル低域通過フィルター
はディジタルフィルターとして用いることができるる。
斯るSRI素子とこのディジタルフィルターとの縦接続
回路のことを桶間回路と称することもあり、これは第4
図に示すような記号によって表わされる。この記号にお
けるNは増分ファクターを表わしている。斯種の桶間回
路の例については前記参考文献4,5および6に詳述さ
れている。特に、第2図に示す電力スペクトルを呈する
ディジタル信号{{x(n)}を第4図に示す桶間回路
に供孫台すると、この橘間回路は電力スペクトルがP′
x(f)のディジタル信号{x′(n)}を発生し、斯
る電力スペクトルPx(f)のN=2の場合を第5図に
示してある。
このようにして得られるディジタル信号{x′(n)}
を前節SI・1で述べた量子化演算すると、第6図に示
すような電力スペクトルを呈するディジタル信号が得ら
れる。この量子イQ寅算によって導入される雑音信号の
うち、fxミfミ(が‐1)fxの周波数範囲にある周
波数成分はディジタル低域通過フィルターによって抑圧
して、Pe/Nに等しい総合電力を有する雑音信号を残
すようにすることができる。S2 本発明による装鷹 この節では(b十a)ビットのD/A変換器よりも遥か
に廉価なbビットの補助D/A変換器を用いて、連続す
る(b十a)ビットのコード‐ワードx(n)により形
成されるディジタル信号{x(n)}をアナログ信号x
(t)に変換するための第7図に示すディジタル‐アナ
ログ変換器の総体的構成について説明する。
を前節SI・1で述べた量子化演算すると、第6図に示
すような電力スペクトルを呈するディジタル信号が得ら
れる。この量子イQ寅算によって導入される雑音信号の
うち、fxミfミ(が‐1)fxの周波数範囲にある周
波数成分はディジタル低域通過フィルターによって抑圧
して、Pe/Nに等しい総合電力を有する雑音信号を残
すようにすることができる。S2 本発明による装鷹 この節では(b十a)ビットのD/A変換器よりも遥か
に廉価なbビットの補助D/A変換器を用いて、連続す
る(b十a)ビットのコード‐ワードx(n)により形
成されるディジタル信号{x(n)}をアナログ信号x
(t)に変換するための第7図に示すディジタル‐アナ
ログ変換器の総体的構成について説明する。
第7図に示すD/A変換器は慣例の方法で作製されるb
ビットの補助D/A変換器1を具えている。この補助D
ノA変換器1はディジタル信号入力端子2とアナログ信
号出力端子3とを臭えている。ディジタル信号{z(n
)}を補助D/A変換器1に供給すれば、この変換器は
信号サンプルza(nT)を発生し、この信号サンプル
は次式の関係にある。Za(nT)=Z(n)Vm似) 十e′(n)VmaX・・・・・・側 上式(9}もこおけるe′(q)Vmaxは、補助D/
A変換器での不正確な変換により生ずる振幅‐制限エラ
ー(誤り)信号のサンプルを表わす。
ビットの補助D/A変換器1を具えている。この補助D
ノA変換器1はディジタル信号入力端子2とアナログ信
号出力端子3とを臭えている。ディジタル信号{z(n
)}を補助D/A変換器1に供給すれば、この変換器は
信号サンプルza(nT)を発生し、この信号サンプル
は次式の関係にある。Za(nT)=Z(n)Vm似) 十e′(n)VmaX・・・・・・側 上式(9}もこおけるe′(q)Vmaxは、補助D/
A変換器での不正確な変換により生ずる振幅‐制限エラ
ー(誤り)信号のサンプルを表わす。
補助D/A変換器1の入力端子2は量子化装置10を介
して事前処理装置4の出力端子に接続し、この処理装置
には(b十a)ビットのコ−ド‐ワードx′(n)から
成るディジタル信号{x′(n)}は補間回路13の出
力端子に発生するものとし、補間回路13にはサンプリ
ング周波数がaxで、しかも第2図に示すような電力ス
ペクトルを呈するディジタル信号{x(n)}が供給さ
れるものとする。
して事前処理装置4の出力端子に接続し、この処理装置
には(b十a)ビットのコ−ド‐ワードx′(n)から
成るディジタル信号{x′(n)}は補間回路13の出
力端子に発生するものとし、補間回路13にはサンプリ
ング周波数がaxで、しかも第2図に示すような電力ス
ペクトルを呈するディジタル信号{x(n)}が供給さ
れるものとする。
従って上記ディジタル信号{x′(n)}にはサンプリ
ング周波数がらが関連し、このディジタル信号のN=2
の場合の電力スペクトルは第5図に示すようになる。補
助D/A変換器1の出力端子3は事後処理装置5の入力
端子に接続し、この処理装置の出力端子は低域通過フィ
ルター6の入力端子に接続して、フィルターの出力端子
7に所望なアナログ信号号x(t)を供聯合する。
ング周波数がらが関連し、このディジタル信号のN=2
の場合の電力スペクトルは第5図に示すようになる。補
助D/A変換器1の出力端子3は事後処理装置5の入力
端子に接続し、この処理装置の出力端子は低域通過フィ
ルター6の入力端子に接続して、フィルターの出力端子
7に所望なアナログ信号号x(t)を供聯合する。
事前処理装置4は積分回路網8と制限関数がf〔・〕の
振幅‐制限装置9とを具えている。
振幅‐制限装置9とを具えている。
積分回路網8は累算器形式のものとすることができ、こ
れに供聯合たれるコードーワードx′(n)に応答して
次式の関係が成立するコード‐ワードy(n)を発生す
る。これらのコ−ド‐ワードを振幅‐制限装置9に供給
して、次式の関係にあるコ−ド‐ワード令(n)を発生
させる。
れに供聯合たれるコードーワードx′(n)に応答して
次式の関係が成立するコード‐ワードy(n)を発生す
る。これらのコ−ド‐ワードを振幅‐制限装置9に供給
して、次式の関係にあるコ−ド‐ワード令(n)を発生
させる。
◇(n)=f〔y(n)} ・・・・・・(11
)b十aビットから成るコード‐ワード◇:(n)を量
子化装置10‘こ供給するとこの量子化装置は上記コー
ド‐ワード◇(n)に応答して、z(n)=◇(n)+
e(n) ……(12)で表わされるbビットのコー
ド‐ワードz(n)を発生する。
)b十aビットから成るコード‐ワード◇:(n)を量
子化装置10‘こ供給するとこの量子化装置は上記コー
ド‐ワード◇(n)に応答して、z(n)=◇(n)+
e(n) ……(12)で表わされるbビットのコー
ド‐ワードz(n)を発生する。
この量子化装置10は、これがコード‐ワード◇(n)
のb個の最上位桁のビットをbビット‐補助D/A変換
器1に供給するように作製することができる。y(n)
が2の補数で与えられる場合のこの量子化形態は「値数
打切り」(val股tmncation)(参考文献2
参照)として既知である。事後処理装置5は振幅再生装
置1 1および差回路網12を具えている。
のb個の最上位桁のビットをbビット‐補助D/A変換
器1に供給するように作製することができる。y(n)
が2の補数で与えられる場合のこの量子化形態は「値数
打切り」(val股tmncation)(参考文献2
参照)として既知である。事後処理装置5は振幅再生装
置1 1および差回路網12を具えている。
振幅‐再生装置11は振幅‐再生関数g〔・〕を呈し、
これは供V給される信号サンプルza(nT)に応答し
て、信号サンプルZa(nT)を発生し、この信号サン
プルに対しては次式が成立する。Za(nT)=g〔a
(nT)〕=g〔◇(n)Vm枇十{e(n)+e′(
n)}VmaX〕.・・.・・(13)振幅を正確に再
生するために、g〔・〕はf〔・〕に対し逆の関数とす
る必要がある。
これは供V給される信号サンプルza(nT)に応答し
て、信号サンプルZa(nT)を発生し、この信号サン
プルに対しては次式が成立する。Za(nT)=g〔a
(nT)〕=g〔◇(n)Vm枇十{e(n)+e′(
n)}VmaX〕.・・.・・(13)振幅を正確に再
生するために、g〔・〕はf〔・〕に対し逆の関数とす
る必要がある。
一般にこのことは変数ばに対してQ=g〔f〔Q〕〕
……(14となることを意味する。
……(14となることを意味する。
上式(13)は、
乞a(nT)=g〔f〔y(n)Vm柵〕〕十y(nT
)……(15)従って、 乞a(nT)=y(n)Vm松十y(nT)……(IQ
と表わすことができる。
)……(15)従って、 乞a(nT)=y(n)Vm松十y(nT)……(IQ
と表わすことができる。
これらの信号サンプルをa(nt)は差回路網12に供
V給され、この際差回路網に供給される斯る信号サンプ
ルは最初のものであるとする。
V給され、この際差回路網に供給される斯る信号サンプ
ルは最初のものであるとする。
差回路網12は出力信号サンプル会a(nT)を発生し
、この出力信号サンプルについては次式の関係が成立す
る。全a(nT)=をa(nT) −Za〔(n−1)T〕……(17) 従って、 全a(nT)=y(n)VmaX一y(n−1)VMX
十y(nT)−y〔(n−1)T〕 上式と式OQとよりつぎのようになる。
、この出力信号サンプルについては次式の関係が成立す
る。全a(nT)=をa(nT) −Za〔(n−1)T〕……(17) 従って、 全a(nT)=y(n)VmaX一y(n−1)VMX
十y(nT)−y〔(n−1)T〕 上式と式OQとよりつぎのようになる。
乞a(nT)=x′(n)Vmax+y(nT)−y〔
(n−1)T〕….・.(18)ここで、低域通過フィ
ルターのしや断周波数を1/(がT)に等しくとれば、
アナログ信号x(t)を信号サンプル会a(nT)から
得ることができる。
(n−1)T〕….・.(18)ここで、低域通過フィ
ルターのしや断周波数を1/(がT)に等しくとれば、
アナログ信号x(t)を信号サンプル会a(nT)から
得ることができる。
この低域通過フィルターを理想的なフィルターとすれば
、特に次式の関係が成立する。すなわち、Sin(2竹
Nらt−nm),..,.(19D2中NfXt−n汀
特に、量子化装置10‘こよって発生され、信号Za(
nT)に存在する雑音信号y(n)はPr(f)で示さ
れる一定値の電力スペクトルを呈する。
、特に次式の関係が成立する。すなわち、Sin(2竹
Nらt−nm),..,.(19D2中NfXt−n汀
特に、量子化装置10‘こよって発生され、信号Za(
nT)に存在する雑音信号y(n)はPr(f)で示さ
れる一定値の電力スペクトルを呈する。
差回路網12を用いると斯る電力スペクトルに影響を及
ぼし、雑音電力fx<f<(が−1)fxの周波数範囲
にシフトされるようになる。このことはつぎのように説
明することができる。信号サンプル会a(nT)に存在
する雑音信号をs(nT)で表わせば、これは式(18
)に基ずし、て次式のようになる。s(nT)=r(n
T)−r〔(n−1)T〕.・・.・・(2o)s(s
T)の電力スペクトルをPs(f)で表わせば、次式の
関係を導出することができる。
ぼし、雑音電力fx<f<(が−1)fxの周波数範囲
にシフトされるようになる。このことはつぎのように説
明することができる。信号サンプル会a(nT)に存在
する雑音信号をs(nT)で表わせば、これは式(18
)に基ずし、て次式のようになる。s(nT)=r(n
T)−r〔(n−1)T〕.・・.・・(2o)s(s
T)の電力スペクトルをPs(f)で表わせば、次式の
関係を導出することができる。
すなわち、PS(f)=4Pr(f)siぜ(2mfT
/2).・…・(21)第8図は関数si〆(2mfT
/2)の変化をfの関数として示したものである。
/2).・…・(21)第8図は関数si〆(2mfT
/2)の変化をfの関数として示したものである。
P【(f)はfの凡ゆる値に対して有限であるので、第
8図から明らかなように、全周波数帯域0ミfミfsに
均一に分布する電力密度スペクトルを呈する上記導入雑
音信号r(n)は、こが0ミfミfxおよび(が−1)
fx三fミがfXの周波数範囲内にあるかぎり抑圧され
るため、理想的な低域通過フィルター6の出力端子に発
生し、かつPSにて示す総合雑音電力はつぎのように表
わされる。PS2′も/(2NT)ぽr(f)sin2
(2汀fT/2)df……(22)PS=等聖(侍−S
in奇) ……(2少なお、Psを所定の限界値以
下とする必要がある場合には、Nの値を上;q24)か
ら決めるようにする。
8図から明らかなように、全周波数帯域0ミfミfsに
均一に分布する電力密度スペクトルを呈する上記導入雑
音信号r(n)は、こが0ミfミfxおよび(が−1)
fx三fミがfXの周波数範囲内にあるかぎり抑圧され
るため、理想的な低域通過フィルター6の出力端子に発
生し、かつPSにて示す総合雑音電力はつぎのように表
わされる。PS2′も/(2NT)ぽr(f)sin2
(2汀fT/2)df……(22)PS=等聖(侍−S
in奇) ……(2少なお、Psを所定の限界値以
下とする必要がある場合には、Nの値を上;q24)か
ら決めるようにする。
蔓3 振幅制限および再生関数
前述した所では振幅‐制限関数に1つだけ特定条件を課
していた。
していた。
すなわちこの関数は反転し得るものとしていた。その理
由は、斯様に反転できるものでないと、振幅‐再生関数
を求めることができないからである。しかし、凡ゆる反
転可能な関数を振幅‐制限関数として用いることができ
るのはないと云うことはつぎの例から明らかである。例
えば〆〔・〕=arctan〔・〕 ・‐・
…(25)とすれば、この式(25)により式OQは次
式のよに変形される。
由は、斯様に反転できるものでないと、振幅‐再生関数
を求めることができないからである。しかし、凡ゆる反
転可能な関数を振幅‐制限関数として用いることができ
るのはないと云うことはつぎの例から明らかである。例
えば〆〔・〕=arctan〔・〕 ・‐・
…(25)とすれば、この式(25)により式OQは次
式のよに変形される。
すなわち、◇(n)=arctany(n) ・・
・・・・(26)振幅を正確に再生するためにはつぎの
ようにする必要がある。
・・・・(26)振幅を正確に再生するためにはつぎの
ようにする必要がある。
すなわち、g〔・〕ニねn〔・〕 ……
(27)冗式(27)により式(13)はつぎのように
変形される乞a(nT)=ねn〔{ ◇(n)+e(n
)十e′(n)}VmaX〕・・・・・・(28)式(
26)および(28)から、e(n)+e′(n)=0
の場合には意図したように、つぎの関係が成立する。
(27)冗式(27)により式(13)はつぎのように
変形される乞a(nT)=ねn〔{ ◇(n)+e(n
)十e′(n)}VmaX〕・・・・・・(28)式(
26)および(28)から、e(n)+e′(n)=0
の場合には意図したように、つぎの関係が成立する。
すなわち、Za(n)=tan〔arctan〔y(n
)〕〕=y(n) ……(29Dしかし
、e(n)+e′(n)は0に等しくないので、この関
数は厳密には乱れる。
)〕〕=y(n) ……(29Dしかし
、e(n)+e′(n)は0に等しくないので、この関
数は厳密には乱れる。
極めて有利な振幅‐制限関数は、所定の範囲内に定めら
れて、この範囲内で単調に変化し、しかも反転可能な関
数を周期的に繰り返すことによって得られる。
れて、この範囲内で単調に変化し、しかも反転可能な関
数を周期的に繰り返すことによって得られる。
上記範囲、従って、上記繰返し周期は適当に選定する必
要がある。以後この繰返し周期Rにて示す。この際考え
られる振幅‐制限関数は次式のように与えられる。 f
〔y(n)〕=◇(n) =F〔り{y(n)一kn
R}〕.・・.・・(3o)上式(3肌こおけるknは
正の整数を表わし、しかもy(n)が位置する長さRの
範囲の順序数を示す。
要がある。以後この繰返し周期Rにて示す。この際考え
られる振幅‐制限関数は次式のように与えられる。 f
〔y(n)〕=◇(n) =F〔り{y(n)一kn
R}〕.・・.・・(3o)上式(3肌こおけるknは
正の整数を表わし、しかもy(n)が位置する長さRの
範囲の順序数を示す。
ここにRに値は次式の関係を満足するように選定する必
要がある。すなわち、一1<令(n)<十1
……(31)振幅‐再生装置11の出力端子に発生する
信号サンプル乞a(nT)は式(16)を満足する必要
があるので、振幅再生関数に対して次式(32)を成立
させる必要のあることを導出することができる。
要がある。すなわち、一1<令(n)<十1
……(31)振幅‐再生装置11の出力端子に発生する
信号サンプル乞a(nT)は式(16)を満足する必要
があるので、振幅再生関数に対して次式(32)を成立
させる必要のあることを導出することができる。
g〔Za(nT)〕=今G〔Za(nT)〕十knRV
肌x =をa(nT)……(32)ここで G〔F〔ご〕〕=ど とする。
肌x =をa(nT)……(32)ここで G〔F〔ご〕〕=ど とする。
今=G〔Za(nT)〕=Z′a(nT〉とすれば、式
(32)はつぎのように変形される。
(32)はつぎのように変形される。
乞a(nT)=z′a(nT)+knRV肌従って式(
17)から一般的にはつぎのようになる。全a(nT)
=z′a(nT)−z′a〔(n−1)〕十(kn−k
n‐,)RVmaX・・・…(33)各コード‐ワード
x(n)およびx′(n)の振幅が制限されるため、各
信号サンプル会a(nT)の振幅も式(18)に基づい
て制限される。このことはknおよびkn‐,が原則的
には制限されなくとも、差kn‐kn‐,が有限数を表
わすことを意味する。さらに、会a(nT)は決してV
肌以上にはなり得ないので、Rを2に等しくするか、ま
たはそれ以上に選定すれば、つぎの関係式(34)の何
れかが成立する。すなわち、kn−kn‐,=0 kn−kn‐,=−1 ……(3
0kn−kn‐,=十1上式に示すように、kn−kn
‐,は考えられる3つの値のうちの何れか1つの値をと
り得る。
17)から一般的にはつぎのようになる。全a(nT)
=z′a(nT)−z′a〔(n−1)〕十(kn−k
n‐,)RVmaX・・・…(33)各コード‐ワード
x(n)およびx′(n)の振幅が制限されるため、各
信号サンプル会a(nT)の振幅も式(18)に基づい
て制限される。このことはknおよびkn‐,が原則的
には制限されなくとも、差kn‐kn‐,が有限数を表
わすことを意味する。さらに、会a(nT)は決してV
肌以上にはなり得ないので、Rを2に等しくするか、ま
たはそれ以上に選定すれば、つぎの関係式(34)の何
れかが成立する。すなわち、kn−kn‐,=0 kn−kn‐,=−1 ……(3
0kn−kn‐,=十1上式に示すように、kn−kn
‐,は考えられる3つの値のうちの何れか1つの値をと
り得る。
このことは、y(n)をy(n−1)よりも大きくした
り、小さくしたりする何れともすることができることに
関連している。しかし、x(n)が常に正の場合にはy
−(n)は単調に増加する。この場合にはkn−kn‐
,は0か十1となり得るだけである。0<x′(n)<
2 ・・・・・・(35)上式(35
)の関係で、しかもR>2とする仮定から出発すると、
次式の関係が成立する。
り、小さくしたりする何れともすることができることに
関連している。しかし、x(n)が常に正の場合にはy
−(n)は単調に増加する。この場合にはkn−kn‐
,は0か十1となり得るだけである。0<x′(n)<
2 ・・・・・・(35)上式(35
)の関係で、しかもR>2とする仮定から出発すると、
次式の関係が成立する。
すなわち、今(n)>令(n−1)の場合に、kn−k
n‐・=○令(n)<◇(n−1)の場合に、kn−k
M=十1.・・.・・(36) なお、前述したことからして、全a(nT)は差z′a
(nT)−z′a〔(n−1)T〕から十分求めること
ができる。
n‐・=○令(n)<◇(n−1)の場合に、kn−k
M=十1.・・.・・(36) なお、前述したことからして、全a(nT)は差z′a
(nT)−z′a〔(n−1)T〕から十分求めること
ができる。
z′a(nT)−z′a〔(n−1)T〕>0とすれば
、kn−kn‐,=0 ……(
37)となり、また、全a(nT)=z′a(nT)−
z′a〔(n−1)T〕となる。
、kn−kn‐,=0 ……(
37)となり、また、全a(nT)=z′a(nT)−
z′a〔(n−1)T〕となる。
これに対し、z′a(nT)−z′a〔(n−1)T〕
<0とすれば、kn−kn‐,=十1
……(38)となり、また、全a(nT):z′
a(nT)−z′a〔(n−1)T〕+2VmaXとな
る。
<0とすれば、kn−kn‐,=十1
……(38)となり、また、全a(nT):z′
a(nT)−z′a〔(n−1)T〕+2VmaXとな
る。
S4 特定実施例
第9図は第7図に示す本発明装置の変形例を示したもの
であり、この変形例は式(30)に定義した振幅‐制限
関数を次式(390に基づいて選定することによって得
られる。
であり、この変形例は式(30)に定義した振幅‐制限
関数を次式(390に基づいて選定することによって得
られる。
f〔y(n)〕=′デ(n)
ニarc礎n〔y(n)−knR〕……(3■式(32
)に示した振幅‐再生関数に対しては次式の関係を満足
させる必要がある。
)に示した振幅‐再生関数に対しては次式の関係を満足
させる必要がある。
g〔za(nT)=乞a(nT)=tan〔za(nT
)〕十knRVmaX・・・・・・(40) 式(3のおよび(32)の定数りは1に等しく選定すべ
きであることは明らかである。
)〕十knRVmaX・・・・・・(40) 式(3のおよび(32)の定数りは1に等しく選定すべ
きであることは明らかである。
周期Rに対する値は式(31)が満足され、従って、次
式41が成立するように選定する必要がある。一〇nl
ミy(n)−knRミ十tanl……(41)このRの
値は R=3 ……(42)に
よって満足される。
式41が成立するように選定する必要がある。一〇nl
ミy(n)−knRミ十tanl……(41)このRの
値は R=3 ……(42)に
よって満足される。
令(n)とy(n)との関係式(3鰍こ定義した関係を
、第10図に周期Rを式(42)に基づいてとった場合
につい図示してある。
、第10図に周期Rを式(42)に基づいてとった場合
につい図示してある。
式(33)と(40)から次式(43)が成立する。
すなわち、全a(nT)=tan〔za(nT)〕−t
an〔za〔(n−1)T〕〕十(kn−kげ1)3V
MX ……(43)Rは2以上であるため、kn
−kn−,に対して式(3飢ま満足する。
an〔za〔(n−1)T〕〕十(kn−kげ1)3V
MX ……(43)Rは2以上であるため、kn
−kn−,に対して式(3飢ま満足する。
第9図に示す装置は第7図に示す装置と大部分同じよう
にして作製することができる。
にして作製することができる。
第9図における第7図と同一部分を示すものには同一符
号を付して示してある。第9図に示すように、この例で
は振幅‐制限装置9を2個の補助振幅‐制限回路(補助
リミッター)14と15とを縦続接続して形成する。補
リミッター14はディジタル残留信号{ヤ(n)}並び
にディジタル数kn−kn‐,を発生する。補助リミツ
タ−14の入力信号{y(n)}と出力信号{y(n〉
との関係はつぎのような関係にある。すなわち、今(n
)=y(n)−knR=y(n)−地n.・・.・・(
4心上記信号{令(n)}が補助リミッター15に供給
されると、このリミッターは次式(45)の関係にある
信号{◇(n)}を発生する。
号を付して示してある。第9図に示すように、この例で
は振幅‐制限装置9を2個の補助振幅‐制限回路(補助
リミッター)14と15とを縦続接続して形成する。補
リミッター14はディジタル残留信号{ヤ(n)}並び
にディジタル数kn−kn‐,を発生する。補助リミツ
タ−14の入力信号{y(n)}と出力信号{y(n〉
との関係はつぎのような関係にある。すなわち、今(n
)=y(n)−knR=y(n)−地n.・・.・・(
4心上記信号{令(n)}が補助リミッター15に供給
されると、このリミッターは次式(45)の関係にある
信号{◇(n)}を発生する。
すなわち、令(n)=arctan命(n) ・
・・・・・(45)補助リミッター14によって発生さ
れるディジタル数Kn−kn‐,は信号源回路16に供
給すする。この信号源回路16には基準信号RVm泌も
供給し、この回路により(kn−kn‐,)RVm松に
相当する値の出力信号を発生させる。式(43)に定義
した信号サンプル全a(nT)を発生させるために、振
幅‐再生装11は補助再生装置17と加算装置18とを
縦続接続ちて形成する。
・・・・・(45)補助リミッター14によって発生さ
れるディジタル数Kn−kn‐,は信号源回路16に供
給すする。この信号源回路16には基準信号RVm泌も
供給し、この回路により(kn−kn‐,)RVm松に
相当する値の出力信号を発生させる。式(43)に定義
した信号サンプル全a(nT)を発生させるために、振
幅‐再生装11は補助再生装置17と加算装置18とを
縦続接続ちて形成する。
この場合、補助再生装置17の出力端子と加算装置18
の入力端子との間に差回路絹12を配置する。補助D/
A変換器1によって発生させた信号サンプルza(nT
)が補助再生装置17に供給されると、この補助再生装
置17は上記信号サンプルに応答して次式の関係にある
信号サンプルz′a(nT)を発生する。すなわち、z
′a(nT):tan za(nT) ・・・
・・・(46)差回路網12はこれに供給される信号サ
ンプルz′a(nT)に応答してz′a(nT)−z′
a〔(n−1)T〕なる信号サンプルを発生し、これは
加算装置18に供給される。
の入力端子との間に差回路絹12を配置する。補助D/
A変換器1によって発生させた信号サンプルza(nT
)が補助再生装置17に供給されると、この補助再生装
置17は上記信号サンプルに応答して次式の関係にある
信号サンプルz′a(nT)を発生する。すなわち、z
′a(nT):tan za(nT) ・・・
・・・(46)差回路網12はこれに供給される信号サ
ンプルz′a(nT)に応答してz′a(nT)−z′
a〔(n−1)T〕なる信号サンプルを発生し、これは
加算装置18に供給される。
加算装置18には信号値(kn−kn−,)RVmax
も供給する。このようにして、式(43)に定義した信
号サンプル会a(nT)がこの加算装置18の出力に発
生し、この信号サンプルも低域通過フィルター6に供給
これる。第9図に示す例では振幅‐制限装置9を2個の
補助リミッター14および15で形成し、振幅‐再生装
置を補助再生装置17と加算装置18とで形成する。
も供給する。このようにして、式(43)に定義した信
号サンプル会a(nT)がこの加算装置18の出力に発
生し、この信号サンプルも低域通過フィルター6に供給
これる。第9図に示す例では振幅‐制限装置9を2個の
補助リミッター14および15で形成し、振幅‐再生装
置を補助再生装置17と加算装置18とで形成する。
実際上、補助リミッター14は簡単、かつ廉価に実現す
る(後述するS5参照)ことができるが、補助リミッタ
−15および補助再生装置17は常に簡単、かつ経済的
に作製し得とは限らない。しかし、補助リミッター15
および補助再生装置17の各々は、式(30)によって
定義した振幅‐制限関数が、f〔y(n)〕=◇(n)
=り{y(n)一knR}
.・・.・.(47)によって与えられる場
合には直接結線によるだけで形成することができる。
る(後述するS5参照)ことができるが、補助リミッタ
−15および補助再生装置17は常に簡単、かつ経済的
に作製し得とは限らない。しかし、補助リミッター15
および補助再生装置17の各々は、式(30)によって
定義した振幅‐制限関数が、f〔y(n)〕=◇(n)
=り{y(n)一knR}
.・・.・.(47)によって与えられる場
合には直接結線によるだけで形成することができる。
り=1に対してRを2に等しく選定し得るため、令(n
)=ヤ(n)=y(n)−かn ……(48)となる。
)=ヤ(n)=y(n)−かn ……(48)となる。
上式(48)に与えられを令(n)とy(n)との関係
は第11図に示すようになる。式(48)は式(4少と
同じ形式の関係式であるので、第11図にはア(n)/
(R/2)とy(n)/(R/2)との関係をグラフに
よて一般的に示してある。式(48)に定められるよう
な振幅‐制限関数には式(32)に基づいて、g〔za
(nT)〕=乞a(nT)=za(nT)十2knVm
a.・..・.・(49)従って、 夏a(nT)=za(nT)一za〔(n−1)T+2
(kn−kルー)VmaX,,…,(50)のように規
定される振幅‐再生関数を関連させる必要がある。
は第11図に示すようになる。式(48)は式(4少と
同じ形式の関係式であるので、第11図にはア(n)/
(R/2)とy(n)/(R/2)との関係をグラフに
よて一般的に示してある。式(48)に定められるよう
な振幅‐制限関数には式(32)に基づいて、g〔za
(nT)〕=乞a(nT)=za(nT)十2knVm
a.・..・.・(49)従って、 夏a(nT)=za(nT)一za〔(n−1)T+2
(kn−kルー)VmaX,,…,(50)のように規
定される振幅‐再生関数を関連させる必要がある。
第12図は式(48)に定められる振幅‐制限関数に基
づき、しかも式(49)に定められる振幅‐再生関数に
基づいて構成したディジタル‐アナログ変換器の例を示
し、この例の場合には積分回路網8に供給される信号を
常に正として、S3節にて述べた式(36),(37)
,(銀)が依然成立するものとする。
づき、しかも式(49)に定められる振幅‐再生関数に
基づいて構成したディジタル‐アナログ変換器の例を示
し、この例の場合には積分回路網8に供給される信号を
常に正として、S3節にて述べた式(36),(37)
,(銀)が依然成立するものとする。
この第12図の例はつぎの点で第9図の例とは相違する
。【11 事前処理装置4はディジタル数kn−kn‐
,を発生しないため、第12図の回路には最早第9図に
示す信号源回路16は存在せず、この場合補助リミッタ
ー15は直接結線によって形成する。
。【11 事前処理装置4はディジタル数kn−kn‐
,を発生しないため、第12図の回路には最早第9図に
示す信号源回路16は存在せず、この場合補助リミッタ
ー15は直接結線によって形成する。
{2) 事後処理装置5の桶再生装置17は直接結線に
よって形成する。
よって形成する。
なお、この第12図の例では極性検出装置19を設け、
この入力端子を差回路網12の出力端子に接続する。こ
の場合、極性検出装置19は、例えば差回路網12の出
力端子に発生する信号が正の場合に、基準レベルが所定
値の正の圧を発生する。しかし上記差回路網12の出力
信号が負の場合には、この極性検出装置19は所定基準
レベルの負電圧を発生する。極性検出装置の出力電圧は
図面に記号的に示すスイッチ20を制御し、このスイッ
チを介して極性検出装置19が正電圧を発生する度毎に
加算装置18に0ボルトの基準電圧を供給し、また、極
性検出装置19が負電圧を発生する度毎に上記スイッチ
20を介して2Vmaxボルトの基準電圧を加算装置1
8に供給せしめる。【31 積分回路網8に供給される
信号が任意ランダムな入力信号{x(n)}に対して常
に正となり、一1ミx(n)ミ十1となるようにするた
めに、事前処理装置4には加装置21を設け、これにデ
ィジタル信号{x′(n)}並びに値が十1の定数を供
孫合する。
この入力端子を差回路網12の出力端子に接続する。こ
の場合、極性検出装置19は、例えば差回路網12の出
力端子に発生する信号が正の場合に、基準レベルが所定
値の正の圧を発生する。しかし上記差回路網12の出力
信号が負の場合には、この極性検出装置19は所定基準
レベルの負電圧を発生する。極性検出装置の出力電圧は
図面に記号的に示すスイッチ20を制御し、このスイッ
チを介して極性検出装置19が正電圧を発生する度毎に
加算装置18に0ボルトの基準電圧を供給し、また、極
性検出装置19が負電圧を発生する度毎に上記スイッチ
20を介して2Vmaxボルトの基準電圧を加算装置1
8に供給せしめる。【31 積分回路網8に供給される
信号が任意ランダムな入力信号{x(n)}に対して常
に正となり、一1ミx(n)ミ十1となるようにするた
めに、事前処理装置4には加装置21を設け、これにデ
ィジタル信号{x′(n)}並びに値が十1の定数を供
孫合する。
従ってこの加算装置21の出力端子にはつぎのような関
係にあるコードワード支(n)が発生する。すなわち、
このコード‐ワードは一1<x′(n)<十1の場合に
支(n)=x′(n)十1 となり、従って支(n)は常に正である。
係にあるコードワード支(n)が発生する。すなわち、
このコード‐ワードは一1<x′(n)<十1の場合に
支(n)=x′(n)十1 となり、従って支(n)は常に正である。
S5 幾つかの構成部品の実施例
S5・1 累算器(積分回路網)8および補助リミツタ
−14第13図は第9図に示した装置に用いられる積分
回路網8と補助リミツタ−14との縦続回路の一例を詳
細に図示したものである。
−14第13図は第9図に示した装置に用いられる積分
回路網8と補助リミツタ−14との縦続回路の一例を詳
細に図示したものである。
以後コード‐ワードのの符号ビットをsi飢(の)で示
し、の20の時にはsi劉(の)=0の<0の時にはs
i鋤(の)=1 とする。
し、の20の時にはsi劉(の)=0の<0の時にはs
i鋤(の)=1 とする。
上述した第13図に示す縦続回路の例は加算器22によ
って形成し、この加算器には第1入力端子から(b+a
)ビットのコードワード′X′(n)を、第2入力端子
からはコード‐ワードすくn−1)を供給する。
って形成し、この加算器には第1入力端子から(b+a
)ビットのコードワード′X′(n)を、第2入力端子
からはコード‐ワードすくn−1)を供給する。
加算器22は、これがy′(n)=x(n)十?(n−
1)で、しかもx′(n)よりも1ビット多いコード‐
ワードy′(n)を発生するように配置する。特に、こ
の加算器22は、x′(n)における最上位のビットが
2‐1となり、y′(n)における最上位のビットがあ
となるようにする。斯るコード‐ワードy′(n)は第
2加算器23に供給する。この第2加算器23には(b
十a+1)ビットの補助数yも供給し、これと上記コー
ド‐ワードy′(n)との和により所望数や(n)を得
る。この数ヤ(n)は補助リミッター15(第9図参照
)だけでなく、遅延時間がT/Nの遅延装置25にも供
給する。遅延装置25の出力端子は加算器22の第2入
力端子に接続する。蓄積装置24はベース‐2‐コード
の3つの数、すなわちylニ十(2−21(b+a)〉 y2=(2−2‐(b十a)) y3=十0 を包含し、これらの各数はこの蓄積装置24の所定のア
ドレス可能な蓄積位置に蓄積される。
1)で、しかもx′(n)よりも1ビット多いコード‐
ワードy′(n)を発生するように配置する。特に、こ
の加算器22は、x′(n)における最上位のビットが
2‐1となり、y′(n)における最上位のビットがあ
となるようにする。斯るコード‐ワードy′(n)は第
2加算器23に供給する。この第2加算器23には(b
十a+1)ビットの補助数yも供給し、これと上記コー
ド‐ワードy′(n)との和により所望数や(n)を得
る。この数ヤ(n)は補助リミッター15(第9図参照
)だけでなく、遅延時間がT/Nの遅延装置25にも供
給する。遅延装置25の出力端子は加算器22の第2入
力端子に接続する。蓄積装置24はベース‐2‐コード
の3つの数、すなわちylニ十(2−21(b+a)〉 y2=(2−2‐(b十a)) y3=十0 を包含し、これらの各数はこの蓄積装置24の所定のア
ドレス可能な蓄積位置に蓄積される。
これらの蓄積位置はアドレスデコーダ24′を介して符
号ビットsign〔y′(n)〕とy′(n)の最上位
のビットとによってアドレス可能である。斯る最上位の
ビットをy′。で表わせば、蓄積装置24は特につぎの
ような数を発生する。すなわち、yo=1で、sign
〔y′(n)〕=1の時y,yo=1で、sign〔y
′(n)〕=0の時y2y′o=0の時y8 積分回路網8と補助リミッター14との接続回路は、こ
の回路を第12図に示す回路に用いる場合に極めて簡単
とすることができる。
号ビットsign〔y′(n)〕とy′(n)の最上位
のビットとによってアドレス可能である。斯る最上位の
ビットをy′。で表わせば、蓄積装置24は特につぎの
ような数を発生する。すなわち、yo=1で、sign
〔y′(n)〕=1の時y,yo=1で、sign〔y
′(n)〕=0の時y2y′o=0の時y8 積分回路網8と補助リミッター14との接続回路は、こ
の回路を第12図に示す回路に用いる場合に極めて簡単
とすることができる。
つまり、x(n)は常に正であるため、knを定める必
要がなく、斯る縦続回路の機能を(b+a)ビットの累
種器によて実行することができる。S5・2 信号源回
路 第14図は信号源回路16を詳細に図示したものであり
、この回路は第9図に示す装置に、第13図の積分回路
網8と補助リミッター14との縦続回路と一諸に使用す
るのに好適である。
要がなく、斯る縦続回路の機能を(b+a)ビットの累
種器によて実行することができる。S5・2 信号源回
路 第14図は信号源回路16を詳細に図示したものであり
、この回路は第9図に示す装置に、第13図の積分回路
網8と補助リミッター14との縦続回路と一諸に使用す
るのに好適である。
第14図に示す信号源回路は2個のスイッチ26および
27を具えており、この図ではこれらのスイッチを記号
的に図示してあるだけである。スイッチ26はy′(n
)の符号ビットSi劉〔y′(n)〕によって制御し、
スイッチ27はy′(n)の最上位のビットy′oによ
って制御する。なお、この信号源回路の出力端子28は
第9図の装置における加算装置18の入力端子に接続す
る。上記信号源回路の動作はつぎの通りである。
27を具えており、この図ではこれらのスイッチを記号
的に図示してあるだけである。スイッチ26はy′(n
)の符号ビットSi劉〔y′(n)〕によって制御し、
スイッチ27はy′(n)の最上位のビットy′oによ
って制御する。なお、この信号源回路の出力端子28は
第9図の装置における加算装置18の入力端子に接続す
る。上記信号源回路の動作はつぎの通りである。
y′o=0の場合には出力様子28がスイッチ27を介
して接地され、この世力端子には0ボルの電圧が供給さ
れる。Y′o=1の場合には出力端子28がスイッチ2
7を介してスイッチ26に接続され、sign〔y′(
n)=0の時は十RVm批の電圧が出力端子28に供給
され、また、SI靭〔y′(n)〕=1の時は−RVm
桃の電圧が出力端子28に供給される。
して接地され、この世力端子には0ボルの電圧が供給さ
れる。Y′o=1の場合には出力端子28がスイッチ2
7を介してスイッチ26に接続され、sign〔y′(
n)=0の時は十RVm批の電圧が出力端子28に供給
され、また、SI靭〔y′(n)〕=1の時は−RVm
桃の電圧が出力端子28に供給される。
S5・3 差回路網
第15図は差回路網12の一例を示し、この回路網は差
動増幅器29を具えており、この増幅器の一方の入力端
子は差回路網の入力端子301こ直接接続する。
動増幅器29を具えており、この増幅器の一方の入力端
子は差回路網の入力端子301こ直接接続する。
入力端子30には信号サンプルz′a(nT)が供給さ
れる。上記差敷増幅器29の他方の入力端子はサンプル
‐ホールド回路を介して入力端子30に接続する。第1
5図ではサンプリング回路をスイッチ31にて示し、ホ
ールド回路をコンデンサ32にて示してある。スイッチ
31には周波数が州fXのサンプリングパルスを供給す
る。n番目のサンプリングパルスが発生する瞬時はz′
a(nT)力泣′a〔(n+1)T〕に変化する瞬間の
直前の時点である。S6 最終事項 {1’ 差回路網12は第15図とは別の方法、すなわ
ちディジタル回路部品よて構成するのが好適なこともあ
る。
れる。上記差敷増幅器29の他方の入力端子はサンプル
‐ホールド回路を介して入力端子30に接続する。第1
5図ではサンプリング回路をスイッチ31にて示し、ホ
ールド回路をコンデンサ32にて示してある。スイッチ
31には周波数が州fXのサンプリングパルスを供給す
る。n番目のサンプリングパルスが発生する瞬時はz′
a(nT)力泣′a〔(n+1)T〕に変化する瞬間の
直前の時点である。S6 最終事項 {1’ 差回路網12は第15図とは別の方法、すなわ
ちディジタル回路部品よて構成するのが好適なこともあ
る。
このような差回路網を使用可能とするためには、D/A
変換器1を差回路網12の出力端子とフィルター6の出
力端子との間の何処かに配置する必要がある。ここで特
に、斯るD/A変換器1を加算装置18の出力端子に接
続する場合には、第9図に示す装置の素子17,12,
18および16をディジタル技法でいずれも作製すると
ができ、また、第12図に示す装置の素子12,18,
19および20もディジタル技法で作製することができ
る。‘2ー 実際上、事後処理装置には差回路網の代り
に、例えば簡単なRC回路網のような微分回路網を使用
することもできることは明らかである。従って、ここに
云う差回路網とは上述したような微分回路網も含むもの
とする。〔3’ 前述した各例の装置の場合、Nの所定
値に対して量子化装置10が、コード‐ワード令(n)
のうちの所定ビット数だけ、例えば3ビット以下のビッ
ト数を抑圧し得ることは明らかである。
変換器1を差回路網12の出力端子とフィルター6の出
力端子との間の何処かに配置する必要がある。ここで特
に、斯るD/A変換器1を加算装置18の出力端子に接
続する場合には、第9図に示す装置の素子17,12,
18および16をディジタル技法でいずれも作製すると
ができ、また、第12図に示す装置の素子12,18,
19および20もディジタル技法で作製することができ
る。‘2ー 実際上、事後処理装置には差回路網の代り
に、例えば簡単なRC回路網のような微分回路網を使用
することもできることは明らかである。従って、ここに
云う差回路網とは上述したような微分回路網も含むもの
とする。〔3’ 前述した各例の装置の場合、Nの所定
値に対して量子化装置10が、コード‐ワード令(n)
のうちの所定ビット数だけ、例えば3ビット以下のビッ
ト数を抑圧し得ることは明らかである。
このことからして、x(n)が16ビットのコード‐ワ
ードの場合には、13ビットのD/A変換器を用いる必
要があるが、これでもなお相当高価である。しかし、N
の値をそのままとし、信号量子化雑音の劣化なしでコー
ド‐ワードのビット数を前記3ビット以上抑圧すること
ができる。これは上述した各例の装置の何れかを既知の
方法にて「ネスティング」ちて達成することができる。
例えば、第9図に示す例の装置をネスティングすると第
16図に示すようになる。この第16図に示す装置では
補間回路13によって発生されたディジタル信号{x′
(n)}をM個の事前処理装置4(1),4(2),・
…・・4(M)から成る縦続回路を介して量子化装置1
0に供v給する。
ードの場合には、13ビットのD/A変換器を用いる必
要があるが、これでもなお相当高価である。しかし、N
の値をそのままとし、信号量子化雑音の劣化なしでコー
ド‐ワードのビット数を前記3ビット以上抑圧すること
ができる。これは上述した各例の装置の何れかを既知の
方法にて「ネスティング」ちて達成することができる。
例えば、第9図に示す例の装置をネスティングすると第
16図に示すようになる。この第16図に示す装置では
補間回路13によって発生されたディジタル信号{x′
(n)}をM個の事前処理装置4(1),4(2),・
…・・4(M)から成る縦続回路を介して量子化装置1
0に供v給する。
補助○/A変換器1によって発生される出力信号サンプ
ルza(nT)はM個の事後処理装置5(1),5(2
),・・・・・・5(M)の縦続回路を介して出力フィ
ルター6に順次給する。第16図に示す例の装置ではM
は3としている。3個の事前処理装置4(1),4(2
)および4(3)の各々は、第9図に示す事後処理装置
と同じ方法で作製する。
ルza(nT)はM個の事後処理装置5(1),5(2
),・・・・・・5(M)の縦続回路を介して出力フィ
ルター6に順次給する。第16図に示す例の装置ではM
は3としている。3個の事前処理装置4(1),4(2
)および4(3)の各々は、第9図に示す事後処理装置
と同じ方法で作製する。
また、3個の各事後処理装置5(1),5(2),5(
3)も第9図に示す事後処理装置と同じように作製する
。
3)も第9図に示す事後処理装置と同じように作製する
。
‘4} 図示の各例では補間回路13を、ディジタルフ
ィルターが後続する所謂$RI素子(SI・2参照)に
より構成するものとしている。
ィルターが後続する所謂$RI素子(SI・2参照)に
より構成するものとしている。
しかし実際には斯るディジタルフィルターは必ずしも必
要ではない。これは特に第12図の例に示す場合である
。ディジタル入力信号のサンプリング周波数を高める必
要のある場合には、SRI素子だけで十分である。風
また、図の各例では出力フィルター6を設けているが、
斯種のフィルターは大抵の用途にとっては省くことがで
る。
要ではない。これは特に第12図の例に示す場合である
。ディジタル入力信号のサンプリング周波数を高める必
要のある場合には、SRI素子だけで十分である。風
また、図の各例では出力フィルター6を設けているが、
斯種のフィルターは大抵の用途にとっては省くことがで
る。
第1図はアナログ号の電力スペクトルを示す説明図、第
2図はナィキスト周波数に等しいサンプリング周波数が
関連するディジタル信号の電力スペクトルの1周期分を
示す説明図第3図はディジタル信号の電力スペクトルの
1周期分および振幅‐量子化によって導入される雑音信
号の電力スペクトルを示す説明図、第4図は補間路の記
号を表わす説明図、第5図は第4図に示す補間回路に第
2図に示す電力スペクトルを呈する信号を供給した場合
に、補間回路の出力に現われる出力信号の電力スペクト
ルの1周期分を表わす説明図、第6図はナィキスト周波
数よりもN=2倍高いサンプリング周波数が関連するデ
ィジタル信号の電力スペクトルの1周期分並びに振幅‐
量子化によって導入される雑音信号電力スペクトルを表
わす説明図、第7図は本発明によるディジタル‐アナロ
グ変換器の概略構成を示すブロック線図、第8図は式(
21)に発生する関数sin2(2汀fT/2)の変化
を示す特性図、第9図は第7図に示したディジタル‐ア
ナログ変換器の変形例を示すブロック線図、第10図は
各周期毎に非線形を呈する周期振幅‐制限関数の変化状
態を示す特性図、第11図は各周期毎に直線性をを呈す
る周期振幅‐制限関数の変化状態を示す特性図、第12
図は第9図に示すディジタル‐アナログ変換器を単純化
した例を示すブロック線図、第13図は第9図のディジ
タル‐アナログ変換器に使用する積分回路網と補助振幅
‐制限器との縦続回路の一例を示すブロック線図、第1
4図は第9図のディジタル‐アナログ変換器に使用する
信号源回路の一例を示すブロック線図、第15図は差回
路網の一例を示すブロック線図、第16図は第9図のデ
ィジタル‐アナログ変換器をネスティングした例を示す
ブロック線図である。 1・・・補助D/A変換器、2・・・ディジタル信号入
力端子、3…アナログ信号出力端子、4・・・事前処理
装置、5・・・事後処理装置、6・・・低域通過フィル
夕−、7…フィルター出力端子、8・・・積分回路網、
9…振幅‐制限装置、10・・・量子化装置、11・・
・振幅‐再生装置、12・・・葦回路網(微分回路網)
、13…補間回路、14,15…補助振幅‐制限回路(
補助リミッター)、16・・・信号源回路、17・・・
補助再生装置、18・・・加算装置、19・・・極性検
出装置、20…スイッチ、21・・・加算装置、22・
・・加算器、23・・・第2加算器、24・・・蓄積装
置、24′・・・アドレス‐デコーダ、25・・・遅延
装置、26,27・・・スイッチ、29…差動増幅器、
31…スイッチ(サンプリング回路)、32…コンデン
サ(ホールド回路)。 FIG.I FIG.2 FIG.3 FIG.4 FIG.5 FIG.6 FIG.7 FIG.8 FIG.15 FIG.9 FIG.10 FIG.11 FIG.12 FIG.13 FIG.仏 FIG.16
2図はナィキスト周波数に等しいサンプリング周波数が
関連するディジタル信号の電力スペクトルの1周期分を
示す説明図第3図はディジタル信号の電力スペクトルの
1周期分および振幅‐量子化によって導入される雑音信
号の電力スペクトルを示す説明図、第4図は補間路の記
号を表わす説明図、第5図は第4図に示す補間回路に第
2図に示す電力スペクトルを呈する信号を供給した場合
に、補間回路の出力に現われる出力信号の電力スペクト
ルの1周期分を表わす説明図、第6図はナィキスト周波
数よりもN=2倍高いサンプリング周波数が関連するデ
ィジタル信号の電力スペクトルの1周期分並びに振幅‐
量子化によって導入される雑音信号電力スペクトルを表
わす説明図、第7図は本発明によるディジタル‐アナロ
グ変換器の概略構成を示すブロック線図、第8図は式(
21)に発生する関数sin2(2汀fT/2)の変化
を示す特性図、第9図は第7図に示したディジタル‐ア
ナログ変換器の変形例を示すブロック線図、第10図は
各周期毎に非線形を呈する周期振幅‐制限関数の変化状
態を示す特性図、第11図は各周期毎に直線性をを呈す
る周期振幅‐制限関数の変化状態を示す特性図、第12
図は第9図に示すディジタル‐アナログ変換器を単純化
した例を示すブロック線図、第13図は第9図のディジ
タル‐アナログ変換器に使用する積分回路網と補助振幅
‐制限器との縦続回路の一例を示すブロック線図、第1
4図は第9図のディジタル‐アナログ変換器に使用する
信号源回路の一例を示すブロック線図、第15図は差回
路網の一例を示すブロック線図、第16図は第9図のデ
ィジタル‐アナログ変換器をネスティングした例を示す
ブロック線図である。 1・・・補助D/A変換器、2・・・ディジタル信号入
力端子、3…アナログ信号出力端子、4・・・事前処理
装置、5・・・事後処理装置、6・・・低域通過フィル
夕−、7…フィルター出力端子、8・・・積分回路網、
9…振幅‐制限装置、10・・・量子化装置、11・・
・振幅‐再生装置、12・・・葦回路網(微分回路網)
、13…補間回路、14,15…補助振幅‐制限回路(
補助リミッター)、16・・・信号源回路、17・・・
補助再生装置、18・・・加算装置、19・・・極性検
出装置、20…スイッチ、21・・・加算装置、22・
・・加算器、23・・・第2加算器、24・・・蓄積装
置、24′・・・アドレス‐デコーダ、25・・・遅延
装置、26,27・・・スイッチ、29…差動増幅器、
31…スイッチ(サンプリング回路)、32…コンデン
サ(ホールド回路)。 FIG.I FIG.2 FIG.3 FIG.4 FIG.5 FIG.6 FIG.7 FIG.8 FIG.15 FIG.9 FIG.10 FIG.11 FIG.12 FIG.13 FIG.仏 FIG.16
Claims (1)
- 【特許請求の範囲】 1 各々が(b+a)ビツトあら成る一連のコードワー
ドによつて形成されるデイジタル信号をアナログ信号に
変換するデイジタル−アナログ変換器が:a デイジタ
ル信号受信用の変換器入力端子と;b アナログ信号供
給用の変換器出力端子と;c 事前処理装置にあつて、
C1 事前処理装置入力信号受信用の入力端子と;C2
事前処理装置入力信号を積分して積分信号を発生せし
める積分段と;C3 前記積分信号の振幅を処理して補
助信号を発生せしめ、前記積分信号と補助信号との間の
関係が振幅制限関数により表わされ、該関数が周期的な
もので、しかも各周期毎に反転可能で、且つ単調に変化
するものとする積分信号の振幅処理手段;とを含む事前
処理装置と; d 前記事前処理装置の入力端子を前記変換器入力端子
に結合させる第1結合手段と;e 前記事前処理装置の
出力端子に接続され、前記補助信号のコード−ワードの
ワード長を制限し、各々がb−ビツトから成る一連のコ
ード−ワードよつて形成される量子化出力信号を発生せ
しめる量子化手段と;f 事後処理装置にあつて、 f1 事後処理装置入力信号受信用の入力端子と;f2
事後処理装置入力信号の振幅を処理して振幅再生信号
を発生せしめ、該振幅信号と前記事後処理装置入力信号
との間の関係が、前記振幅制限関数の逆関数である振幅
再生関数により表わされるようにする振幅再生手段と;
f3 前記振幅再生手段を微分する微分手段;とを含む
事後処理装置と;g 前記事後処理装置の入力端子を前
記量子化手段の出力端子に結合させる第2の結合手段と
;h 前記事後処理装置の出力端子を前記変換器出力端
子に結合させる第3結合手段と;i 前記第2結合手段
が、前記第3結合手段のいずれかに含まれるb−ビツト
の補助−デイジタル−アナログ変換器とを具えているこ
とを特徴とするデイジタル−アナログ変換器。 2 前記事前処理装置によつて発生されるデイジタル補
助信号{■(n)}と、該事前処理装置に供給されるデ
イジタル信号{x′(n)}との関係が、▲数式、化学
式、表等があります▼ によつて与えられ、ここに ηおよびRの各々はランダムな正の実数を表わし、
nおよびiは各々は整数を表わし、ここに、 −∞<n
<∞ −∞<i<∞ とし、さらに k_nは正の整数を表わし、かつ−A<y(n)<A
となるような値とし、ここにAを適切な正数としたこと
を特徴とする特許請求の範囲1項記載のデイジタル−ア
ナログ変換器。 3 前記事前処理装置が差k_n−k_n_−_1を表
わすデイジタル信号発生用手段を具えることを特徴とす
る特許請求の範囲第2項記載のデイジタル−アナログ変
換器。 4 前記振幅−再生手段を加算装置によつて形成し、該
加算装置の第1入力端子を前記微分手段の出力端子に接
続すると共に、前記加算装置の出力端子を前記第3結合
手段に接続したことを特徴とする特許請求の範囲第1項
記載のデイジタル−アナログ変換器。 5 特許請求の範囲3または4の何れかに記載のデイジ
タル−アナログ変換器において、一定の基準信号RV_
m_a_xと前記差信号k_n−k_n_−_1との積
信号(k_n−k_n_−_1)RV_m_a_xを発
生する手段を前記事前処理装置と、前記加算手段とに結
合させたことを特徴とするデイジタル−アナログ変換器
。 6 前記微分手段の出力端子を極性検出回路にも接続し
、該検出回路によつてスイツチング装置を制御し、該ス
イツチング装置によつて前記微分手段の出力信号の極性
に応じて一定値の第1または第2基準信号を前記加算装
置の第2入力端子に供給せしめるようにしたことを特徴
とする特許請求の範囲4記載のデイジタル−アナログ変
換器。 7 前記第1結合手段に加算装置を設け、該加算装置に
基準コードワードを供給するようにしたことを特徴とす
る特許請求の範囲1記載のデイジタル−アナログ変換器
。 8 前記第1結合手段を補間デイジタルフイルターをも
つて構成したことを特徴とする特許請求の範囲1記載の
デイジタル−アナログ変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7811730,A NL173339C (nl) | 1978-11-30 | 1978-11-30 | Digitaal-analoog omzetter. |
NL7811730 | 1978-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5575344A JPS5575344A (en) | 1980-06-06 |
JPS6016139B2 true JPS6016139B2 (ja) | 1985-04-24 |
Family
ID=19831969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54154511A Expired JPS6016139B2 (ja) | 1978-11-30 | 1979-11-30 | デイジタル−アナログ変換器 |
Country Status (14)
Country | Link |
---|---|
US (1) | US4306222A (ja) |
JP (1) | JPS6016139B2 (ja) |
AT (1) | AT364553B (ja) |
AU (1) | AU535977B2 (ja) |
BE (1) | BE880308A (ja) |
CA (1) | CA1137636A (ja) |
CH (1) | CH652877A5 (ja) |
DE (1) | DE2947072C2 (ja) |
DK (1) | DK158692C (ja) |
FR (1) | FR2443167B1 (ja) |
GB (1) | GB2041681B (ja) |
IT (1) | IT1127620B (ja) |
NL (1) | NL173339C (ja) |
SE (1) | SE437906B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3100700C2 (de) * | 1980-01-14 | 1984-10-31 | Goerz Electro Gmbh, Wien | Anordnung zur Rekonstruktion des zeitabhängigen Verlaufes eines bandbegrenzten analogen Signales |
DE3148763A1 (de) * | 1981-12-09 | 1983-07-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur uebertragung von digitalen farbbildsignalen |
JPS5981918A (ja) * | 1982-11-02 | 1984-05-11 | Ricoh Elemex Corp | Dpcm符号化信号処理回路における復号化回路の信号補間方法 |
JPS60145745U (ja) * | 1984-03-07 | 1985-09-27 | パイオニア株式会社 | D/a変換回路 |
JPH0669144B2 (ja) * | 1984-10-26 | 1994-08-31 | ソニー株式会社 | 信号変換回路 |
DE3642168A1 (de) * | 1986-12-10 | 1988-06-16 | Philips Patentverwaltung | Digitale schaltungsanordnung zur verringerung des quantisierungsrauschens |
DE3709207A1 (de) * | 1987-02-28 | 1988-09-08 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal |
US4901077A (en) * | 1988-04-18 | 1990-02-13 | Thomson Consumer Electronics, Inc. | Sigma-delta modulator for D-to-A converter |
US5818870A (en) * | 1990-08-28 | 1998-10-06 | Canon Kabushiki Kaisha | Digital communication device |
US5825805A (en) * | 1991-10-29 | 1998-10-20 | Canon | Spread spectrum communication system |
TWI278186B (en) * | 2005-02-17 | 2007-04-01 | Via Tech Inc | Method and related apparatus for digital/analogue conversion |
USD964513S1 (en) * | 2021-07-20 | 2022-09-20 | Xiaoou Li | Watering pot |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560957A (en) * | 1966-01-26 | 1971-02-02 | Hitachi Ltd | Signal conversion systems with storage and correction of quantization error |
US3893102A (en) * | 1973-11-02 | 1975-07-01 | Bell Telephone Labor Inc | Digital-to-analog converter using differently decoded bit groups |
US4006475A (en) * | 1973-12-04 | 1977-02-01 | Bell Telephone Laboratories, Incorporated | Digital-to-analog converter with digitally distributed amplitude supplement |
US3987436A (en) * | 1975-05-01 | 1976-10-19 | Bell Telephone Laboratories, Incorporated | Digital-to-analog decoder utilizing time interpolation and reversible accumulation |
US4079373A (en) * | 1976-08-19 | 1978-03-14 | Rockwell International Corporation | Digital-to-analog conversion apparatus using temperature compensated feedback output amplifier |
NL180369C (nl) * | 1977-04-04 | 1987-02-02 | Philips Nv | Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd. |
-
1978
- 1978-11-30 NL NLAANVRAGE7811730,A patent/NL173339C/xx not_active IP Right Cessation
-
1979
- 1979-09-28 FR FR7924246A patent/FR2443167B1/fr not_active Expired
- 1979-10-29 US US06/089,072 patent/US4306222A/en not_active Expired - Lifetime
- 1979-11-22 CA CA000340409A patent/CA1137636A/en not_active Expired
- 1979-11-22 DE DE2947072A patent/DE2947072C2/de not_active Expired
- 1979-11-23 AU AU53148/79A patent/AU535977B2/en not_active Ceased
- 1979-11-27 GB GB7940868A patent/GB2041681B/en not_active Expired
- 1979-11-27 SE SE7909790A patent/SE437906B/sv not_active IP Right Cessation
- 1979-11-27 IT IT27618/79A patent/IT1127620B/it active
- 1979-11-27 DK DK503379A patent/DK158692C/da not_active IP Right Cessation
- 1979-11-27 CH CH10548/79A patent/CH652877A5/de not_active IP Right Cessation
- 1979-11-28 BE BE0/198329A patent/BE880308A/fr not_active IP Right Cessation
- 1979-11-29 AT AT0758179A patent/AT364553B/de not_active IP Right Cessation
- 1979-11-30 JP JP54154511A patent/JPS6016139B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT7927618A0 (it) | 1979-11-27 |
GB2041681B (en) | 1983-01-26 |
ATA758179A (de) | 1981-03-15 |
DE2947072A1 (de) | 1980-06-12 |
JPS5575344A (en) | 1980-06-06 |
SE437906B (sv) | 1985-03-18 |
FR2443167A1 (fr) | 1980-06-27 |
SE7909790L (sv) | 1980-05-31 |
AU5314879A (en) | 1980-06-05 |
US4306222A (en) | 1981-12-15 |
AU535977B2 (en) | 1984-04-12 |
DE2947072C2 (de) | 1986-01-02 |
NL7811730A (nl) | 1980-06-03 |
AT364553B (de) | 1981-10-27 |
DK503379A (da) | 1980-05-31 |
DK158692B (da) | 1990-07-02 |
BE880308A (fr) | 1980-05-28 |
NL173339C (nl) | 1984-01-02 |
CH652877A5 (de) | 1985-11-29 |
FR2443167B1 (fr) | 1985-01-18 |
NL173339B (nl) | 1983-08-01 |
GB2041681A (en) | 1980-09-10 |
DK158692C (da) | 1991-02-25 |
CA1137636A (en) | 1982-12-14 |
IT1127620B (it) | 1986-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4890503B2 (ja) | デルタシグマ変調器 | |
US4914439A (en) | Analog to digital conversion system utilizing dither | |
US20050012545A1 (en) | Device and method for signal processing | |
JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
EP1890384A2 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using same | |
JPS6016139B2 (ja) | デイジタル−アナログ変換器 | |
US7868711B2 (en) | Arrangement for pulse-width modulating an input signal | |
JPS6014536B2 (ja) | bビツト補助A/D変換器付き(b+a)ビツトA/D変換器 | |
US4101881A (en) | Multiple state responsive delta-sigma converter and delay line | |
CN100514858C (zh) | 字长减少电路 | |
JPS6036138B2 (ja) | コ−ド変換装置 | |
JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
US20180167081A1 (en) | Digital to analogue conversion | |
JPS60251733A (ja) | デイジタル信号伝送装置 | |
JPH0738437A (ja) | コーデック装置 | |
US7183954B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
JPS5981918A (ja) | Dpcm符号化信号処理回路における復号化回路の信号補間方法 | |
JPS623516A (ja) | デコーダ装置 | |
NL8420060A (nl) | Datacompressiesysteem en werkwijze voor het verwerken van digitale bemonsterde signalen. | |
Arce et al. | Weighted median filters with sigma-delta modulation encoding | |
JP3232865B2 (ja) | デジタル/アナログ信号変換装置 | |
KR100789892B1 (ko) | 아날로그 필터 | |
JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
JPS6033751A (ja) | 符・復号器 |