JPS60154610A - 基板加熱方法 - Google Patents
基板加熱方法Info
- Publication number
- JPS60154610A JPS60154610A JP1006384A JP1006384A JPS60154610A JP S60154610 A JPS60154610 A JP S60154610A JP 1006384 A JP1006384 A JP 1006384A JP 1006384 A JP1006384 A JP 1006384A JP S60154610 A JPS60154610 A JP S60154610A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- gaas
- wafer
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は基板加熱方法に係り、特に温度上昇時に離脱し
やすい元素を持つ化合物半導体の基板を使用するｙＪ１
合に好適である。
やすい元素を持つ化合物半導体の基板を使用するｙＪ１
合に好適である。
従来、分Ｐ線成長法で化合物半導体を成長する際、基板
を加熱するには次のような方法をどっていた。すなわち
、ＧａＡｓ、ＬｎＦ’等の基板結晶３をＧａ、Ｉｎ等の
融点の低い金属２を溶がしてＭｏの厚板ブロックｌには
りつけ（第１図）、これを超高真空中で加熱する方法で
ある。加熱中の基板は、溶けた接着用金属の表面張力で
支えられているので、温度の均一性は良い。
を加熱するには次のような方法をどっていた。すなわち
、ＧａＡｓ、ＬｎＦ’等の基板結晶３をＧａ、Ｉｎ等の
融点の低い金属２を溶がしてＭｏの厚板ブロックｌには
りつけ（第１図）、これを超高真空中で加熱する方法で
ある。加熱中の基板は、溶けた接着用金属の表面張力で
支えられているので、温度の均一性は良い。
しかしこのように基板をそのままはりつけた場合基板を
Ｍｏブロックからはがす際にかなり力がかかり、割れて
しまう可能性がある。にた、温度を成長温度まで上げる
と接着用の金属がノー１板側に拡散して反応し、基板裏
面がでこぼこになってしまうなどという欠点があった。
Ｍｏブロックからはがす際にかなり力がかかり、割れて
しまう可能性がある。にた、温度を成長温度まで上げる
と接着用の金属がノー１板側に拡散して反応し、基板裏
面がでこぼこになってしまうなどという欠点があった。
基板裏面がでこぼこになると、基板をＭｏブロックから
はがしにくい上に、素子作製−ヒプロセスにおいても、
裏面に電権をつけにくいために、研磨しなおさな４づれ
はならない。
はがしにくい上に、素子作製−ヒプロセスにおいても、
裏面に電権をつけにくいために、研磨しなおさな４づれ
はならない。
これをさけるためには、基板をＮ］Ｏブロックにはりつ
けて加熱するのではなく、直接基板裏面をヒーターで加
熱する方法が考えられる。基板をはりつけずにすめば、
はがす手間もいらず、取扱性も向上する。しかし、Ｇ
ａ Ａ Ｓ 、 Ｇ ａ Ｐ 、Ｉｎ Ｐなどの化合物
半導体結晶は、Ａｓ、Ｐなどの蒸気圧の高い成分を含ん
でいて、加熱中にその成分が基板裏面から抜は出してし
まい、好ましくない。
けて加熱するのではなく、直接基板裏面をヒーターで加
熱する方法が考えられる。基板をはりつけずにすめば、
はがす手間もいらず、取扱性も向上する。しかし、Ｇ
ａ Ａ Ｓ 、 Ｇ ａ Ｐ 、Ｉｎ Ｐなどの化合物
半導体結晶は、Ａｓ、Ｐなどの蒸気圧の高い成分を含ん
でいて、加熱中にその成分が基板裏面から抜は出してし
まい、好ましくない。
したがって、化合物半導体基板を裏面から直接加熱する
場合、基板裏面から元素が脱離するのを防ぐために何ら
かの保護膜が必要である。保護膜として従来からよく使
われているものとして、二酸化シリコン（ＳｉＣ２）あ
るいは窒化シリコン（Ｓｌ：ＪＮ４）がある。従来の基
板加熱法においても、Ｓｉｎ、膜を裏面につけた基板を
Ｉｎ等でＭＯブロックにはりつけ、基板裏面の荒れをな
くす方法があった。しかし、Ｓ ｉ Ｏ２膜、Ｓｉ、Ｎ
４膜を基板裏面につけてから加熱しようとすると以下の
ような欠点が生じる。
場合、基板裏面から元素が脱離するのを防ぐために何ら
かの保護膜が必要である。保護膜として従来からよく使
われているものとして、二酸化シリコン（ＳｉＣ２）あ
るいは窒化シリコン（Ｓｌ：ＪＮ４）がある。従来の基
板加熱法においても、Ｓｉｎ、膜を裏面につけた基板を
Ｉｎ等でＭＯブロックにはりつけ、基板裏面の荒れをな
くす方法があった。しかし、Ｓ ｉ Ｏ２膜、Ｓｉ、Ｎ
４膜を基板裏面につけてから加熱しようとすると以下の
ような欠点が生じる。
以下は保護膜として５ｉｎ２膜を用いた場合について述
べるが、Ｓｉ３Ｎ、ｓ膜を用いた場合でも同様な欠点が
生じる。
べるが、Ｓｉ３Ｎ、ｓ膜を用いた場合でも同様な欠点が
生じる。
第１の欠点は、膜厚の問題である。Ｓ １０２膜は化合
物半導体裏面にＣＶＤ法を用いて蒸着されるが、膜厚が
薄いとピンホールが生じ、基板構成元素がそれを通じて
抜ける原因となる。しかし、厚くしすぎると、加熱した
ときにクラックがはいす、やはり基板構成元素が脱離す
る原因となり、適切な膜厚を選択するのが困難である。
物半導体裏面にＣＶＤ法を用いて蒸着されるが、膜厚が
薄いとピンホールが生じ、基板構成元素がそれを通じて
抜ける原因となる。しかし、厚くしすぎると、加熱した
ときにクラックがはいす、やはり基板構成元素が脱離す
る原因となり、適切な膜厚を選択するのが困難である。
第２の欠点は、Ｓｉｎ、が熱の不伝導体であることから
生ずる。すなわち保護膜のちょっとした膜厚の違いで、
熱伝導に差が生じ、基板表面において温度の不均一を生
じ、結晶成長の上で問題があることである。
生ずる。すなわち保護膜のちょっとした膜厚の違いで、
熱伝導に差が生じ、基板表面において温度の不均一を生
じ、結晶成長の上で問題があることである。
第３の欠点は、たとえば基板にＧ ａ Ａ ｓを用いた
場合、加熱を続けていくと、５ｉｎ２膜中にＧａが拡散
して、基板から脱離してしまうことである。
場合、加熱を続けていくと、５ｉｎ２膜中にＧａが拡散
して、基板から脱離してしまうことである。
本発明の目的は、Ｓｉｎ、膜に才？けるようなりラック
、ピンホール、表面温度の不均一性、Ｇａの逆拡散とい
う問題の生じることのない保護膜を提供し、基板裏面か
らの直接加熱を可能にすることである。
、ピンホール、表面温度の不均一性、Ｇａの逆拡散とい
う問題の生じることのない保護膜を提供し、基板裏面か
らの直接加熱を可能にすることである。
５ｉｎ２膜等におけるような、クラック、ピンホール、
表面温度の不均一という問題は、５ｉｎ１２膜が熱の不
良導体であることから発生している。
表面温度の不均一という問題は、５ｉｎ１２膜が熱の不
良導体であることから発生している。
これを避けるためには、伝導性の良い金属を使えば良い
が、ＡＱ、Ｐ ｔ、Ａｕのような普通の金属では化合物
ゝｒ導体と反応してしまい、好ましくない。
が、ＡＱ、Ｐ ｔ、Ａｕのような普通の金属では化合物
ゝｒ導体と反応してしまい、好ましくない。
そこで、本発明においては化合物半導体基板と反応せず
、耐熱性にもすぐれた金属シリサイド膜を保護膜として
用いた。
、耐熱性にもすぐれた金属シリサイド膜を保護膜として
用いた。
以下、本発明の実施例を詳細に説明する。
本実施例は、分子線エピタキシー法を用いて、Ｇ ａ
Ａ Ｒ基板−にに結晶成長する場合である。保護膜の金
属シリサイド膜としては、タングステンシリサイド（Ｗ
５Ｓｉ３）膜を用いた。Ｗ、Ｓｉ３は、Ｇ ａ Ａ ｓ
−ＭＥＳＦＥＴにおいてゲート電極として使用されてＪ
９す、ＧａＡｓど合い性の良いシリサイドである。
Ａ Ｒ基板−にに結晶成長する場合である。保護膜の金
属シリサイド膜としては、タングステンシリサイド（Ｗ
５Ｓｉ３）膜を用いた。Ｗ、Ｓｉ３は、Ｇ ａ Ａ ｓ
−ＭＥＳＦＥＴにおいてゲート電極として使用されてＪ
９す、ＧａＡｓど合い性の良いシリサイドである。
まず、Ｇ ａ Ａ ｓ基板表面の機械研磨：・；よるダ
メージ層を取除くために、７０℃のａ酸系エツチング液
を用いて、３分間Ｇ ；ｉ Ａ ｓの２インチウェハを
エツチングした。次にウェハ７の裏面に。
メージ層を取除くために、７０℃のａ酸系エツチング液
を用いて、３分間Ｇ ；ｉ Ａ ｓの２インチウェハを
エツチングした。次にウェハ７の裏面に。
Ｗ３Ｓｉ、膜８を３０００人、スパッタ法によって蒸着
した（第２図）。このとき、組成をきちんとコントロー
ルしてスパッタをする必要がある。
した（第２図）。このとき、組成をきちんとコントロー
ルしてスパッタをする必要がある。
組成のずれた膜では、本発明の効果が得られにくいため
である。
である。
このようにして裏面にタングステンシリサイド膜の付い
たＧａＡｓ基板を、２０℃の硫酸系エツチング液で１分
間ライトエツチングした。このエツチングでは、タング
ステンシリサイド膜はエツチングされることはなく、Ｇ
ａＡｓウェハの表面のみが数１０００人工ツチングされ
る。
たＧａＡｓ基板を、２０℃の硫酸系エツチング液で１分
間ライトエツチングした。このエツチングでは、タング
ステンシリサイド膜はエツチングされることはなく、Ｇ
ａＡｓウェハの表面のみが数１０００人工ツチングされ
る。
以上のように前処理を終えた２インチＧ ａ Ａ、ｓウ
ェハ１１をそのまま、ゲートバルブによって成長室と隔
てられた準備室に入れ、準備室を１０−ｉ。
ェハ１１をそのまま、ゲートバルブによって成長室と隔
てられた準備室に入れ、準備室を１０−ｉ。
Ｔｏｒｒ台に排気してから、第３図のような、成長室内
（常に超高真空状態）に設けられた基板ホルダーにトラ
ンスファーした。
（常に超高真空状態）に設けられた基板ホルダーにトラ
ンスファーした。
その後、Ｇ ａ Ａ ｓウェハ表面の酸化膜除去のため
にＡｓ分子線をウェハ表面に照射しながら、基板温度６
５０℃で３０分加熱し、次に７００℃に昇温してＧ ａ
Ａ Ｑ Ａ ｓを２時間成長させた。加熱中の表面温
度の不均一はａ察されなかった。成長後、ウェハを取出
して裏面を調べてみたところ、タングステンシリサイド
膜は、何ら損傷を受けていず、Ｇ ａ Ａ ｓウェハか
らＡｓの脱離も、Ｇａの逆拡散もないことがわかった。
にＡｓ分子線をウェハ表面に照射しながら、基板温度６
５０℃で３０分加熱し、次に７００℃に昇温してＧ ａ
Ａ Ｑ Ａ ｓを２時間成長させた。加熱中の表面温
度の不均一はａ察されなかった。成長後、ウェハを取出
して裏面を調べてみたところ、タングステンシリサイド
膜は、何ら損傷を受けていず、Ｇ ａ Ａ ｓウェハか
らＡｓの脱離も、Ｇａの逆拡散もないことがわかった。
また、成長したＧ ａ Ａ Ｑ Ａ ｓの結晶性をフォ
トルミネセンスで評価したところ、室温で強く発光し、
またヘリウム温度でのフォトルミネセンススペクトルに
は、タングステンシリサイドに由来すると思われるピー
クは観察されず、良質のＧａＡΩＡｓ結晶が成長してい
ることが判明した。
トルミネセンスで評価したところ、室温で強く発光し、
またヘリウム温度でのフォトルミネセンススペクトルに
は、タングステンシリサイドに由来すると思われるピー
クは観察されず、良質のＧａＡΩＡｓ結晶が成長してい
ることが判明した。
本実施例においては、大気にさらされるのはＧ ａ Ａ
ｓ基板のみである。従来法では基板をＭ。
ｓ基板のみである。従来法では基板をＭ。
ブロックにはりつけるために、必然的にＭｏブロックも
大気にさらされ、汚染物質を吸着しやすくなる。また基
板をはりつけるのに用いたＩｎを取−除くために、Ｍｏ
ブロックをエツチングしなければならず、この時に汚染
される可能性もあった。
大気にさらされ、汚染物質を吸着しやすくなる。また基
板をはりつけるのに用いたＩｎを取−除くために、Ｍｏ
ブロックをエツチングしなければならず、この時に汚染
される可能性もあった。
本実施例では、大気にさらさ１するのはＱ ａＡＳ基板
の、１Ｊであり、汚染は】π心眼に抑えられる。
の、１Ｊであり、汚染は】π心眼に抑えられる。
以上本実施例では、Ｇ８ΔＳ基板とタングステンシリサ
イ１〜という組合せで説明したが、基板としてＧ ａ
Ｐ、１ ｎ Ｐ 、Ｉ ｒｔ Ａ ｓ 蔚： ヲ、土′
Ｌ金属シリザイドどしではニッケルシリサイド、コバル
ｌ〜シリサイド、モリブデンシリガーｒド、タンタルシ
リサイ°ド等を用いた場合にも、本実施例と同様の効果
が得られる。
イ１〜という組合せで説明したが、基板としてＧ ａ
Ｐ、１ ｎ Ｐ 、Ｉ ｒｔ Ａ ｓ 蔚： ヲ、土′
Ｌ金属シリザイドどしではニッケルシリサイド、コバル
ｌ〜シリサイド、モリブデンシリガーｒド、タンタルシ
リサイ°ド等を用いた場合にも、本実施例と同様の効果
が得られる。
また、分子線成長装置の、ｂでな（、イ１重合金ｚＣ気
相成長装置にも、本発明の基板加熱法ば；ｆ１効である
。
相成長装置にも、本発明の基板加熱法ば；ｆ１効である
。
以上述べてさたように１本発明によれば、耐熱性が強く
、熱伝導性も良く、さらに化合物半導体基板結晶と反応
しない金属シリ勺イド膜を化合物半導イ！基板結晶裏面
の保護膜どして用いることによって、Ｓｉｎ、膜、Ｓｉ
３Ｎ、＋膜を保護膜として用いた場合のようなピンホー
ル、フランク、表面温度の不均一性、Ｇａの逆拡散とい
う問題が発生しない。したがって、従来法のようにＭｏ
ブロックにはりつける必要がなくなり、基板を直接裏面
から加熱することが可能となる。これによってＭｏブロ
ックから基板をはがすときは割れたりすることがなくな
り、取扱いは非常に楽になる。
、熱伝導性も良く、さらに化合物半導体基板結晶と反応
しない金属シリ勺イド膜を化合物半導イ！基板結晶裏面
の保護膜どして用いることによって、Ｓｉｎ、膜、Ｓｉ
３Ｎ、＋膜を保護膜として用いた場合のようなピンホー
ル、フランク、表面温度の不均一性、Ｇａの逆拡散とい
う問題が発生しない。したがって、従来法のようにＭｏ
ブロックにはりつける必要がなくなり、基板を直接裏面
から加熱することが可能となる。これによってＭｏブロ
ックから基板をはがすときは割れたりすることがなくな
り、取扱いは非常に楽になる。
第１図は従来法による基板加熱方法の例を示す略図、第
２図は本発明の一実施例で、タングステンシリサイドを
イ′ＮＪ番ブたＧ ａ Ａ ｓ基板を示す略図、第３図
は、本発明によって可能になった基板直接加熱法の一例
を示す略図である。 １・・・ＩＶＩ ｏブロック、２・・インジウム、３・
・・化合物半導体基板、４・・Ｔａヒーター線、５・・
−ヒーター支持板、６・ＭＯラジエーションシールド、
７・・・Ｇ ａ Ａ ｓ ２インチウェハ、８・・・裏
面にスパッタ蒸着したタングステンシリザ・ｒド膜、９
・・Ｔａカバー、１０・・・ウェハ押え、１１・・・裏
面にタングステｆ１図 第 ２ 品 第１頁の続き ０発 明 者 白 木 端 寛 国分寺市東恋ケ窪′央
研究所内
２図は本発明の一実施例で、タングステンシリサイドを
イ′ＮＪ番ブたＧ ａ Ａ ｓ基板を示す略図、第３図
は、本発明によって可能になった基板直接加熱法の一例
を示す略図である。 １・・・ＩＶＩ ｏブロック、２・・インジウム、３・
・・化合物半導体基板、４・・Ｔａヒーター線、５・・
−ヒーター支持板、６・ＭＯラジエーションシールド、
７・・・Ｇ ａ Ａ ｓ ２インチウェハ、８・・・裏
面にスパッタ蒸着したタングステンシリザ・ｒド膜、９
・・Ｔａカバー、１０・・・ウェハ押え、１１・・・裏
面にタングステｆ１図 第 ２ 品 第１頁の続き ０発 明 者 白 木 端 寛 国分寺市東恋ケ窪′央
研究所内
Claims (1)
- 【特許請求の範囲】 Ｊ、裏面に金属シリサイド膜を付着させて、化合物半導
体基板を加熱することを特徴とづる基板加熱方法。 ２、金属シリサイド膜として、タングステン・シリサイ
ドを用いることを特徴とする特許請求の範囲第１項記載
の基板加熱方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006384A JPS60154610A (ja) | 1984-01-25 | 1984-01-25 | 基板加熱方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006384A JPS60154610A (ja) | 1984-01-25 | 1984-01-25 | 基板加熱方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154610A true JPS60154610A (ja) | 1985-08-14 |
Family
ID=11739918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006384A Pending JPS60154610A (ja) | 1984-01-25 | 1984-01-25 | 基板加熱方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154610A (ja) |
-
1984
- 1984-01-25 JP JP1006384A patent/JPS60154610A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210479B1 (en) | Product and process for forming a semiconductor structure on a host substrate | |
| EP3351660B1 (en) | Manufacturing method of sic composite substrate | |
| JP3380313B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| EP0209648B1 (en) | Wafer base for silicon carbide semiconductor device | |
| JP2000012482A (ja) | 炭化けい素半導体素子の製造方法 | |
| JP2001139394A (ja) | 種結晶固定剤、種結晶固定方法およびそれらを用いた単結晶の製造方法 | |
| JP2008544945A (ja) | 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法 | |
| JPS60154610A (ja) | 基板加熱方法 | |
| EP1137826B1 (fr) | Couche monoatomique et monocristalline de grande taille, en carbone de type diamant, et procede de fabrication de cette couche | |
| JPH0977595A (ja) | 炭化珪素単結晶の製造方法 | |
| JPS6050759B2 (ja) | ＺｎＳｅのエピタキシヤル成長法及び成長装置 | |
| JPH08107068A (ja) | ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法 | |
| JPH07183231A (ja) | 半導体基板およびその製造方法 | |
| JPH09263498A (ja) | 炭化珪素単結晶の製造方法 | |
| JPS6313340B2 (ja) | ||
| US4829020A (en) | Substrate solder barriers for semiconductor epilayer growth | |
| JPH11121441A (ja) | 炭化けい素半導体基板の製造方法 | |
| JP2545477B2 (ja) | 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置 | |
| JPS63297293A (ja) | 結晶成長法 | |
| JP2002134422A (ja) | 窒化物半導体膜の製造方法および窒化物半導体基板の製造方法 | |
| JPS5821818A (ja) | 窒化アルミニウム薄膜の製造方法 | |
| JP2580143B2 (ja) | ヘテロエピタキシャル構造を有する物品の製造方法 | |
| JPH0215520B2 (ja) | ||
| JPH11329974A (ja) | 炭化けい素のエピタキシャル成長方法 | |
| JPS6175513A (ja) | シリコン結晶膜の製造方法 |