JPS60154577A - シヨツトキ−バリアダイオ−ド - Google Patents
シヨツトキ−バリアダイオ−ドInfo
- Publication number
- JPS60154577A JPS60154577A JP1118284A JP1118284A JPS60154577A JP S60154577 A JPS60154577 A JP S60154577A JP 1118284 A JP1118284 A JP 1118284A JP 1118284 A JP1118284 A JP 1118284A JP S60154577 A JPS60154577 A JP S60154577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- schottky barrier
- holes
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000020995 raw meat Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はショットキバリアダイオードの構造に関するも
のである。
のである。
（従来技術）
従来のショットキーバリアダイオードを第１図に示す。
高濃度基板上１に低濃度エピタキシャル層２を設けた基
体のエピタキシャル層２の表面に酸化等を行いｓｏｂ、
等の絶−物膜３を設けた後に、適轟な大きさの穴を絶縁
物膜３に開けを行ない譲状の１層４を不純物拡散によシ
形成する。δしに１層４に囲ｔｉする部分の絶縁物膜３
を取シ除き、こうして得られた開口部にショットキーバ
リアを形成する金属５を被着させ、ショットキーバリア
ダイオードを形成している。１層４は逆電界印加時に絶
縁物膜のヘリ部への電界集中を防げ信頼性向Ｊ：全計る
目的で形成されている。
体のエピタキシャル層２の表面に酸化等を行いｓｏｂ、
等の絶−物膜３を設けた後に、適轟な大きさの穴を絶縁
物膜３に開けを行ない譲状の１層４を不純物拡散によシ
形成する。δしに１層４に囲ｔｉする部分の絶縁物膜３
を取シ除き、こうして得られた開口部にショットキーバ
リアを形成する金属５を被着させ、ショットキーバリア
ダイオードを形成している。１層４は逆電界印加時に絶
縁物膜のヘリ部への電界集中を防げ信頼性向Ｊ：全計る
目的で形成されている。
さて近年半導体製品の価格の低下速度はめざましく、シ
ョットキーバリアダイオードにおいても、低価格化の要
求がきびしくなって来ており、量産性のあるペレットの
開発が待た扛ている。一般的に半導体素子の自動化にお
いては半纏体ベレットの表面に認識可能なターゲラ）１
？設けそのターゲットを用いて位置決め等の調整を行な
う万策が取られて来た。しかるに第１図における７Ｍッ
トキ−バリアダイオードにおいては認識可能なターゲッ
トが設けられていない為に自動化が困難でめった。ｌた
自動化全実施しても位置決め等の調整がむずかしく組立
不良が多発していた。
ョットキーバリアダイオードにおいても、低価格化の要
求がきびしくなって来ており、量産性のあるペレットの
開発が待た扛ている。一般的に半導体素子の自動化にお
いては半纏体ベレットの表面に認識可能なターゲラ）１
？設けそのターゲットを用いて位置決め等の調整を行な
う万策が取られて来た。しかるに第１図における７Ｍッ
トキ−バリアダイオードにおいては認識可能なターゲッ
トが設けられていない為に自動化が困難でめった。ｌた
自動化全実施しても位置決め等の調整がむずかしく組立
不良が多発していた。
（発明の目的）
本発明の目的はかかる入点ｔなくシ、生殖目動化を行い
やすい構造のシ目ットキーダイオードを提供するもので
ある。
やすい構造のシ目ットキーダイオードを提供するもので
ある。
（発明の構成）
本発明によれば、−導電型高閾度基板の一生面に低濃度
の前記−導電型のエピタキシャル層を有し、エピタキシ
ャル層には環状の他の導ｉ％Ｌ型領域とこの環状の内部
に複数個形成された他の導電形の領域とを有し、譲状内
で他の導電影領域以外には少くとも接触しているショッ
トキーバリア形成金属を有するショットキーバリアダイ
オードを得る。環状内の他の導電型領域はターゲットパ
ターンでめυ、各々のターゲットパターン上と環状領域
の外部上とをおおう絶縁膜とは同質の膜であってもよい
が、絶縁性が高くバリア形成金属と明確に判別出来るも
のでなければならない。
の前記−導電型のエピタキシャル層を有し、エピタキシ
ャル層には環状の他の導ｉ％Ｌ型領域とこの環状の内部
に複数個形成された他の導電形の領域とを有し、譲状内
で他の導電影領域以外には少くとも接触しているショッ
トキーバリア形成金属を有するショットキーバリアダイ
オードを得る。環状内の他の導電型領域はターゲットパ
ターンでめυ、各々のターゲットパターン上と環状領域
の外部上とをおおう絶縁膜とは同質の膜であってもよい
が、絶縁性が高くバリア形成金属と明確に判別出来るも
のでなければならない。
（実施例）
以下、本発明を図面金参照してより詳細に説明する。
第２図は本発明の一実施例であり、同図（５）は正面図
、同図（均は同図（Ｑの１）−Ｄ’線における断面図で
おる。Ｎ型高濃度基板１１に低舗度エピタキシャル層１
２が成長させられた基体を用い、エピタキシャル層１２
の表面に熱酸化等により絶縁膜１３全形成し、この絶縁
膜１３に適当な穴開けを行シと共に、この穴を通してＰ
型不純物を拡散し環状の２層１４を設ける。この時にタ
ーゲットパターン設定位置に同時に穴開けをしておき、
２層１４′を形成する。その後、再び熱酸化等により絶
縁膜１３′をＰｌ＠１４’の上表面ケおおうように成長
させ。
、同図（均は同図（Ｑの１）−Ｄ’線における断面図で
おる。Ｎ型高濃度基板１１に低舗度エピタキシャル層１
２が成長させられた基体を用い、エピタキシャル層１２
の表面に熱酸化等により絶縁膜１３全形成し、この絶縁
膜１３に適当な穴開けを行シと共に、この穴を通してＰ
型不純物を拡散し環状の２層１４を設ける。この時にタ
ーゲットパターン設定位置に同時に穴開けをしておき、
２層１４′を形成する。その後、再び熱酸化等により絶
縁膜１３′をＰｌ＠１４’の上表面ケおおうように成長
させ。
しかる後に絶縁膜１３の２層１４の内部の領域に穴明け
を行なう。この時Ｐ層り４′上の絶縁ｔａ１３’ 。
を行なう。この時Ｐ層り４′上の絶縁ｔａ１３’ 。
は残しておく。しかるのちにバリア形成金属１５を露出
するエピタキシャル層１２上に成長させショットキーバ
リアを形成する。この後に、バリア形成金属１５をエツ
チングして、ターゲットパターンとしての２層１４′と
の絶縁膜１３′の上の部分を取シ除きショットキーバリ
アダイオードが作成される。なおこの一方の生肉には対
の電極１５′が設けられる。
するエピタキシャル層１２上に成長させショットキーバ
リアを形成する。この後に、バリア形成金属１５をエツ
チングして、ターゲットパターンとしての２層１４′と
の絶縁膜１３′の上の部分を取シ除きショットキーバリ
アダイオードが作成される。なおこの一方の生肉には対
の電極１５′が設けられる。
以とにより、ショットキーバリア箪極上にターゲットパ
ターンを容易に形成することが出来る。
ターンを容易に形成することが出来る。
また蕗出部は全て共通の縁部構造を持つ為に電界集中か
める一点に集中する等の事故金時ぐことが出来る。
める一点に集中する等の事故金時ぐことが出来る。
第１図は従来のショットキーバリアダイオードで、同図
（５）は平面図、同図ｔＢ）は同図（５）のａ−ａ’に
おける断面図である。 第２図は本発明の一実施例によるショットキーバリアダ
イオードで、同図囚は平面図、同図（Ｂ）は同図囚のｂ
−ｂ’での断面図である。 １．１１・・・・・・Ｎ型高碗度基板、２．１２・・・
・・・Ｎ聖像濃度エピタキシャルｍ、３．１３．１３’
・・・・・・Ｓ ｉｏｌ等の絶縁膜、４，１４．１４’
・・・・・・Ｐ型層、５．５’、１５．１５’・・・・
・・金属電極。 ｚ１図 （Ａ） （５） ２２ 図 （ハン （Ｂ）
（５）は平面図、同図ｔＢ）は同図（５）のａ−ａ’に
おける断面図である。 第２図は本発明の一実施例によるショットキーバリアダ
イオードで、同図囚は平面図、同図（Ｂ）は同図囚のｂ
−ｂ’での断面図である。 １．１１・・・・・・Ｎ型高碗度基板、２．１２・・・
・・・Ｎ聖像濃度エピタキシャルｍ、３．１３．１３’
・・・・・・Ｓ ｉｏｌ等の絶縁膜、４，１４．１４’
・・・・・・Ｐ型層、５．５’、１５．１５’・・・・
・・金属電極。 ｚ１図 （Ａ） （５） ２２ 図 （ハン （Ｂ）
Claims (1)
- 【特許請求の範囲】 一導電形の表面領域を有する半導体基板と、核表面領域
に譲状に形成された他の導電影領域と、前記譲状内の前
記表面領域に形成された前記他の導電形の他の領域と、
前記環状外の前記表面領域および前記他の領域とに形成
された絶ｗｖｌＪ層と。 該絶縁物層から襄出すり前記赤面領域に形成されたシ目
ットキーバリア形成金属とを含むことｔ特徴とするショ
ットキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118284A JPS60154577A (ja) | 1984-01-24 | 1984-01-24 | シヨツトキ−バリアダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118284A JPS60154577A (ja) | 1984-01-24 | 1984-01-24 | シヨツトキ−バリアダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154577A true JPS60154577A (ja) | 1985-08-14 |
Family
ID=11770921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118284A Pending JPS60154577A (ja) | 1984-01-24 | 1984-01-24 | シヨツトキ−バリアダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531982A (ja) * | 2000-04-27 | 2003-10-28 | アトマ インターナショナル コーポレイション | レールパワーリフトゲート駆動機構のロッド |
-
1984
- 1984-01-24 JP JP1118284A patent/JPS60154577A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531982A (ja) * | 2000-04-27 | 2003-10-28 | アトマ インターナショナル コーポレイション | レールパワーリフトゲート駆動機構のロッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3025589A (en) | Method of manufacturing semiconductor devices | |
| CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4267633A (en) | Method to make an integrated circuit with severable conductive strip | |
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| JPH0220140B2 (ja) | ||
| GB1527804A (en) | Method of manufacturing integrated circuits | |
| JPS60154577A (ja) | シヨツトキ−バリアダイオ−ド | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS62210667A (ja) | 半導体記憶装置 | |
| JPS63195557A (ja) | イオンセンサ用電界効果トランジスタ | |
| US7189610B2 (en) | Semiconductor diode and method therefor | |
| JPS62102238U (ja) | ||
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| KR820000205B1 (ko) | 플레이닝형 다이리스터의 제조방법 | |
| JPH0310556U (ja) | ||
| JPS57181143A (en) | Manufacture of semiconductor device | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0525250Y2 (ja) | ||
| JPS61129867A (ja) | 半導体装置 | |
| JPH0122989B2 (ja) | ||
| JPS5844600Y2 (ja) | 半導体素子 | |
| JPS5821865A (ja) | 定電流ダイオ−ド | |
| JPS61279151A (ja) | 半導体装置の配線構造 | |
| JPS603154A (ja) | 増幅ゲ−ト型サイリスタ | |
| JPS60175462A (ja) | 静電誘導型半導体装置の製造方法 |