JPS60154559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60154559A JPS60154559A JP59010639A JP1063984A JPS60154559A JP S60154559 A JPS60154559 A JP S60154559A JP 59010639 A JP59010639 A JP 59010639A JP 1063984 A JP1063984 A JP 1063984A JP S60154559 A JPS60154559 A JP S60154559A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- layers
- conductive layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 150000002500 ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕 ゛
本発明は半導体装置の製造方法に係わシ、特に半導体基
板とこの基板上の導電層即ち了ルミニウム等とを接続す
るためのコンタクト部の開孔方法に関する。
板とこの基板上の導電層即ち了ルミニウム等とを接続す
るためのコンタクト部の開孔方法に関する。
第1図(a)〜(C)は従来のROM (読み出し専用
記憶装置)の構成を示している。即ち半導体基板1上の
ソース或いはドレイン領域を形成するN+層と配線のア
ルミニウム等を接続するためのコンタクト孔2は、ダー
トとなるポリシリコン等の導電層3.4から一定の距離
dだけ離してろくられている。つまりコンタクト孔2は
、ポリシリコン層3.4をつくった後、レゾスト8をマ
スクとしてポリシリコン層3,4とコンタクト部2がマ
スクずれによシ、ドレイン5とポリシリコン層3,4と
が接続しないように、マスク合わせずれの最大値より大
きい距離dだけ離して形成される。図中6は酸化膜、7
は出力線となるアルミニウム層である。
記憶装置)の構成を示している。即ち半導体基板1上の
ソース或いはドレイン領域を形成するN+層と配線のア
ルミニウム等を接続するためのコンタクト孔2は、ダー
トとなるポリシリコン等の導電層3.4から一定の距離
dだけ離してろくられている。つまりコンタクト孔2は
、ポリシリコン層3.4をつくった後、レゾスト8をマ
スクとしてポリシリコン層3,4とコンタクト部2がマ
スクずれによシ、ドレイン5とポリシリコン層3,4と
が接続しないように、マスク合わせずれの最大値より大
きい距離dだけ離して形成される。図中6は酸化膜、7
は出力線となるアルミニウム層である。
このように従来は、マスク合わせずれを考える必要があ
るため、例えばポリシリコン層3゜4間のドレイン部に
コンタクト孔2を開けるには、コンタクト部の幅と、該
コンタクト部とポリシリコン層との距離dだけ余分に面
積が必要であった。
るため、例えばポリシリコン層3゜4間のドレイン部に
コンタクト孔2を開けるには、コンタクト部の幅と、該
コンタクト部とポリシリコン層との距離dだけ余分に面
積が必要であった。
本発明は上記実情に鑑みてなされたもので、上記のよう
にマスク会わせずれの距離di考慮せず、自己整合的に
コンタクト孔を開けることができ、以って素子形成面積
を小さく保持することができる半導体装置の製造方法を
提供しようとするものである。
にマスク会わせずれの距離di考慮せず、自己整合的に
コンタクト孔を開けることができ、以って素子形成面積
を小さく保持することができる半導体装置の製造方法を
提供しようとするものである。
本発明は、半導体基板上に設けられた第1の導電層を、
レジストをマスクにしてこのレジストよシ小さな幅にエ
ツチングする工程と、前記第1の導電層を酸化する工程
と、この工程での酸化によシ形成された酸化膜をマスク
に前記半導体基板に達するコンタクト孔を設ける工程と
、少くとも前記コンタクト孔を埋める第2の導電層とを
具備するものである。
レジストをマスクにしてこのレジストよシ小さな幅にエ
ツチングする工程と、前記第1の導電層を酸化する工程
と、この工程での酸化によシ形成された酸化膜をマスク
に前記半導体基板に達するコンタクト孔を設ける工程と
、少くとも前記コンタクト孔を埋める第2の導電層とを
具備するものである。
以下図面を参照して本発明の一実施例を説明する。第2
図(、)において9は半導体基板、10はとの基板上に
積層されたダート絶縁膜(酸化膜)、11はその上に積
層されr−)或いは配線となるポリシリコン層、J2は
その上に積層された絶縁膜(酸化膜)、13はその上に
積層された81.N4膜、14は月?リシリコン11の
ノやターン形状を決めるため写真蝕刻法で形成されたレ
ジストである。
図(、)において9は半導体基板、10はとの基板上に
積層されたダート絶縁膜(酸化膜)、11はその上に積
層されr−)或いは配線となるポリシリコン層、J2は
その上に積層された絶縁膜(酸化膜)、13はその上に
積層された81.N4膜、14は月?リシリコン11の
ノやターン形状を決めるため写真蝕刻法で形成されたレ
ジストである。
上記第2図(a)の状態で、レジスト14をマスクに第
2回軸)のようにポリシリコン層11までエツチングさ
れる。St 、N4膜13を使用しない時は絶縁膜10
もエツチングする。上記エッチ 1ングは反応性イオン
エツチングで行なうのが好ましく、周知のとおシ反応性
イオンエツチングは方向性をもち、レジストに対しほと
んど垂直にエツチングされる。その後ドレイン或いはソ
ース領域を形成するため、ンース、ドレインとなる部分
に基板9と反対導電型の不純物をイオン注入法等で注入
し、不純物層19等金形成する。次に第2図(c)に示
すようにレジスト14を除去し、今度はポリシリコン層
11を選択的にエツチング液で横方向にエツチングする
。この後前記の不純物のイオン注入を行なっても゛よい
。
2回軸)のようにポリシリコン層11までエツチングさ
れる。St 、N4膜13を使用しない時は絶縁膜10
もエツチングする。上記エッチ 1ングは反応性イオン
エツチングで行なうのが好ましく、周知のとおシ反応性
イオンエツチングは方向性をもち、レジストに対しほと
んど垂直にエツチングされる。その後ドレイン或いはソ
ース領域を形成するため、ンース、ドレインとなる部分
に基板9と反対導電型の不純物をイオン注入法等で注入
し、不純物層19等金形成する。次に第2図(c)に示
すようにレジスト14を除去し、今度はポリシリコン層
11を選択的にエツチング液で横方向にエツチングする
。この後前記の不純物のイオン注入を行なっても゛よい
。
次に第2図(d)のように酸化を行ない、ポリシリコン
層11を絶縁膜(S10□膜)15で包むようにする。
層11を絶縁膜(S10□膜)15で包むようにする。
この時8 t 、N4膜13がないものは基板9上も酸
化され、酸化膜が形成される。−またポリシリコン層1
1上の酸化膜12は更に酸化され、基板9上に新たに形
成された酸化膜よりもかなシ厚くなっている。次に第2
図(、)の如くコンタクト部を形成する岡所以外のとこ
ろをレゾスト16で覆う。この後反応性イオンエツチン
グを行なうと、第2図<1>に示すように開孔部17の
酸化膜10が除去される。この時、第2図00工程でS
j、N4膜13よシもIリシリコン層11を短かくエツ
チングしかつ第2図(f)の工程で反応性イオンエツチ
ングを行なったため、酸化膜15は残ったままになる。
化され、酸化膜が形成される。−またポリシリコン層1
1上の酸化膜12は更に酸化され、基板9上に新たに形
成された酸化膜よりもかなシ厚くなっている。次に第2
図(、)の如くコンタクト部を形成する岡所以外のとこ
ろをレゾスト16で覆う。この後反応性イオンエツチン
グを行なうと、第2図<1>に示すように開孔部17の
酸化膜10が除去される。この時、第2図00工程でS
j、N4膜13よシもIリシリコン層11を短かくエツ
チングしかつ第2図(f)の工程で反応性イオンエツチ
ングを行なったため、酸化膜15は残ったままになる。
81.N4膜がない時は、ポリシリコン11上の酸化膜
12は開孔部17−の基板上の酸化膜よシ厚いため、開
孔部17上の酸化膜がエツチングされなくなっても、ま
だ−リシリコン11上には酸化膜が残っている。
12は開孔部17−の基板上の酸化膜よシ厚いため、開
孔部17上の酸化膜がエツチングされなくなっても、ま
だ−リシリコン11上には酸化膜が残っている。
ただしこの場合、レジストのかぶっている所よシも薄く
なっている。その後513N4膜13′ft除去し、第
2図ωのようにアルミニウム層18″t−設け、該層と
基板を接続するものである。
なっている。その後513N4膜13′ft除去し、第
2図ωのようにアルミニウム層18″t−設け、該層と
基板を接続するものである。
上述した実施例によれば、ポリシリコン層11を第2図
(e)の如く横方向にエツチングし、酸化膜15で覆う
ようにしたため、反応性イオンエ、チングを利用するこ
とによシ、ポリシリコン層JJIC対し自己整合的にコ
ンタクト部をつくることができ、従って従来のようにマ
スク合わせずれに対する余裕などをとる必要がなくなる
ものである。
(e)の如く横方向にエツチングし、酸化膜15で覆う
ようにしたため、反応性イオンエ、チングを利用するこ
とによシ、ポリシリコン層JJIC対し自己整合的にコ
ンタクト部をつくることができ、従って従来のようにマ
スク合わせずれに対する余裕などをとる必要がなくなる
ものである。
以上説明した如く本発明によれば、マスク合わせずれを
考えず自己整合的にコンタクト孔が形成できるため、素
子形成面積を小さくできる等の利点をもつ半導体装1d
の製造方法が提供できるものである。
考えず自己整合的にコンタクト孔が形成できるため、素
子形成面積を小さくできる等の利点をもつ半導体装1d
の製造方法が提供できるものである。
第1図(、)は従来のROM構成を説明するための/4
’ターン平面図、同図(b)は同構成を得る工程説明図
、同図(c)は同図(=)のC−C線に沿う断面図5第
2図(−)ないしくg)は本発明の一実施例の工程説−
四回である。 9・・・半導体基板、10.12・・・酸化膜、11・
・・ポリシリコン層、13・・・St、N4膜、14・
・・レジスト、15・・・酸化膜、16・・・レノスト
% 17・・・開孔部、18・・・アルミニウム層。 出願人代理人 弁理士 鈴 江 武 彦、′!″rSi
図 第2図 に人
’ターン平面図、同図(b)は同構成を得る工程説明図
、同図(c)は同図(=)のC−C線に沿う断面図5第
2図(−)ないしくg)は本発明の一実施例の工程説−
四回である。 9・・・半導体基板、10.12・・・酸化膜、11・
・・ポリシリコン層、13・・・St、N4膜、14・
・・レジスト、15・・・酸化膜、16・・・レノスト
% 17・・・開孔部、18・・・アルミニウム層。 出願人代理人 弁理士 鈴 江 武 彦、′!″rSi
図 第2図 に人
Claims (3)
- (1) 半導体基板上に設けられた第1の導電層をレジ
ストtマスクにしてこのレゾストよシ小さな幅にエツチ
ングする工程と、前記第1の導電層を酸化する工程と、
この工程での酸化によ多形成された酸化膜をマスクに前
記半導体基板に達するコンタクト孔を設ける工程と、少
くとも前記コンタクト孔を埋める第2の導電層を設ける
工程とを具備したことを特徴とする半導体装置の製造方
法。 - (2) 前記コンタクト孔を設ける工程は、反応性イオ
ンエツチングで行なうことを特徴とする特許請求の範囲
第1項に記載の半導体装置の製造方法。 - (3)前記第1の導電層はIリシリデンであることを特
徴とする特許請求の範囲第1項に記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59010639A JPS60154559A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59010639A JPS60154559A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60154559A true JPS60154559A (ja) | 1985-08-14 |
Family
ID=11755778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59010639A Pending JPS60154559A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60154559A (ja) |
-
1984
- 1984-01-24 JP JP59010639A patent/JPS60154559A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06177345A (ja) | 半導体メモリおよびその製造方法 | |
JPH05206451A (ja) | Mosfetおよびその製造方法 | |
JPS61247051A (ja) | 半導体装置の製造方法 | |
JPH04275436A (ja) | Soimosトランジスタ | |
JPS60154559A (ja) | 半導体装置の製造方法 | |
JPH1197529A (ja) | 半導体装置の製造方法 | |
JP3271090B2 (ja) | 半導体装置の製法 | |
US6544852B1 (en) | Method of fabricating semiconductor device | |
JPS5866358A (ja) | 半導体装置の製法 | |
JPS603157A (ja) | 半導体装置の製造方法 | |
JP2000049288A (ja) | 半導体装置の製造方法 | |
JPS6163059A (ja) | 半導体装置 | |
JPH03266435A (ja) | 半導体装置およびその製造方法 | |
KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
JPH0442948A (ja) | 半導体装置の製造方法 | |
JP3850933B2 (ja) | 半導体装置の製造方法 | |
JP3175307B2 (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPH08236608A (ja) | 半導体装置の製造方法 | |
JPH05343515A (ja) | 半導体装置及びその製造方法 | |
JP2000091265A (ja) | 半導体装置およびその製造方法 | |
JPH0448644A (ja) | 半導体装置の製造方法 | |
JPH1041379A (ja) | 半導体装置の製造方法 | |
JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
JPS62287667A (ja) | 半導体装置の製造方法 |