JPS60153558A - 入出力装置制御方法 - Google Patents
入出力装置制御方法Info
- Publication number
- JPS60153558A JPS60153558A JP1052584A JP1052584A JPS60153558A JP S60153558 A JPS60153558 A JP S60153558A JP 1052584 A JP1052584 A JP 1052584A JP 1052584 A JP1052584 A JP 1052584A JP S60153558 A JPS60153558 A JP S60153558A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output device
- strobe
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は中央制御装置の端末となる入出力装置との制御
方法に関するものである。
方法に関するものである。
ＮＣ工作装置等のデータ転送制御分野において。
そのソフトウェアの処理内容は単純であるが、入出力装
置を制御する毎に、コマンド、ボートアドレスそしてデ
ータを指定しなくてはならず、プログラム全体としても
長くなる傾向にあった。
置を制御する毎に、コマンド、ボートアドレスそしてデ
ータを指定しなくてはならず、プログラム全体としても
長くなる傾向にあった。
本発明はこのようなソフトウェア製作における負担を軽
減し、ハードウェア、ン７トウエア両方の簡素化を目的
としたものである。
減し、ハードウェア、ン７トウエア両方の簡素化を目的
としたものである。
従来、中央制御装置と入出力装置のデータ転送方式とし
ては第１図に示す方法があった。第１図において（１１
はデータの入出力制御を集中的に行う中央制御装置、（
２ａ）（２ｂ）（２ｃ）は中央制御装置（１）の端末と
して接続される入出力装置、（３）は入出力装置（２ａ
）（２ｂ）（２Ｃ）の何れかを識別するためのアドレス
、（４）は中央制御装置（１）と入出力装置（２ａ）（
２ｂ）（２ｃ）の間でデータ転送を行うデータバス、（
５）はデータのリード／ライト等の制御を行るコマンド
（コントロール）バスである。
ては第１図に示す方法があった。第１図において（１１
はデータの入出力制御を集中的に行う中央制御装置、（
２ａ）（２ｂ）（２ｃ）は中央制御装置（１）の端末と
して接続される入出力装置、（３）は入出力装置（２ａ
）（２ｂ）（２Ｃ）の何れかを識別するためのアドレス
、（４）は中央制御装置（１）と入出力装置（２ａ）（
２ｂ）（２ｃ）の間でデータ転送を行うデータバス、（
５）はデータのリード／ライト等の制御を行るコマンド
（コントロール）バスである。
この様に従来の方式では中央制御装置＋１１から入出力
装置（２ａ）（２ｂ）（２ｃ）に対してアドレス・バス
（３）データ・バス（４）、コマンドバス（５）が全て
接続される構成となっている。
装置（２ａ）（２ｂ）（２ｃ）に対してアドレス・バス
（３）データ・バス（４）、コマンドバス（５）が全て
接続される構成となっている。
次に動作の説明をする。中央制御装置（１）は入出力装
置（２ａ）（２ｂ）あるいは（２ｃ）を識別するための
アドレス情報を入出力装置（２ａ）（２ｂ）あるいは（
２Ｃ）Ｋアドレスバス（３）を介して転送し、所望の入
出力装置（２ａ）（２ｂ）あるいは（２ｃ）を選択して
、データバス（４）にてデータの転送を行う。そして同
様な動作をアドレス情報と制御データを変えてくシ返す
ことによって入出力装置（ｚａＸ２ｂＸ２ｃ’）を制御
する。
置（２ａ）（２ｂ）あるいは（２ｃ）を識別するための
アドレス情報を入出力装置（２ａ）（２ｂ）あるいは（
２Ｃ）Ｋアドレスバス（３）を介して転送し、所望の入
出力装置（２ａ）（２ｂ）あるいは（２ｃ）を選択して
、データバス（４）にてデータの転送を行う。そして同
様な動作をアドレス情報と制御データを変えてくシ返す
ことによって入出力装置（ｚａＸ２ｂＸ２ｃ’）を制御
する。
従来は以上のように構成されておシ、中央制御装置（１
）内の制御用ソフトウェアは第２図に示す構成となって
いる。つまり１つの入出力装置（２ａ）（２ｂ）あるい
は（２ｃ）を制御するのにデータの他にコマンドやアド
レスを指定しなくてはならないため。
）内の制御用ソフトウェアは第２図に示す構成となって
いる。つまり１つの入出力装置（２ａ）（２ｂ）あるい
は（２ｃ）を制御するのにデータの他にコマンドやアド
レスを指定しなくてはならないため。
入出力装置が多い場合やデータの数が多い場合は。
プログラム量を膨大なものになり、メモリも多く必要と
する欠点があった。
する欠点があった。
本発明中このような欠点を改善するためになされたもの
で、入出力装置（２ａ）（２ｂ）（２ｃ）を制御する順
に制御データを羅列するだけの簡単なソフトウェアで入
出力装置（２ａ）（２ｂ） （２ｃ）とのデータ人出方
を可能にする入出力装置の制御方法を提案するものであ
る。
で、入出力装置（２ａ）（２ｂ）（２ｃ）を制御する順
に制御データを羅列するだけの簡単なソフトウェアで入
出力装置（２ａ）（２ｂ） （２ｃ）とのデータ人出方
を可能にする入出力装置の制御方法を提案するものであ
る。
以下、第３図に示す本発明の実施例について説明する。
第３図において（６）は中央処理装置（１）からライト
またはリードのストローブを入出力装置（２ａ）（ｚｂ
）（２ｃ）に転送するストローブ線である。
またはリードのストローブを入出力装置（２ａ）（ｚｂ
）（２ｃ）に転送するストローブ線である。
第１図で示した従来例と比較するとアドレスバス（３）
が削除され、コマンドバス（５）の代わりにストローブ
線が接続される構成となる。
が削除され、コマンドバス（５）の代わりにストローブ
線が接続される構成となる。
第５図は入出力装置の１実施例であ勺、第６図はタイミ
ングチャートを示す。第５図において（７ａ）（７ｂ）
はストローブａ（６）によって転送されるストａ−ブ信
号を数える計数回路であり、（ｔｏａ）、（ｘｏｂ）の
初期化信号により壷初から数え直すことが４能である。
ングチャートを示す。第５図において（７ａ）（７ｂ）
はストローブａ（６）によって転送されるストａ−ブ信
号を数える計数回路であり、（ｔｏａ）、（ｘｏｂ）の
初期化信号により壷初から数え直すことが４能である。
計数回路（７ａ）（７ｂ）の出方Ｕ 、（８ａ） 、
（８ｂ）の計数出力線より （９ａ）、（９ｂ）のデコ
ーダに大刀される。デコーダ（９ａ）（ｃａｂ）からの
出方は初期化信号（１０ａ）（１０ｂ）の他に（ｌｌａ
） 、 （ｌｌｂ）のイネーブル信号がある６第６図の
ＥＮＩ （ｌｌａ） 、 ｎＮ２ （ｌｌｂ）が示すよ
うに順にイネーブルとなるようにセットし、最後の入出
力装置を制御′するイネーブル信号が出る時（この場合
はｎＮ２（ｎｂ）） ｅ初期化信号ｌＮｌＴｌ （１０
ａ） 、ＵＮＩＴ２ （ｘｏｂ）によシ計数回路（７ａ
）（’７ｂ）は初期化され、再び同様な動作をくシ返す
。この様に入出力装置（２ａ）（２ｂ）（２ｃ）のイネ
ーブル信号は、ストローブ信号のカウント値によシ出力
され、入出力装置（２ａ） （２ｂ）（２ｃ）の識別の
ためのアドレスバスを必要としない。゛また従来技術に
おけるコマンドバスもストローブ線１本で実現している
ため制御用ソフトウェアの構成も第４図に示すよりにコ
マンドやポートアドレスを必要とせず、制御用データを
制御する入出力装置の順に羅列するのみで済む。このた
めソフトウェアの量としても第２図の従来技術のものと
比べても半分で済み、入出力装置が多くなシ制御用デー
タが多くなれば多くなる程プログラムのステップ数に差
がでてくる。
（８ｂ）の計数出力線より （９ａ）、（９ｂ）のデコ
ーダに大刀される。デコーダ（９ａ）（ｃａｂ）からの
出方は初期化信号（１０ａ）（１０ｂ）の他に（ｌｌａ
） 、 （ｌｌｂ）のイネーブル信号がある６第６図の
ＥＮＩ （ｌｌａ） 、 ｎＮ２ （ｌｌｂ）が示すよ
うに順にイネーブルとなるようにセットし、最後の入出
力装置を制御′するイネーブル信号が出る時（この場合
はｎＮ２（ｎｂ）） ｅ初期化信号ｌＮｌＴｌ （１０
ａ） 、ＵＮＩＴ２ （ｘｏｂ）によシ計数回路（７ａ
）（’７ｂ）は初期化され、再び同様な動作をくシ返す
。この様に入出力装置（２ａ）（２ｂ）（２ｃ）のイネ
ーブル信号は、ストローブ信号のカウント値によシ出力
され、入出力装置（２ａ） （２ｂ）（２ｃ）の識別の
ためのアドレスバスを必要としない。゛また従来技術に
おけるコマンドバスもストローブ線１本で実現している
ため制御用ソフトウェアの構成も第４図に示すよりにコ
マンドやポートアドレスを必要とせず、制御用データを
制御する入出力装置の順に羅列するのみで済む。このた
めソフトウェアの量としても第２図の従来技術のものと
比べても半分で済み、入出力装置が多くなシ制御用デー
タが多くなれば多くなる程プログラムのステップ数に差
がでてくる。
ここで本発明ではソフトウェアの簡略化だけでなく、ア
ドレスバス（３）を使わない仁とや、コマンドバス（５
）をストローブ線１本とし慶事によシ、中央制御装置（
１）と入出力装置（２ａ）（２ｂ）間の信号線の数が減
少し、 ＩＶＷを削減している。また入出力装置の数を
増やす場合でも、第５図に示される同様な回路を設け、
各入出力装置の初期値やデコード値を変えるだけで良く
拡張性も供えている特徴も持っている。
ドレスバス（３）を使わない仁とや、コマンドバス（５
）をストローブ線１本とし慶事によシ、中央制御装置（
１）と入出力装置（２ａ）（２ｂ）間の信号線の数が減
少し、 ＩＶＷを削減している。また入出力装置の数を
増やす場合でも、第５図に示される同様な回路を設け、
各入出力装置の初期値やデコード値を変えるだけで良く
拡張性も供えている特徴も持っている。
なお９以上の実施例はストローブ信号ごとに割当てられ
た入出力装置１つを制御したが、これに限らず、ストロ
ーブ線を並列に接続することによシ同時に複数の入出力
装置を制御しても良いし。
た入出力装置１つを制御したが、これに限らず、ストロ
ーブ線を並列に接続することによシ同時に複数の入出力
装置を制御しても良いし。
また今回は各入出力装置のイネーブル信号をデータバス
のバッファのイネーブル信号として用いたが、これもバ
ッファの開閉に限らず、ある処理装置のトリガ信号にし
ても良い。
のバッファのイネーブル信号として用いたが、これもバ
ッファの開閉に限らず、ある処理装置のトリガ信号にし
ても良い。
以上のように、この発明によれば入出力制御のソフトウ
ェアを簡略化でき、信号”線の削減や入出力装置増設の
際の拡張性の向上するなどの利点がある８
ェアを簡略化でき、信号”線の削減や入出力装置増設の
際の拡張性の向上するなどの利点がある８
第１図、第２図はそれぞれ従来の入出力装置の制御方法
におけるハードウェア構成図と・ソフトウェアの構成図
、第３図と第４図はこの発明を具現化するためのハード
ウェア構成図とソフトウェア構成図、第５図はこの発明
の一実施例のハードウェアブロック図、第６図は第５図
のタイミングチャートを示す。 図中（１）は中央制御装置、（２ａ）（２ｂＸ２ｃ）は
入出力鉄［１３）はアドレスバス、（４）はデータバス
、（５）はコマンドバス、（６）はストローブ線・ （
７ａ）（７ｂ）は計数回路、（ｓａ）（ｓｂ）は計数出
力線、（９ｇ）（９ｂ）はデコーダ、（１０ａ）（１０
ｂ）は初期化信号線、（１１ａ）（ｕｂ）はイネーブル
線である。 なお９図中同一あるいは相当部分には同一符号を付しで
ある。 代理人 大 岩 Ｎ 雄 もρ ト Ｎ 、１６已 ミ ツ ミ ミ トベ杓 ＩＬＩＬＩ ミ ミ
におけるハードウェア構成図と・ソフトウェアの構成図
、第３図と第４図はこの発明を具現化するためのハード
ウェア構成図とソフトウェア構成図、第５図はこの発明
の一実施例のハードウェアブロック図、第６図は第５図
のタイミングチャートを示す。 図中（１）は中央制御装置、（２ａ）（２ｂＸ２ｃ）は
入出力鉄［１３）はアドレスバス、（４）はデータバス
、（５）はコマンドバス、（６）はストローブ線・ （
７ａ）（７ｂ）は計数回路、（ｓａ）（ｓｂ）は計数出
力線、（９ｇ）（９ｂ）はデコーダ、（１０ａ）（１０
ｂ）は初期化信号線、（１１ａ）（ｕｂ）はイネーブル
線である。 なお９図中同一あるいは相当部分には同一符号を付しで
ある。 代理人 大 岩 Ｎ 雄 もρ ト Ｎ 、１６已 ミ ツ ミ ミ トベ杓 ＩＬＩＬＩ ミ ミ
Claims (1)
- システムの制御を行うＣＰＵを含んだ中央制御装置と、
２つ以上の入出力装置が、データバスとり−ド／ライト
共通の１本のストローブ線とで並列に接続される入出力
制御システムにおいて、ストローブ線によシ送られるス
トローブ信号の数を計数する計数回路と、計数回路の出
力から、データ入出力のイネーブル信号と計数回路自身
を初′期化するための初期化信号を生成するデコーダと
、イネーブル信号によシテータの入出力を行うデータバ
スバッファとを備えた入出力装置が、中央制御装置から
入出力装置へ送られるストローブ信号を計数することに
よシ、入出力装置側がデータを入出力するかどうかを判
断することを特徴とした入出力装置制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052584A JPS60153558A (ja) | 1984-01-24 | 1984-01-24 | 入出力装置制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052584A JPS60153558A (ja) | 1984-01-24 | 1984-01-24 | 入出力装置制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153558A true JPS60153558A (ja) | 1985-08-13 |
Family
ID=11752660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1052584A Pending JPS60153558A (ja) | 1984-01-24 | 1984-01-24 | 入出力装置制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153558A (ja) |
-
1984
- 1984-01-24 JP JP1052584A patent/JPS60153558A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001195353A (ja) | Ｄｍａ転送システム | |
| JPS60153558A (ja) | 入出力装置制御方法 | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| US4718003A (en) | Method and apparatus for exchanging data between data processing units | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPH03214250A (ja) | メモリ制御回路 | |
| JPS6048504A (ja) | シ−ケンスコントロ−ラの接続方式 | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JP2669028B2 (ja) | コマンドレジスタ回路 | |
| JPS6020263A (ja) | 入出力装置の選択方式 | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JPS59140538A (ja) | メモリ転送回路 | |
| JPS62173557A (ja) | マイクロプロセツサ | |
| JPS60140591A (ja) | バブルメモリ装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPH05189362A (ja) | バス変換システム | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPS62124689A (ja) | プログラマブルチツプセレクト信号発生回路 | |
| JPS6345661A (ja) | バツフアメモリ回路 | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH0289143A (ja) | 記憶装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 |