JPS60148373A - 高電圧回路 - Google Patents

高電圧回路

Info

Publication number
JPS60148373A
JPS60148373A JP59257270A JP25727084A JPS60148373A JP S60148373 A JPS60148373 A JP S60148373A JP 59257270 A JP59257270 A JP 59257270A JP 25727084 A JP25727084 A JP 25727084A JP S60148373 A JPS60148373 A JP S60148373A
Authority
JP
Japan
Prior art keywords
transistor
high voltage
signal
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59257270A
Other languages
English (en)
Inventor
クリントン・シー・ケー・クオ
サム・デーガンポア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS60148373A publication Critical patent/JPS60148373A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、高電圧回路に関するものであシ、詳細には論
理信号により制御される高電圧回路に関する。
背景技術 電気的に消去可能なプクグラマプル固定記憶装置（リー
ドオンリー・メモリ）　（ＥＥＰＲＯＭｓ）では、プロ
グラムし、消去するために高電圧が必要である。高電圧
は、外部的に加えられることも、内部的に発生すること
も出来る。内部発生の高′７１Ｌ圧は、多くの回路を要
するけれども、エンドユーザにはよシ便利である。その
ような内部発生の高電圧では、電流能力が制限される。
ＥＥＰＲＯＭセルは、しかし、プログラミングのため、
いくらかの電流を必要とする。したがって、論理信号で
制御のもとで高電圧電源端子の有効使用が要求される。
これは、典型的には個別に発生される高電圧と関連して
発生される各高電圧信号に対し他のポンプ回路を使用す
ることによシ行なわれた。これには、制御論理信号の外
にクロレフ信号が必要である。また各ポンプ回路は、十
分な電流を得るためにかな勺のチップ面積を必要とする
。
発明の要約 本発明の目的は、改良された高電圧回路を提供すること
である。
本発明の他の目的は、増加した電流能力を有する高電圧
回路を提供することである。
本発明のさらに他の目的は、少ないチップ面積で高電圧
回路を提供することである。
これら及び他の目的は、第１トランジスタ、第２トラン
ジスタ及び負荷を有する高電圧回路において達成される
。第１トランジスタは、第１電流電極を第１電源端子に
接続させ、入力信号を受ける制御電極及び第２電流電極
を有する。負荷は、出力ノードと第１トランジスタの第
２電流電極の間に接続される。第２トランジスタは、第
１電流電極を高電圧電源端子に接続させ、第２電流電極
を第１電源端子の第２電流電極に接続させ、制御電極を
出力ノードに接続させる。
発明の説明 第１図に図示されるのは、トランジスタ１１．）ランラ
スタ１２．トランジスタ１３．トランジスタ１４゜トラ
ンジスタ１５．及びインバータ１６よりなる高電圧回路
１０である。トランジスタ１１−１５は、Ｎチャネル絶
縁ゲート電界効果トランジスタである。トランジスタ１
１は０．６〜０．９ボルトのしきい値電圧のエンハンス
メント°モードが好ましい。トランジスタ１２及び１３
は、０〜０．４ボルトのしきい領置−圧のナチュラル（
ｎａｔｕｒａｌ）モード、また零しきい値デバイスと呼
ばれるものが好ましい。トランジスタ１４は、−３，２
〜−３，６ボルトのしきい値電圧の重（ｈｅａｖｙ）デ
ィプリーションが好ましい。トランジスタ１５は、−２
，２〜−２，６ボルトのしきい値電圧の軽（ｌｉｇｈｔ
）ティプリージョンが好貰しい。
トランジスタ１１は、信号Ｖｉ受けるゲート、接地に接
続されたソース及び信号ｖＯ全供給するドレインを有す
る。トランジスタ１２は、ドレインを、例えば５ボルト
を受ける正の電源端子ＶＣＣに接続サセ、ソースをトラ
ンジスタ１１のドレインに接続させ、かつゲートヲ有す
る。インバータ１６は、信号ｖＩヲ受ける入力を有し、
出力をトランジスタ１２のゲートに接続させる。トラン
ジスタ１１及び１２　。
及びインバータ１６はともに、反転ブツシュ−プル・バ
ッファを形成する。トランジスタ１３は、信号Ｖｌ’ｚ
受けるゲートを有し、ドレイン（ｚＶ。Ｃに接続させ、
かつソースを有する。トランジスタ１４は、ドレインを
トランジスタ１３のソースに接続させ、ゲート及びソー
スをトランジスタ１１のドレインに接続させる。トラン
ジスタ１５は、ゲートをトランジスタ１４のソース及び
ゲートに接続させ、ソースをトランジスタ１４のドレイ
ンに接続させ、ドレインを、例えば１８ボルトヲ受ける
高電圧電源端子に接続させる。
Ａ、Ｍ＠　Ｖｉが論理高の時には、トランジスタ１１は
導通し、信号ＶＯ’にほとんど接地電位の論理低にする
。
論理高にある信号ＶＩによりトランジスタ１３は導通す
るので、トランジスタ１３のソースに正゛亀圧が発生さ
れ、トランジスタ１４のドレインは、トランジスタ１５
が非導通であるの全確認するのに十分の大きさの電位と
なる。トランジスタ１５は軽ティプリージョンであるの
で、それが具えている最低しきい値也圧、振幅最高は、
−２，６ボルトである。したがって、トランジスタ１５
は、ソース電圧がそのゲート電圧を２．６ボルトだけ超
過するかぎりは、導通しないであろう。トランジスタ１
４は、ゲートとソースを一緒に接続させているので、負
荷テノくイスとして作用し、導通ずるトランジスタ１１
及び１３により、トランジスタ１：（、１４、及び１１
を介して’ｒｎ流パスが存在する。トランジスタ１１は
、十分高利得につくられるので、信号■は１ボルトの１
（）分の１程度、例えば０．．３ボルトヲ超えないであ
ろう。
トランジスタ１５のゲートは僅か０．３ポル］・である
のが保証されているので、トランジスタ１５は、そのソ
ースが２．９ボルト金超える限シ、導通しないことが保
証されている。信号ＶＩは、代表的には、（ツファ（ｂ
ｕｆｆｅｒｅｄ）信号であるので、論理高における電圧
はわかっておシ、Ｖｃｃ電圧に非常に近いのが好−まし
い。信号ＶＩが論理高のとき、トランジスタ１５は非導
通でちゃ、従ってＶＰＰにおける高電圧電源には電流ド
レインは存在しない。唯一の電流ドレインは、外部電源
より電圧金堂けるＶｃｃからである。そのような外部電
のからの電流ドレインは全く小さい。
信号ＶＩが論理低に切換えられる場合、トランジスタ１
１及び１３は非導通となる。インバータ１６は論理高全
トランジスタ１２のゲートへ加え、それを導通にし、信
号■０の電圧を十分増加しトランジスタ１５ヲ導通にす
る。書生プロセスはそれによシ開始される。トランジス
タ１５ヲ導通させることにより、トランジスタ１５のソ
ースは、ゲート電圧よシ以上の電圧１で上昇するであろ
う。そのゲートはトランジスタ１４を介し、トランジス
タ１５のゲートに帰還結合されるので、トランジスタ１
５のソース上の１０、圧増加は、トランジスタ１４ヲ経
てトランジスタ１５のゲートに戻して結合されるかよう
な増加によシ発生できる。このような再生作用は、信号
Ｖｏが、トランジスタ１４　、１５　’ｉ介して流れる
電流による電圧降下分だけ小さいＶＰＰ電圧に到達する
１で続く。
トランジスタ１４及び１５の利得は、電流の流れによる
電圧降下が殆んどないように決定されている。
ＶＰｐＨ’ｉ：電圧全供給する高電圧電源の出力インピ
ーダンスは、・典型的には比較的大きいので、電流お流
れによる信号ｖＯの電圧減少は、トランジスタ１４及び
１５の負荷効果（ｌｏａｄｉｎｇ　ｅｆｆｅｃｔ）より
むしろ１電源の高出力インピータンスにより大部分はひ
き起こされる。高電圧供給は、５ボルトから高′ルア圧
を得るようにスイッチング技術全使用する内部供給と考
えられ、そのような技術は、制限された電流供給能力を
具える。トランジスタ１４の利得は、電源の負荷（ｔｏ
ａａｔｎｇ）−を妨げるほど十分大きくなければならな
いが、高電圧回路ｌＯに必要なチップ面積は、同等の電
流搬送能力を有するポンプ型回路に要する面積より小さ
い。
第２図に高電圧回路ｉｏ’が図示され、それは、トラン
ジスタ１７がトランジスタ１１のドレイン、トランジス
タ１４のソース及びケート、トランジスタ１５のゲート
の間に挿入され、トランジスタ１８がトランジスタ１１
０ンースと接地の間に挿入されるのを除けば、第１図の
高圧電圧回路ｌＯと同様である。
トランジスタ１７は、グー）’１ｉ＝Ｖｐｐに接続させ
、ドレインをトランジスタ１４のソース及びゲート、ま
たトランジスタ１５のゲートに接続させ、ソースをトラ
ンジスタ１１のドレインに接続させる。トランジスタ１
８は、ドレインをトランジスタ１１のソースに接続させ
、ソースを接地に接続させ、Ｉ込み信号Ｗを受けるグー
）１有する。第１図及び第２図に共通の累子は、同一の
番号を持っている。トランジスタ１７は、トランジスタ
１３と同様にナチュラルトランジスタである。トランジ
スタ１８は、トランジスタ１１と同様にエンハンスメン
トである。
トランジスタ１７は、ＶＰＰの高電圧が接地電位の時に
、電流の流れを阻止するため追加される。それは内部発
生電圧であるから、常時発生される必要はない。メモリ
の読出しモードのような高電圧全必要としない場合があ
る。そのようなモードの間、高電圧を発生しないことに
より電力が節約出来る。そのような読出しモードにおい
て、接知電位のＶＰＰは、トランジスタ１７ヲ非導通に
するのに役に立つよう使用される。信号ＶＯがＥＥＰＲ
ＯＭセルに書込みのため使用される時、信号ｖＯは、読
出しモードにおいてデータを検知する（ｓｅｎｓｉｎｇ
）のに用いられるのと同一ラインに結合される。したが
って読出しモードでは、回路ｌＯ′がデータの検知（ｓ
ｅｎｓｉｎｇ）と干渉しないことが必要である。トラン
ジスタ１７は、トランジスタ１３−１５が、そのような
データ検知に影響を与えるの全有効に防止する。
トランジスタ１８は、信号Ｗが論理高で、■込みモード
の時だけ導通する。読出しモードでは信号Ｗは論理低で
あるので、トランジスタ１８は非導通である。トランジ
スタ１８は、それにより接地へのバスを阻止する。信号
ＶＩは耽出しモードの間、論理高であることが保証され
る。したがって、インバータ１６はトランジスタ１２の
ゲートに論理低を供給し、トランジスタ１２が非導通と
なるようにする。
したがって回路１０′は、耽出しモードの間にデータの
検知（ｓｅｎｓｉｎｇ）に影響を与えない。
第１図の回路１０は、５ボルト論理信号に応答して高電
圧信号を供給する。回路１０’は、また、入力／出力ノ
ードヘ高電圧信号を供給するのに有用である追加された
特徴を具えた５ボルト論理信号に応答して高電圧信号を
与える。トランジスタ１７及び１８は、回路１０’の正
常の動作には干渉しない。
ＶＰＰが高電圧であれば、トランジスタ１７は、そのソ
ースとドレインの間に無視出来る抵抗のみを与えるので
、トランジスタ１４及び１５の書生作用は、第１図の回
路ｌＯにより供給されるように、信号ｖＯに対し同一電
圧レベルを生ずる結果となる。書込みモードではトラン
ジスタ１８は、論理高をゲートに受け、導通となされる
。トランジスタ１８ヲ導通することにより、ｌ・ランジ
スタ１１は、第１図の回路ｉｏの場合と同様に応動する
。　１ 本発明は２実施例について説明されたが、開示された本
発明は多くの方法で変更が可能であり、また特別に詳述
し、かつ前述した以外にも多くの実施例が考えられるこ
とは、画業技術者にとって明らかであろう。したがって
、本発明の真の鞘神及び範囲内に包含される本発明の全
ての変更を含むように添付特許請求の範囲により意図さ
れる。
【図面の簡単な説明】
第１図は、本発明の好ましい実施例にもとづく高電圧回
路の回路図である。 第２図は、第１図の高電圧回路の変更を含む高電圧回路
の回路図である。 図において、 １０　、１０’は高電圧回路、１１．１２．１３．１４
，１５，１７．１８は絶縁ゲート電界効果トランジスタ
、１６はインバータ。 特許出願人　モトローラ・１ンコーポレーテッド代理人
弁理士　玉　蟲　久　五　部

Claims (1)

  1. 【特許請求の範囲】 １、入力信号を受ける制御電極を有し、第１電流電極を
    第ｉ＠源端子に結合させ、第２電流電極を有する第１ト
    ランジスタ、 出力ノードと第１トランジスタの第２を流電極の間に接
    続されたロード、 制御電極を出力ノードに結合させ、第１電流電極を高電
    圧電源端子に結合させ、第２電流電極を第１トランジス
    タの第２電流電極に結合させた第２トランジスタ、 を具える高電圧回路。 ２、　入力信号を受ける入力を有し、出力を出力ノード
    に結合させた反転プッシュプルバッファを具える特許請
    求の範囲第１項記載の高電圧回路。 ３、　出力ノード、負荷デバイス、第２トランジスタの
    制御電極の間に挿入され、第１電流電極を出力ノードに
    結合させ、第２電流電極を第２トランジスタ及び負荷デ
    バイスの制御電極に結合させ、制御電極を高電圧端子に
    結合させた第３トランジスタ、を更に具える前記特許請
    求の範囲第２項記載の高電圧回路。
JP59257270A 1983-12-29 1984-12-05 高電圧回路 Pending JPS60148373A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US566610 1983-12-29
US06/566,610 US4565932A (en) 1983-12-29 1983-12-29 High voltage circuit for use in programming memory circuits (EEPROMs)

Publications (1)

Publication Number Publication Date
JPS60148373A true JPS60148373A (ja) 1985-08-05

Family

ID=24263607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59257270A Pending JPS60148373A (ja) 1983-12-29 1984-12-05 高電圧回路

Country Status (4)

Country Link
US (1) US4565932A (ja)
EP (1) EP0151248A3 (ja)
JP (1) JPS60148373A (ja)
KR (1) KR850005038A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3329874A1 (de) * 1983-08-18 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Mos-inverterschaltung
US4697101A (en) * 1983-08-30 1987-09-29 Kabushiki Kaisha Toshiba Read/write control circuit
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路
JPH0746515B2 (ja) * 1984-12-28 1995-05-17 日本電気株式会社 デコ−ダ回路
JPS62222498A (ja) * 1986-03-10 1987-09-30 Fujitsu Ltd 消去及び書き込み可能な読み出し専用メモリ
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
US4916334A (en) * 1987-07-29 1990-04-10 Kabushiki Kaisha Toshiba High voltage booster circuit for use in EEPROMs
US4870304A (en) * 1987-12-08 1989-09-26 Cypress Semiconductor Corporation Fast EPROM programmable logic array cell
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
IT1225607B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione
JP2569777B2 (ja) * 1988-12-16 1997-01-08 日本電気株式会社 入力信号切り換え回路
JPH082016B2 (ja) * 1989-06-20 1996-01-10 日本電気株式会社 昇圧回路
US4999529A (en) * 1989-06-30 1991-03-12 At&T Bell Laboratories Programmable logic level input buffer
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
JPH04317219A (ja) * 1991-04-17 1992-11-09 Mitsubishi Electric Corp 出力回路
US5095228A (en) * 1991-04-19 1992-03-10 Actel Corporation Circuits for preventing breakdown of low-voltage device inputs during high voltage antifuse programming
JP3151329B2 (ja) * 1993-04-07 2001-04-03 株式会社東芝 データ出力回路
GB9423051D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage level converter
US5546019A (en) * 1995-08-24 1996-08-13 Taiwan Semiconductor Manufacture Company CMOS I/O circuit with 3.3 volt output and tolerance of 5 volt input
JP2806335B2 (ja) * 1996-01-17 1998-09-30 日本電気株式会社 論理回路及びこれを用いた半導体集積回路
US5721704A (en) * 1996-08-23 1998-02-24 Motorola, Inc. Control gate driver circuit for a non-volatile memory and memory using same
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252130C2 (de) * 1972-10-24 1978-06-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren
DE2549308A1 (de) * 1974-12-24 1976-07-08 Ibm Schaltung mit negativer widerstandscharakteristik
US4121203A (en) * 1977-03-11 1978-10-17 Harris Corporation Method of multiplexing liquid crystal displays
US4101788A (en) * 1977-03-18 1978-07-18 Xerox Corporation Mos buffer circuit
US4289982A (en) * 1979-06-28 1981-09-15 Motorola, Inc. Apparatus for programming a dynamic EPROM
US4301535A (en) * 1979-07-02 1981-11-17 Mostek Corporation Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit
US4237547A (en) * 1979-09-17 1980-12-02 Motorola, Inc. Program decoder for shared contact eprom
US4500799A (en) * 1980-07-28 1985-02-19 Inmos Corporation Bootstrap driver circuits for an MOS memory
JPS57130291A (en) * 1981-02-05 1982-08-12 Toshiba Corp Semiconductor nonvolatile read-only storage device
JPS5891680A (ja) * 1981-11-26 1983-05-31 Fujitsu Ltd 半導体装置
US4441172A (en) * 1981-12-28 1984-04-03 National Semiconductor Corporation Semiconductor memory core program control circuit

Also Published As

Publication number Publication date
EP0151248A2 (en) 1985-08-14
US4565932A (en) 1986-01-21
KR850005038A (ko) 1985-08-19
EP0151248A3 (en) 1986-01-08

Similar Documents

Publication Publication Date Title
JPS60148373A (ja) 高電圧回路
US5097152A (en) Buffer circuit used in a semiconductor device operating by different supply potentials and method of operating the same
US5058063A (en) Nonvolatile semiconductor memory device incorporating level shifting circuits
JPH0770230B2 (ja) 半導体メモリ
JPS60124124A (ja) 入力回路
JPS5990292A (ja) 電圧変換回路
JPS61290817A (ja) Ｃｍｏｓ高電圧スイツチ
JPS63244500A (ja) 半導体不揮発性記憶装置
US3937983A (en) Mos buffer circuit
US6744673B2 (en) Feedback biasing integrated circuit
JPS63102096A (ja) 電気的にプログラム可能な不揮発性メモリを含む論理回路形集積回路
JPS59167900A (ja) 高電圧状態を生ずる方法及び動的ロ−ド回路
JP3998908B2 (ja) 不揮発性メモリ装置
CA1115843A (en) Dynamic precharge circuitry
JPH07234265A (ja) テスト電位転送回路およびこれを用いた半導体記憶装置
US4309630A (en) Buffer circuitry
JPH0516119B2 (ja)
KR100282761B1 (ko) I/o 클램프 회로를 구비한 반도체 메모리 장치
JPH0252890B2 (ja)
JP2875068B2 (ja) バイアス電位発生回路
JPH06204847A (ja) 出力回路及び半導体集積回路装置
JPS6231433B2 (ja)
JPS6025462A (ja) 集積回路
KR100193446B1 (ko) 불 휘발성 반도체 메모리의 로우 디코더
JPS6325438B2 (ja)