JPS6014436A - 半導体基体の表面上の絶縁膜への微小孔の形成方法 - Google Patents
半導体基体の表面上の絶縁膜への微小孔の形成方法Info
- Publication number
- JPS6014436A JPS6014436A JP12290683A JP12290683A JPS6014436A JP S6014436 A JPS6014436 A JP S6014436A JP 12290683 A JP12290683 A JP 12290683A JP 12290683 A JP12290683 A JP 12290683A JP S6014436 A JPS6014436 A JP S6014436A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- etching
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000992 sputter etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 1
- 230000001568 sexual effect Effects 0.000 claims 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract 2
- -1 argon ions Chemical class 0.000 abstract 1
- 238000011109 contamination Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の電極形成のために半導体装置表
面の絶縁膜に微小な孔を形成する方法に関するものであ
る。
面の絶縁膜に微小な孔を形成する方法に関するものであ
る。
従来、半導体装置の表面の絶縁膜のに極取り出しのため
の開孔は写真製版技術およびエツチング技術を用いて行
われていた。従って、パターンの微細化をしようとする
と、写真製版技術における解像度およびエツチング時に
おけるアンダーカットなどの問題があった。例えば、０
．１μｍの大きさの開孔を行うには光露光を用いた現在
の技術では解像は非常に回数であり、電子ビーム露光を
用いても０．５μｍ程度が実用化の限界である０更に、
従来方法においては、レジストの使用が必要であり、レ
ジストの残渣やレジスト中の不純物による汚染、史には
これを水洗除去する際に残るエラテントの残貿というｉ
ｌｊ Ｍがあった０また、ドライエツチングを用いた場
合もエツチング時に号、−生するチャンバ内壁物質によ
る汚染の問題があった。このように従来方法では、たと
え、微細加工が可能であるとしても、上呂己のような汚
染があるばかりではなく、名麓浴剤、化学渠品、有省−
ガスなどの導入が必要であり、これらの薬品、ノｊス類
の品質管理に多大の努力を数し、廿た、安全」この問題
がおった。
の開孔は写真製版技術およびエツチング技術を用いて行
われていた。従って、パターンの微細化をしようとする
と、写真製版技術における解像度およびエツチング時に
おけるアンダーカットなどの問題があった。例えば、０
．１μｍの大きさの開孔を行うには光露光を用いた現在
の技術では解像は非常に回数であり、電子ビーム露光を
用いても０．５μｍ程度が実用化の限界である０更に、
従来方法においては、レジストの使用が必要であり、レ
ジストの残渣やレジスト中の不純物による汚染、史には
これを水洗除去する際に残るエラテントの残貿というｉ
ｌｊ Ｍがあった０また、ドライエツチングを用いた場
合もエツチング時に号、−生するチャンバ内壁物質によ
る汚染の問題があった。このように従来方法では、たと
え、微細加工が可能であるとしても、上呂己のような汚
染があるばかりではなく、名麓浴剤、化学渠品、有省−
ガスなどの導入が必要であり、これらの薬品、ノｊス類
の品質管理に多大の努力を数し、廿た、安全」この問題
がおった。
この発明は以上のような点にシ：ｉみて１．Ｃされたも
ので、目的とする微小孔形成傾城の周囲にイ唄斜部を形
成した後に、エツチング媒体の被エツチング面への入射
が直角でちるよりも斜めで４ちる方がエツチング速度が
大きい異方エラグ・ンク法を利用することによって従、
来年可能であったような微小な孔を自己整合的に形成す
る方法を提供するものである。
ので、目的とする微小孔形成傾城の周囲にイ唄斜部を形
成した後に、エツチング媒体の被エツチング面への入射
が直角でちるよりも斜めで４ちる方がエツチング速度が
大きい異方エラグ・ンク法を利用することによって従、
来年可能であったような微小な孔を自己整合的に形成す
る方法を提供するものである。
第１図Ａ −Ｈはこの発明の一実施例の各工程での状態
を示す断面図で、まず半導体基体（］）の一方の主面に
酸化膜で代表される絶縁膜（２）を形成する〔第１図Ａ
〕。次に異方性エツチング法で比較的大きな孔（３）を
形成する〔第１図Ｂ〕。このときの絶縁膜（２）の膜厚
は８０００〜２０００ＯＡ程度で、孔（３）の幅は１μ
ｍ程度である。次に選択エピタキシャル成長半導体層（
４）を孔（３）の部分に形成する。この選択エピタキシ
ャル成長半導体層（４）の厚さは絶縁膜（２）の厚さの
２割増し程鼓がよく、孔（３）の幅が狭いときには周辺
部に半導体突起部は生じないが、絶縁膜（２）の上に載
った部分は多結晶部（４ａ）となる〔第１図Ｏ〕。次に
、半導体Ｎ（４）の表面を酸化して酸化膜（５）を形成
する〔第１図Ｄ）Ｏ続いて、第１図Ｅに矢印で示すよう
に、アルゴン（Ａｒ）イオンを用いてＩＷ ／ Ｃｍ２
程度の電力密度で高周波スパッタエツチングを行なうと
、エツチング率が入射イオンの入射角に依存し、斜めに
ある面の方が入射角が９０°の面よりも速やかにエツチ
ングされ多結晶部（４ａ）は除去されて第１図Ｆに示す
ような形状になる。このような形状に成形された選択エ
ピタキシャル成長半導体層（４）の上の酸化膜（５）は
その後の表面保護膜として利用するために１０００八程
度以上の厚さで残るようにする。次に再び半導体を選択
エピタキシャル成長させ第２の半導体層（６）を形成す
る。そして、この半導体層（６）が酸化膜（６）の上に
まで延びて所望の開口幅に近い幅に酸化膜（６）が露出
するようにする〔第１図Ｇｌ）ｏその後に再び高周波ス
パッタエツチングを施して、第１図Ｇに示すように酸化
膜（５）に所望の開口幅の小さい孔（７）を形成すると
同時に第２の半導体層（６）をも一部エッチング除去す
る。この孔（７）の幅は第１図Ｂの孔（３）の幅と第１
図Ｇの段階での第２の半導体層（６）の厚さとによって
決まる。
を示す断面図で、まず半導体基体（］）の一方の主面に
酸化膜で代表される絶縁膜（２）を形成する〔第１図Ａ
〕。次に異方性エツチング法で比較的大きな孔（３）を
形成する〔第１図Ｂ〕。このときの絶縁膜（２）の膜厚
は８０００〜２０００ＯＡ程度で、孔（３）の幅は１μ
ｍ程度である。次に選択エピタキシャル成長半導体層（
４）を孔（３）の部分に形成する。この選択エピタキシ
ャル成長半導体層（４）の厚さは絶縁膜（２）の厚さの
２割増し程鼓がよく、孔（３）の幅が狭いときには周辺
部に半導体突起部は生じないが、絶縁膜（２）の上に載
った部分は多結晶部（４ａ）となる〔第１図Ｏ〕。次に
、半導体Ｎ（４）の表面を酸化して酸化膜（５）を形成
する〔第１図Ｄ）Ｏ続いて、第１図Ｅに矢印で示すよう
に、アルゴン（Ａｒ）イオンを用いてＩＷ ／ Ｃｍ２
程度の電力密度で高周波スパッタエツチングを行なうと
、エツチング率が入射イオンの入射角に依存し、斜めに
ある面の方が入射角が９０°の面よりも速やかにエツチ
ングされ多結晶部（４ａ）は除去されて第１図Ｆに示す
ような形状になる。このような形状に成形された選択エ
ピタキシャル成長半導体層（４）の上の酸化膜（５）は
その後の表面保護膜として利用するために１０００八程
度以上の厚さで残るようにする。次に再び半導体を選択
エピタキシャル成長させ第２の半導体層（６）を形成す
る。そして、この半導体層（６）が酸化膜（６）の上に
まで延びて所望の開口幅に近い幅に酸化膜（６）が露出
するようにする〔第１図Ｇｌ）ｏその後に再び高周波ス
パッタエツチングを施して、第１図Ｇに示すように酸化
膜（５）に所望の開口幅の小さい孔（７）を形成すると
同時に第２の半導体層（６）をも一部エッチング除去す
る。この孔（７）の幅は第１図Ｂの孔（３）の幅と第１
図Ｇの段階での第２の半導体層（６）の厚さとによって
決まる。
上記説明から判るように、以上の工程で用いるマスクは
第１図Ｂの段階で孔（３）の形成時のマスクのみで、所
望の幅の小さい孔（７）を形成する段階ではマスクを用
いた写真製版工作を必要としない。
第１図Ｂの段階で孔（３）の形成時のマスクのみで、所
望の幅の小さい孔（７）を形成する段階ではマスクを用
いた写真製版工作を必要としない。
そして、この方法によれば孔の幅０．１μｍ程度捷で達
成できる。しかも、選択エピタキシャル成長とスパッタ
エツチングとを交互に行なうのみであるから、前者は水
素ガスなどの還元雰囲気中で行なわれ、後者は高真空雰
囲気（２ＸＩＯＴｏｒｒ程度）中で行われるので、素子
表面は極めて清浄に保持できる。
成できる。しかも、選択エピタキシャル成長とスパッタ
エツチングとを交互に行なうのみであるから、前者は水
素ガスなどの還元雰囲気中で行なわれ、後者は高真空雰
囲気（２ＸＩＯＴｏｒｒ程度）中で行われるので、素子
表面は極めて清浄に保持できる。
なお、上記実施例では高周波スパッタエツチングを用い
たが、被エツチング面へのエツチング媒体の入射が直角
であるよりも斜めである場合の方がエツチング速度が大
きい異方性エツチング方法であればよい。また、選択エ
ピタキシャル成長半導体層の代りにメッキなどで形成し
た金属層であってもよい。
たが、被エツチング面へのエツチング媒体の入射が直角
であるよりも斜めである場合の方がエツチング速度が大
きい異方性エツチング方法であればよい。また、選択エ
ピタキシャル成長半導体層の代りにメッキなどで形成し
た金属層であってもよい。
以上説明したように、この発明ではエツチング媒体の入
射が被エツチング面に直角であるよりも斜めである場合
の方がエツチング速度が大きい異方性エツチングを利用
することによって微細加工をするに尚ってその微細パタ
ーンに直接対応するマスクを必要とせず、自己整合的に
加工を可能としたので、従来方法では不可能であった極
微細の加工が可能となった。
射が被エツチング面に直角であるよりも斜めである場合
の方がエツチング速度が大きい異方性エツチングを利用
することによって微細加工をするに尚ってその微細パタ
ーンに直接対応するマスクを必要とせず、自己整合的に
加工を可能としたので、従来方法では不可能であった極
微細の加工が可能となった。
更に、薬剤等を用いないので、これによる汚染の心配も
なく、使用薬剤などの品質管理の労もなく安全上の問題
もない。
なく、使用薬剤などの品質管理の労もなく安全上の問題
もない。
第１図はこの発明の一実施例の各工程での状態を示す断
面図である。 図において、（１）は半導体基体、（２）は第１の絶縁
膜、（３）は比較的大きい孔、（４）は選択エピタキシ
ャル成長半導体層（第１の導電性層） 、＋５）は酸化
膜（第２の絶縁Ｎ）、（６）は第２の選択エピタキシャ
ル成長半導体層（第２の導電性ｆｆｊ ） 、（７］は
微小孔である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１１
面図である。 図において、（１）は半導体基体、（２）は第１の絶縁
膜、（３）は比較的大きい孔、（４）は選択エピタキシ
ャル成長半導体層（第１の導電性層） 、＋５）は酸化
膜（第２の絶縁Ｎ）、（６）は第２の選択エピタキシャ
ル成長半導体層（第２の導電性ｆｆｊ ） 、（７］は
微小孔である。 なお、図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１１
Claims (4)
- （１） 半導体基体の表面上に形成された絶縁膜へｔ
／Ｊ’な孔を形成するに当って、上記半導体基体の表面
上の第１の絶縁膜に上記微小な孔を形成すべき部位を中
心とする比較的大きい孔を形成する第１の′工程、この
第１の工程で形成された大きい孔に露出した上記半導体
基体の表面上に上記第１の絶縁膜の厚さ以上の厚さに第
１の導電性層を形成する第２の工程、少なくとも上記第
１の導電性層の表面を第２の絶縁膜で校う第３の工程、
この第２の絶縁膜の上からエツチング媒体の入射が被エ
ツチング面に直角であるよりも斜めである場合の方がエ
ツチング速既が大きいような異方性エツチングを施して
上記第′１の導電性層の周縁部を斜めに除去し上記第１
の導電性層の中央部上面に上記第２の絶縁膜を残す第４
の工程、上記残された第２の絶縁膜の中央部の上面を露
出させて残余の上記第２の絶縁膜の表面から上記第４の
工程によって露出した上記第１０尋電性磨の周縁部に亘
って第２の導電性層を形成する第５の工程及び再び上記
第４の工程と同様な異方性エツチングを施して上記式２
の絶縁値の中央部にＤ１望の微小な孔を形成するととも
に上記第２の導電性ｍの少なくとも一部を除去する第６
の工程を倫えた半導体基体の表面上の絶縁膜への微小孔
の形成方法。 - （２） 第１および第２の導電性Ｒ・ｉとしてともに選
択エピタキシャル成長半導体層を用いることを特徴とす
る特許請求の範囲第１項記載の半導体基体の表面上の絶
縁膜への微小孔の形成方法。 - （３） 第１および紀２の導Ｉｔａ （；ｌ’層として
メッキで形成された金属層を用いることを特徴とする特
許請求の範囲第１項記載の半導体基体の表面上の絶縁膜
への微小孔の形成方法。 - （４） 異方性エツチングに高周波スパッタエツチング
を用いることを特徴とする特許請求の範囲第１項ないし
第３項のいずれかに記載の半導体装置の表面上の絶縁膜
への微小孔の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12290683A JPS6014436A (ja) | 1983-07-04 | 1983-07-04 | 半導体基体の表面上の絶縁膜への微小孔の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12290683A JPS6014436A (ja) | 1983-07-04 | 1983-07-04 | 半導体基体の表面上の絶縁膜への微小孔の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014436A true JPS6014436A (ja) | 1985-01-25 |
Family
ID=14847535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12290683A Pending JPS6014436A (ja) | 1983-07-04 | 1983-07-04 | 半導体基体の表面上の絶縁膜への微小孔の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400298B1 (ko) * | 1999-06-11 | 2003-10-04 | 주식회사 하이닉스반도체 | 반도체소자의 자기정렬적인 콘택방법 |
-
1983
- 1983-07-04 JP JP12290683A patent/JPS6014436A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400298B1 (ko) * | 1999-06-11 | 2003-10-04 | 주식회사 하이닉스반도체 | 반도체소자의 자기정렬적인 콘택방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59134833A (ja) | アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JPH09129622A (ja) | 炭化ケイ素のエッチング方法 | |
| JPH0471334B2 (ja) | ||
| JPS6014436A (ja) | 半導体基体の表面上の絶縁膜への微小孔の形成方法 | |
| JP2952575B2 (ja) | ダイヤモンド微細加工方法 | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JPH08335543A (ja) | アライメントパターンの形成方法 | |
| JPH05275549A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS59126634A (ja) | パタ−ン形成方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JP2785315B2 (ja) | 微細パターンの形成方法 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPS6348829A (ja) | ドライエツチング方法 | |
| JP3012009B2 (ja) | エッチング方法 | |
| JPH0684841A (ja) | シリコン基板の溝形成方法 | |
| JPS5918639A (ja) | 半導体装置の製造方法 | |
| JPS6353928A (ja) | ドライエツチング方法 | |
| JPH0217649A (ja) | 微細パターン形成方法 | |
| JPH08328236A (ja) | 転写マスクの製造方法 | |
| JPH0746689B2 (ja) | アルミニウム−シリコン−銅合金のドライエツチング法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPS5934652A (ja) | 半導体集積回路装置の製造方法 |