JPS60137028A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60137028A
JPS60137028A JP24972283A JP24972283A JPS60137028A JP S60137028 A JPS60137028 A JP S60137028A JP 24972283 A JP24972283 A JP 24972283A JP 24972283 A JP24972283 A JP 24972283A JP S60137028 A JPS60137028 A JP S60137028A
Authority
JP
Japan
Prior art keywords
resin
substrate
guide plate
mold resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24972283A
Other languages
English (en)
Other versions
JPS6352459B2 (ja
Inventor
Manabu Yokoyama
学 横山
Hoshun Akechi
明智　方俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP24972283A priority Critical patent/JPS60137028A/ja
Publication of JPS60137028A publication Critical patent/JPS60137028A/ja
Publication of JPS6352459B2 publication Critical patent/JPS6352459B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の製造方法に係り、特に、モール
ド方法の改善に関する。
（ロ）従来技術 例えば、ザーマルプリントヘッドを製造する工程におい
て、発熱体が形成されている基板に、当該ヘットを駆動
する駆動回路等を構成する半導体素子が直接組み込まれ
ることがあり、−・ソドへの湿気及び汚染物質等の侵入
をｉ塵蔽する為に、前記半導体素子をシリコン樹脂等で
モールドしている。
第１図は従来の半導体装置の製造工程のうらで、前記樹
脂によるモールディングの工程を示す説明図である。
第１図（ａ）に示すように、セラミック等からなる基板
ＩＯの上には導体よりなるリード２０が複数個形成され
ている。このリード２０は、後述する半導体素子３０と
接続される内部端子２１及び外部に引き出される外部端
子２２とから構成される。尚、内ｆｆＢ　Ｄ：：１子２
１と前記半導体素子３０ば上述した湿気等の侵入防止の
ためモールドされる部分であり、外部端子２２はモール
ドされない部分である。
ここで従来実施していたモールド方法について説明する
。
■内部端子２１が周設された基板］０の所定の箇所に半
導体素子３０を載置する。
■この半導体素子３０に形成されたボンディングパ７Ｆ
（図示せず）と内部端子２１とを、例えば、極細の金線
よりなるワイヤ４０でワイヤボンデイングする。
■しかして、第１図（ｂ）に示すように、滴下ノズルか
ら、基板１０上のモールドすべき箇所（内部端子２１、
半導体素子３０、ワイヤ４０）に、例えば、シリコン樹
脂よりなるモールド樹脂６０を滴下する。
しかしながら、第１図１ｃＩに示すように、前記滴下し
た樹脂を放置及び硬化させる場合において、滴下当初は
モールド樹脂６Ｏで覆われていた部分く内部端子２１、
半導体素子３０、ワイヤ４０）がたれ現象を起こす結果
、本来露出すべきでない部分、例えば、ワイヤ４０のル
ープ部分Ａが露出したり、モールドしてはならない部分
である外部端子２２にモールド樹脂６０が流出して付着
することになる。かかる好ましくない現象は、ワイヤ４
ｏの断線及び接触不良等を引き起こす原因となる。
（ハ）目的 本発明は、モールド樹脂を注入した後の放置及び硬化さ
せる場合等に起こるモールド樹脂のたれ現象をなくして
、外部端子へのモールド樹脂の付着及びワイヤの露出を
防止する半導体装置の製造方法を提供することを目的と
している。
に）構成 本発明に係る半導体装置の製造方法は、基板上のモール
ドすべき箇所に、モールド樹脂を注入して、その直後に
基板本体を逆さにして、前記モールド樹脂にガイド板を
押し当てた状態で前記モールド樹脂を硬化させた後、前
記ガイド板を前記モールド樹脂から離して、前記基板本
体をもとに戻すことを特徴としている。
（ホ）実施例 第２図は本発明による半導体装置の製造方法の一実施例
を示す説明図である。
同図において、第１図と同一部分は同一符号で示してい
る。
第２図（ａｌに示すように、基板１０上にはり一ド２゜
が複数個形成されており、このリード２０はモールドさ
れる内部端子２１及びモールドされない外部端子２２か
ら構成される。
本発明に係る半導体装置の製造方法は以下の通りである
。
■内部端子２１が周設された基板１０の所定の箇所に、
プリフォーム祠を介して半導体素子３０をグイボンディ
ングする。
■前記半導体素子３０に形成されたボンディングバンド
（図示せず）と内部端子２１とを、金線等からなるワイ
ヤ４０でワイヤーボンディングする。
■しかして、第２図（ｂｌに示すように、モールドすべ
き箇所（内部端子２１、半導体素子３０、ワイヤ４０）
に、例えば、シリコン樹脂よりなるモールド樹脂６０を
滴下する。
■つぎに、第２図（Ｃ１に示すように、前記モールド樹
脂６０を滴下した直後、基板１Ｏ本体を逆さにする。
■こうして、第２図（ｄｌに示すように、テフロン樹脂
より形成されたガイド板７０を押し当る。（このとき、
ガイド板７０とモールド樹脂６０との間の表面張力等の
関係でモールド樹脂６０は、ガイド板７０と基板１０と
の間で広がっていかない。
面、モールド樹脂６０のモールド高さの設定は、設定し
たいモールド高さと同じ寸法のスペーサを、ガイド板７
０と基板１０本体との間にセントすることで、モールド
高さを決定する。
■この状態で、基板１０を１５０′Ｃ程度で一時間程度
加熱することにより、モールド樹脂６０を硬化させる。
■モールド樹脂６０が硬化したら、ガイド板７０を前記
モールド樹脂６０から離す。
■つぎに、基板１０本体をもとに戻す。
尚、第２図（ｆｌは、モールド樹脂６０を硬化させた後
のモールド状態を示している。
但し、実施例でば、ガイド板７０を形成する材料として
疎シリコン性のテフロン樹脂を採用したが、本発明はこ
れに限定されず、モールド樹脂に対して離型特性を備え
る材質の物であればさしつかえない。又、離型特性を備
えていない材質の物であっても、モールド樹脂６０に押
し当てるガイド板７０の表面に、離型剤を塗布して使用
してもよい。
又、モールド樹脂６０としてシリコン樹脂を採用したが
、エポキシ樹脂等を採用しても本イこ明と同様の効果が
得られる。
尚、上述した実施例ではサーマルプリントヘッドでの場
合を説明したが、本発明はこれに限られないことは勿論
である。
（へ）効果 本発明は、モールド樹脂を注入した直後に基板本体を逆
さにして、ガイド板を押し当てた状態で硬化させたので
、モールド樹脂を硬化させる場合にモールド樹脂のたれ
現象が生ずることはない。
これにより、好ましくないワイヤの露出や外部端子への
モールド樹脂のイ」着等をなくすることができるから、
ワイヤの断線及び接触不良を防止できる。
面、ガイド板と基板本体との間に、設定したいモールド
高さと同じ寸法のスペーサをセントすることができるの
で、モールド樹脂のモールド高さの設定を自由に変化さ
せることができる。
【図面の簡単な説明】
第１図は従来の半導体装置の製造方法を示す説明図、第
２図は本発明の半導体装置の製造方法の一実施例を示す
説明図である。 １０・・・基板、６０・・・モールド樹脂、７０・・・
ガイド板。

Claims (1)

    【特許請求の範囲】
  1. （１）へ坂−ヒのモールドすべき箇所に、モールド樹脂
    を注入して、その直後に基板本体を逆さにして、前記モ
    ールド樹脂にガイド板を押し当てた状態で前記モールド
    樹脂を硬化させた後、前記ガイド−扱を前記モールド樹
    脂から離して、前記基板本体をもとに戻すことを特徴と
    する半導体装置の製造方法。
JP24972283A 1983-12-26 1983-12-26 半導体装置の製造方法 Granted JPS60137028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24972283A JPS60137028A (ja) 1983-12-26 1983-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24972283A JPS60137028A (ja) 1983-12-26 1983-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60137028A true JPS60137028A (ja) 1985-07-20
JPS6352459B2 JPS6352459B2 (ja) 1988-10-19

Family

ID=17197220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24972283A Granted JPS60137028A (ja) 1983-12-26 1983-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60137028A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150929A (ja) * 1986-12-15 1988-06-23 Matsushita Electric Ind Co Ltd Ｉｃカ−ドにおけるｉｃチツプ封止方法
JPH0936150A (ja) * 1995-07-21 1997-02-07 Nippon Retsuku Kk 電子部品の封止方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150929A (ja) * 1986-12-15 1988-06-23 Matsushita Electric Ind Co Ltd Ｉｃカ−ドにおけるｉｃチツプ封止方法
JPH0936150A (ja) * 1995-07-21 1997-02-07 Nippon Retsuku Kk 電子部品の封止方法

Also Published As

Publication number Publication date
JPS6352459B2 (ja) 1988-10-19

Similar Documents

Publication Publication Date Title
KR100214555B1 (ko) 반도체 패키지의 제조방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP3173586B2 (ja) 全モールド型固体撮像装置およびその製造方法
KR900002454A (ko) 반도체장치 및 그 제조방법
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JPS60137028A (ja) 半導体装置の製造方法
JPH0653554A (ja) 光半導体デバイス
JPS60134447A (ja) 半導体装置の製造方法
EP0851489A2 (en) Improvements in or relating to integrated circuit devices
JPS6315448A (ja) 半導体装置
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPS6258655B2 (ja)
JPH04192430A (ja) ダイボンド方法
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
TWI249798B (en) Manufacturing method of modularized lead frame
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
KR100707096B1 (ko) 반도체 패키지 제조용 접착수단의 제조방법
JP3233990B2 (ja) 半導体装置及びその製造方法
JPH0232787B2 (ja)
JP2860945B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH05259621A (ja) 面実装型パッケージの実装方法
JPH0653264A (ja) 半導体装置の製造方法
JPH05235073A (ja) 半導体装置の樹脂封止方法
JP2002076198A (ja) 半導体装置の製造方法