KR100707096B1 - 반도체 패키지 제조용 접착수단의 제조방법 - Google Patents

반도체 패키지 제조용 접착수단의 제조방법 Download PDF

Info

Publication number
KR100707096B1
KR100707096B1 KR1020010014141A KR20010014141A KR100707096B1 KR 100707096 B1 KR100707096 B1 KR 100707096B1 KR 1020010014141 A KR1020010014141 A KR 1020010014141A KR 20010014141 A KR20010014141 A KR 20010014141A KR 100707096 B1 KR100707096 B1 KR 100707096B1
Authority
KR
South Korea
Prior art keywords
adhesive means
film
manufacturing
chip
bonding
Prior art date
Application number
KR1020010014141A
Other languages
English (en)
Other versions
KR20020074280A (ko
Inventor
김윤상
이민우
정지영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010014141A priority Critical patent/KR100707096B1/ko
Publication of KR20020074280A publication Critical patent/KR20020074280A/ko
Application granted granted Critical
Publication of KR100707096B1 publication Critical patent/KR100707096B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 패키지 제조용 접착수단의 제조방법에 관한 것으로서,
반도체 칩을 부재상의 칩탑재영역에 부착하기 위하여 사용되는 필름형 접착수단을 제조함에 있어서, 칩탑재영역에 접착되는 상기 필름형 접착수단의 일면을 중앙부로 갈수록 두꺼워지는 볼록면으로 성형하여, 중앙의 볼록면이 먼저 부착되고 테두리면 쪽이 나중에 부착되도록 함으로써, 필름형 접착수단과 칩탑재영역 사이의 공기가 외부로 용이하게 빠져나감에 따라 기존에 에어트랩이 형성되는 현상을 방지할 수 있도록 한 반도체 패키지 제조용 접착수단의 제조방법을 제공하고자 한 것이다.
반도체 패키지, 칩 부착공정, 필름형 접착수단, 성형홀, 볼록면

Description

반도체 패키지 제조용 접착수단의 제조방법{Manufacturing method of adhesive means for manufacturing semiconductor package}
도 1은 본 발명의 방법으로 제조된 접착수단을 나타내는 단면도,
도 2는 본 발명의 일 실시예를 나타내는 공정도,
도 3은 본 발명의 일 실시예에서 성형수단을 나타내는 정면도,
도 4는 본 발명의 방법으로 제조된 접착수단을 사용하여 반도체 칩을 부착하는 공정도,
도 5는 종래의 방법으로 제조된 접착수단을 사용하여 반도체 칩을 부착하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 칩 20 : 필름형 접착수단
30 : 칩탑재영역 40 : 에어트랩(Air trap)
50 : 원료가공수단 52 : 성형수단
52a : 성형홀 54 : 베이스 필름의 공급수단
55 : 베이스 필름 56 : 감기수단
58 : 가열수단
본 발명은 반도체 패키지 제조용 접착수단의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 칩을 부재상의 칩탑재영역에 부착하기 위하여 사용되는 필름형 접착수단의 제조방법에 있어서, 칩탑재영역에 접착되는 접착수단의 일면을 중앙부로 갈수록 두꺼워지는 볼록면으로 성형함으로써, 접착수단과 칩탑재영역간의 계면 사이에 공기를 포함된 에어트랩이 형성되는 현상을 방지할 수 있도록 한 반도체 패키지 제조용 접착수단의 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있는 바, 리드프레임, 인쇄회로기판, 회로필름 등의 각종 부재를 사용하여 성능 향상에 기여할 수 있는 다양한 구조로 제조되고 있다.
이러한 반도체 패키지의 제조방법은 대개 다수의 반도체 패키지 영역이 스트립 또는 매트릭스 배열을 이루며 형성된 부재를 제공하는 단계와; 개개의 반도체 칩을 상기 부재의 칩탑재영역에 접착수단으로 부착하는 칩 부착공정과; 부재상에 형성된 와이어 본딩용 단자와, 반도체 칩의 본딩패드간을 와이어로 연결하는 와이어 본딩공정과; 상기 반도체 칩과 와이어 등을 포함하는 부재의 몰딩영역을 수지로 감싸주는 몰딩공정과; 이렇게 부재상에 다수개로 제조된 반도체 패키지를 개개의 패키지가 되도록 싱귤레이션하는 공정 등을 거쳐 제조된다.
특히, 상기 칩 부착공정은 접착수단을 사용하여 반도체 칩을 각 부재상의 칩탑재영역에 부착하는 공정으로서, 접착력을 제공하는 상기 접착수단을 필름형 접착수단을 사용하는 경우에는 반도체 칩의 저면에 필름형 접착수단을 부착하여, 칩탑재영역에 가압 및 가열한 후, 이를 경화시킴으로써 달성된다.
이때, 종래의 방법으로 제조된 상기 필름형 접착수단은 전체 길이에 걸쳐 균일한 두께를 가지면서 상/하면이 평평한 형상이 되도록 연속적으로 길게 성형된 것으로서, 반도체 칩을 부재의 칩탑재영역에 부착하기에 앞서, 상기 필름형 접착수단을 칩의 크기에 알맞게 절단하여 칩의 저면에 부착한 다음, 부재의 칩탑재영역에 부착시키게 되는 것이다.
여기서, 첨부한 도 5를 참조로 종래의 방법으로 제조된 필름형 접착수단을 사용하여 반도체 칩을 부착하는 공정과, 이때에 발생하는 문제점을 설명하면 다음과 같다.
상기 칩(10)의 저면에 접착된 종래의 필름형 접착수단(20)은 균일한 두께를 가지면 상/하면이 평평한 면으로 성형되었는 바, 이를 부재의 칩탑재영역(30)에 접촉되게 하면서, 칩(10)의 상면을 가압함에 따라, 상기 필름형 접착수단(20)에 의하여 반도체 칩(10)이 부재의 칩탑재영역(30)에 견고히 부착되는 것이다.
그러나, 상하면이 평평한 필름형 접착수단(20)이 부재의 칩탑재영역(30)에 부착될 때, 그 저면 전체가 동시에 접촉되며 부착되지 않는 경우에, 예를들면 상기 필름형 접착수단(20)의 저면 테두리 부분이 칩탑재영역(30)에 먼저 부착되고, 중앙부분이 나중에 부착되는 경우에 상기 필름형 접착수단(20)과 칩탑재영역(30)의 계 면 사이에 에어트랩(40)(Air trap)이 형성되는 현상이 발생하게 된다.
특히, 인쇄회로기판 또는 회로필름과 같은 반도체 패키지 제조용 부재의 칩탑재영역(30)에는 다양한 형태의 전도성패턴들과, 몇 개의 에어벤트홀과, 소정의 열방출수단등의 구성요소가 형성되어, 오목한 영역을 포함하는 불균일한 상태로 형성되어 있기 때문에, 종래의 필름형 접착수단을 칩탑재영역의 접착면에 접촉시키게 될 때, 필름형 접착수단(20)과 칩탑재영역(30)의 오목한 영역 사이에는 공기가 채워진 에어트랩이 더욱 용이하게 발생하게 된다.
이러한 이유로, 상기 필름형 접착수단(20)과 칩탑재영역(30)의 사이에 에어트랩(40)이 형성되면 다음과 같은 문제점을 야기시키게 된다.
상기 에어트랩에 필름형 접착수단에 함유된 수분과, 공기에 포함된 수분이 유출되어 모이게 되는 바, 이 상태에서 솔더볼을 부착하기 위한 솔더 리플로우 공정과 같은 고온을 요하는 공정등을 경유하게 되면, 상기 수분이 고온에 의하여 기체화되면서 크게 팽창됨에 따라, 상기 필름형 접착수단과 부재의 칩탑재영역간이 분리되는 디라미네이션(delamination)현상이 발생하게 되고, 더욱이 상기한 수분의 열팽창은 반도체 칩에 스트레스(Stress)를 주게 되어, 결국 반도체 칩의 균열을 발생시켜, 반도체 패키지의 불량을 초래하게 된다.
본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 반도체 칩을 부재상의 칩탑재영역에 부착하기 위하여 사용되는 필름형 접착수단을 제조함에 있어 서, 칩탑재영역에 접착되는 상기 필름형 접착수단의 일면을 중앙부로 갈수록 두꺼워지는 볼록면으로 성형하여, 중앙의 볼록면이 먼저 부착되고 테두리면 쪽이 나중에 부착되도록 함으로써, 필름형 접착수단과 칩탑재영역 사이의 공기가 외부로 용이하게 빠져나감에 따라 기존에 에어트랩이 형성되는 현상을 방지할 수 있도록 한 반도체 패키지 제조용 접착수단의 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부도면을 참조하여 본 발명을 설명하면 다음과 같다.
상기한 목적을 달성하기 위한 본 발명의 방법은:
접착수단의 원료를 원료가공수단(50)에 투입하여, 이를 가열하고 가소화시켜 유동상태가 되도록 한 단계와; 상기 원료가공수단(50)의 출구부에 장착시킨 성형수단(52)에 상기 유동상태의 접착수단를 통과시켜 소정의 단면구조로 성형되도록 한 단계와; 성형수단(52)을 통과한 접착수단이 베이스 필름의 공급수단(54)으로부터 공급되는 베이스 필름(55) 상에 접합되는 단계와; 베이스 필름(55)상에 접합된 접착수단을 가열수단(58)에 통과시켜 예비 경화시키는 단계와; 베이스 필름(55)상에 접합되어 예비 경화된 필름형 접착수단(20)을 최종적으로 감기수단(56)에 감아주는 단계로 이루어진 반도체 패키지 제조용 접착수단의 제조방법에 있어서,
상기 성형수단(52)에 일면이 볼록한 형태의 성형홀(52a)을 형성하여, 상기 접착수단이 성형홀(52a)을 통과하면서 일면을 볼록한 구조로 성형되도록 한 것을 특징으로 한다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명의 방법으로 제조된 필름형 접착수단을 나타내는 단면도로서, 필름형 접착수단의 단면 형상을 보여주고 있다.
도시된 바와 같이, 본 발명의 방법으로 제조된 필름형 접착수단(20)은 칩 부착공정시 부재의 칩탑재영역(30)에 접촉하게 되는 면이 중앙으로 갈수록 점차 두꺼워지는 볼록면으로 성형된 것을 특징으로 한다.
따라서, 상기 필름형 접착수단(20)의 볼록한 일면이 부재의 칩탑재영역(30)에 부착될 때, 중앙의 볼록한면부터 부착되고, 순차적으로 테두리 부분이 부착됨에 따라, 상기 필름형 접착수단(20)과 부재의 칩탑재영역(30) 사이에 존재하던 공기가 외부로 쉽게 빠져나갈 수 있는 효과를 얻을 수 있게 되는 것이다.
여기서 첨부한 도 2를 참조로 본 발명의 필름형 접착수단의 제조방법을 각 공정별로 설명하면 다음과 같다.
먼저, 원료가공수단(50)에 접착수단의 원료를 투입하여, 이를 가열하고 가소화시킨 유동 상태로 만들어준다.
상기 원료가공수단(50)은 최초로 원료가 넣어지는 호퍼와, 상기 원료를 유동상태로 용융하기 위한 가열장치(미도시됨)와, 상기 유동상태의 원료를 사출 성형하는 성형수단(52)등을 포함하여 구성된 것으로서, 호퍼를 통하여 투입된 접착수단의 원료가 가열장치에 의하여 가열되면서 유동성을 갖는 상태가 되는 것이다.
한편, 상기 성형수단(52)은 상기 원료가공수단(50)의 하단 일측의 출구부에 장착되는 바, 상기 성형수단(52)에는 상부쪽 일면이 볼록한 성형홀(52a)이 형성되어진다.
다음으로, 상기 원료가공수단(50)의 출구부를 통하여 배출된 유동성을 갖는 접착수단이 상기 성형수단(52)의 성형홀(52a)을 통과함으로써, 통과된 접착수단의 일면이 볼록한 구조로 용이하게 성형된다.
이때, 상기 접착수단이 성형수단(52)의 성형홀(52a)을 통과함과 동시에 베이스필름(55)이 감겨져 있는 베이스 필름의 공급수단(예를들면, 구동측 롤러)(54)으로부터 베이스 필름(55)이 반대쪽에 배치된 감기수단(예를들면, 종동측 롤러)(56)으로 감겨지며 이송되어진다.
따라서, 상기 성형홀(52a)을 통과한 접착수단은 상기 이송중에 있는 베이스 필름(55)상에 접착되어지고, 계속해서 상기 베이스 필름(55)상에 접합된 접착수단은 가열수단(58)을 통과하여 예비 경화되는 공정을 거치게 된다.
이러한 예비 경화를 거친 후, 본 발명의 필름형 접착수단(20)으로 제조되고, 마지막으로 상기 감기수단(56)으로 용이하게 감겨져 최종제품이 된다.
여기서 상기와 같이 제조된 본 발명의 필름형 접착수단(20)을 사용하여 반도체 칩을 부착하는 공정을 첨부한 도 4를 참조로 설명하면 다음과 같다.
반도체 칩(10)을 칩탑재영역(30)에 접착하기에 앞서, 절단된 상태의 필름형 접착수단(20)을 반도체 칩(10)에 먼저 접착하게 된다.
즉, 본 발명의 제조방법에 따라 길게 성형된 필름형 접착수단(20)은 칩(10)의 크기에 알맞은 크기로 절단되어, 볼록한 면이 부재의 칩탑재영역(30)에 접착될 수 있도록 그 반대쪽의 평평한 면이 반도체 칩(10)의 저면에 부착된다.
상기와 같이 필름형 접착수단(20)이 부착된 반도체 칩을 칩탑재영역(30)으로 픽업한 후, 필름형 접착수단(20)을 부착시키게 되면, 이 접착수단(20)의 접착면은 볼록한 면을 이루고 있으므로, 그 볼록한 중앙부가 먼저 부착되고, 순차적으로 그 테두리면이 부착되어진다.
따라서, 반도체 칩(10)의 상면을 가압하는 동시에 필름형 접착수단(20)과 칩탑재영역(30) 사이에 존재하던 공기가 필름형 접착수단(20)의 볼록한 면에 의하여 옆으로 밀리면서 외부로 쉽게 빠져나가게 되어, 기존에 필름형 접착수단(20)과 칩탑재영역의 계면에 에어트랩이 형성되는 현상을 용이하게 방지할 수 있게 된다.
결국, 기존에 에어트랩에 의하여 필름형 접착수단과 칩탑재영역간의 계면박리 현상 및 칩 균열등의 반도체 패키지의 불량을 근본적으로 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 접착수단의 제조방법에 의하면, 칩탑재영역에 접착되는 필름형 접착수단의 일면을 중앙부로 갈수록 두꺼워지는 볼록면으로 성형하여, 부재의 칩탑재영역에 볼록한 중앙부분이 먼자 부착되고 그 테두리 부분이 나중에 부착되도록 함으로써, 종래에 필름형 접착수단과 칩탑재영역의 계면에 공기가 포함된 에어트랩이 형성되는 것을 방지할 수 있고, 결국 필름형 접착수단과 칩탑재영역간의 계면박리현상 및 칩 균열과 같은 반도체 패키지의 불량을 근본적으로 방지할 수 있는 효과가 있다.

Claims (1)

  1. 접착수단의 원료를 원료가공수단에 투입하여, 이를 가열하고 가소화시켜 유동상태가 되도록 한 단계와; 상기 원료가공수단의 출구부에 장착시킨 성형수단에 상기 유동상태의 접착수단를 통과시켜 소정의 단면구조로 성형되도록 한 단계와; 상기 성형수단을 통과한 접착수단이 베이스 필름의 공급수단으로부터 공급되는 베이스 필름상에 접합되는 단계와; 베이스 필름상에 접합된 접착수단을 가열수단에 통과시켜 예비 경화시키는 단계와; 베이스 필름상에 접합되어 예비 경화된 필름형 접착수단을 최종적으로 감기수단에 감아주는 단계로 이루어진 반도체 패키지 제조용 접착수단의 제조방법에 있어서,
    상기 성형수단에 일면이 볼록한 형태의 성형홀을 형성하여, 상기 접착수단이 성형홀을 통과하면서 일면을 볼록한 구조로 성형되도록 한 것을 특징으로 하는 반도체 패키지 제조용 접착수단의 제조방법.
KR1020010014141A 2001-03-19 2001-03-19 반도체 패키지 제조용 접착수단의 제조방법 KR100707096B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010014141A KR100707096B1 (ko) 2001-03-19 2001-03-19 반도체 패키지 제조용 접착수단의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010014141A KR100707096B1 (ko) 2001-03-19 2001-03-19 반도체 패키지 제조용 접착수단의 제조방법

Publications (2)

Publication Number Publication Date
KR20020074280A KR20020074280A (ko) 2002-09-30
KR100707096B1 true KR100707096B1 (ko) 2007-04-13

Family

ID=27697906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014141A KR100707096B1 (ko) 2001-03-19 2001-03-19 반도체 패키지 제조용 접착수단의 제조방법

Country Status (1)

Country Link
KR (1) KR100707096B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568291B1 (ko) * 2004-12-23 2006-04-05 삼성전기주식회사 칩 부품의 패키지 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167825A (ja) * 1997-08-20 1999-03-09 Fujitsu Ltd 半導体チップ実装方法及び実装装置
KR20000007254A (ko) * 1998-07-01 2000-02-07 윤종용 액정표시소자용 구동칩 부착장치
KR20000031453A (ko) * 1998-11-06 2000-06-05 윤종용 반도체 소자 제조용 베이스필름의 접착제층 부착방법
KR20000013544U (ko) * 1998-12-28 2000-07-15 김영환 칩 실장보드용 필름

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167825A (ja) * 1997-08-20 1999-03-09 Fujitsu Ltd 半導体チップ実装方法及び実装装置
KR20000007254A (ko) * 1998-07-01 2000-02-07 윤종용 액정표시소자용 구동칩 부착장치
KR20000031453A (ko) * 1998-11-06 2000-06-05 윤종용 반도체 소자 제조용 베이스필름의 접착제층 부착방법
KR20000013544U (ko) * 1998-12-28 2000-07-15 김영환 칩 실장보드용 필름

Also Published As

Publication number Publication date
KR20020074280A (ko) 2002-09-30

Similar Documents

Publication Publication Date Title
US6400004B1 (en) Leadless semiconductor package
US6489218B1 (en) Singulation method used in leadless packaging process
KR100653501B1 (ko) 케이스를 구비한 칩형 발광장치 및 그 제조방법
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US6403387B1 (en) Method and apparatus for transfer molding encapsulation of a semiconductor die with attached heat sink
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
US7820487B2 (en) Manufacturing method of semiconductor device
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JP2004174801A (ja) 樹脂封止装置
US6407333B1 (en) Wafer level packaging
JP2002009096A (ja) 樹脂封止方法及び樹脂封止装置
KR100417182B1 (ko) 수지몰드방법, 몰드성형용금형 및 배선기재
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
US6376916B1 (en) Tape carrier for BGA and semiconductor device using the same
KR100707096B1 (ko) 반도체 패키지 제조용 접착수단의 제조방법
JP2001176902A (ja) 樹脂封止方法
US8859333B2 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
US6120301A (en) Semiconductor device and method of manufacturing the same
TWI487152B (zh) 半導體發光裝置之光學透鏡製造方法
JP2010135501A (ja) 半導体装置の製造方法
JPH09270488A (ja) 半導体装置の製造方法
JP2002270627A (ja) 半導体装置の製造方法
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
KR100404251B1 (ko) 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 13